JP2007266640A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2007266640A
JP2007266640A JP2007182202A JP2007182202A JP2007266640A JP 2007266640 A JP2007266640 A JP 2007266640A JP 2007182202 A JP2007182202 A JP 2007182202A JP 2007182202 A JP2007182202 A JP 2007182202A JP 2007266640 A JP2007266640 A JP 2007266640A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor device
wiring pattern
package
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007182202A
Other languages
English (en)
Inventor
Tetsutoshi Aoyanagi
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007182202A priority Critical patent/JP2007266640A/ja
Publication of JP2007266640A publication Critical patent/JP2007266640A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 本発明の目的は、複数の半導体チップのそれぞれをインターポーザによって支持した場合の、上下のインターポーザの接合強度を向上させることにある。
【解決手段】 第１のパッケージ１０は、第２のパッケージ３０よりも熱膨張率が大きい。第２のパッケージ３０は、第２のインターポーザ３２が第１の半導体チップ１６及び第１のインターポーザ１２の上方にオーバーラップするように配置されている。コンタクト部４６は、第１の配線パターン１４に第１の端部４７が接続するとともに第２の配線パターン３４に第２の端部４８が接続するように、第１及び第２のインターポーザ１２，３２の間に設けられている。補強部５０は、コンタクト部４６の一部を露出させ、かつ、コンタクト部４６の第１の端部４７の周囲を被覆して設けられている。
【選択図】 図２

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
スタックドタイプの半導体装置が開発されている。スタックドタイプの半導体装置は、半導体チップを三次元的に実装するので、平面的に小型化が可能である。また、既存の半導体チップの組み合わせで対応することができるので、新たな集積回路の設計が不要になる。しかしながら、それぞれの半導体チップをインターポーザによって支持した場合、上下のインターポーザの接合強度が信頼性に影響を与えていた。また、上下のインターポーザの間に水分が残るとリフロー工程などの高温によって、この水分は水蒸気となって膨張し、上下のインターポーザの剥離を生じることがあった。
本発明の目的は、複数の半導体チップのそれぞれをインターポーザによって支持した場合の、上下のインターポーザの接合強度を向上させることにある。
特開平６−１３５４１号公報
（１）本発明に係る半導体装置は、
第１の配線パターンが形成された第１のインターポーザと、前記第１のインターポーザに搭載されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、を含む第１のパッケージと、
第２の配線パターンが形成された第２のインターポーザと、前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、を含む第２のパッケージと、
前記第１及び第２の配線パターンを電気的に接続するコンタクト部と、
補強部と、
を有し、
前記第１のパッケージは、前記第２のパッケージよりも熱膨張率が大きく、
前記第２のパッケージは、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置され、
前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続するように、前記第１及び第２のインターポーザの間に設けられ、
前記補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第１の端部の周囲を被覆して設けられてなる。本発明によれば、補強部は、コンタクト部の第１の配線パターンに接続される第１の端部を被覆している。第１の配線パターンが形成される第１のパッケージは、第２のパッケージよりも熱膨張率が大きく、加熱時の膨張又は冷却時の収縮の割合が大きい。そのため、コンタクト部は、第１の配線パターンに接続される第１の端部に、より大きな応力が加えられるが、本発明では補強部によって効果的にコンタクト部を補強することができる。さらに、補強部がコンタクト部の一部を露出しているので、第１及び第２のパッケージの間には、水蒸気などを逃がす空間が形成されている。これによれば、水蒸気などの残留による第１及び第２のパッケージの剥離を防止でき、第１及び第２のインターポーザの接合強度を向上させることができる。
（２）この半導体装置において、
前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部をさらに有し、
前記第１のインターポーザは、前記封止部よりも熱膨張率が大きくてもよい。
（３）この半導体装置において、
前記コンタクト部は、断面形状の最も大きい中間部を有し、
前記補強部は、前記コンタクト部の前記中間部を露出させるように設けられていてもよい。
（４）この半導体装置において、
前記補強部は、樹脂を含んでもよい。これによって、コンタクト部の周囲を接着補強することができる。
（５）この半導体装置において、
前記補強部は、フラックスを含んでもよい。これによって、例えばコンタクト部の材料であるろう材の濡れ性を高めて、コンタクト部と第１の配線パターンとの電気的接続を良好に行うことができる。
（６）この半導体装置において、
前記補強部は、ろう材を含んでもよい。これによって、コンタクト部と第１の配線パターンとの電気的接続を確実に達成することができる。
（７）この半導体装置において、
前記補強部は、第１の補強部であり、
第２の補強部をさらに有し、
前記第２の補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第２の端部の周囲を被覆して設けられていてもよい。これによれば、コンタクト部の一部を露出させつつ、コンタクト部の両側の端部を第１及び第２の補強部によって被覆するので、より効果的にコンタクト部を補強することができる。
（８）本発明に係る回路基板には、上記半導体装置が実装されている。
（９）本発明に係る電子機器は、上記半導体装置を有する。
（１０）本発明に係る半導体装置の製造方法は、
（ａ）第１の配線パターンが形成された第１のインターポーザに、前記第１の配線パターンと電気的に接続するように第１の半導体チップを搭載することによって、第１のパッケージを形成すること、
（ｂ）第２の配線パターンが形成された第２のインターポーザに、前記第２の配線パターンと電気的に接続するように第２の半導体チップを搭載することによって、第２のパッケージを形成すること、
（ｃ）前記第２のパッケージを、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置すること、
（ｄ）前記第１及び第２のインターポーザの間において、第１の材料から前記第１及び第２の配線パターンを電気的に接続するコンタクト部を形成し、前記第２の材料から補強部を形成すること、
を含み、
前記第１のパッケージは、前記第２のパッケージよりも熱膨張率が大きく、
前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続してなり、
前記（ｄ）工程で、前記補強部を、前記コンタクト部の一部を露出させるように、かつ、前記コンタクト部の前記第１の端部の周囲を被覆するように形成する。本発明によれば、補強部を、コンタクト部の第１の配線パターンに接続される第１の端部を被覆するように形成する。第１の配線パターンが形成される第１のパッケージは、第２のパッケージよりも熱膨張率が大きく、加熱時の膨張又は冷却時の収縮の割合が大きい。そのため、コンタクト部は、第１の配線パターンに接続される第１の端部に、より大きな応力が加えられるが、本発明では補強部によって効果的にコンタクト部を補強することができる。さらに、補強部がコンタクト部の一部を露出しているので、第１及び第２のパッケージの間には、水蒸気などを逃がす空間が形成されている。これによれば、水蒸気などの残留による第１及び第２のパッケージの剥離を防止でき、第１及び第２のインターポーザの接合強度を向上させることができる。
（１１）この半導体装置の製造方法において、
前記（ｂ）工程は、前記第２の半導体チップを封止するように前記第２のインターポーザに封止部を設けることをさらに含み、
前記第１のインターポーザは、前記封止部よりも熱膨張率が大きくてもよい。
（１２）この半導体装置の製造方法において、
前記（ｄ）工程前に、
前記第１の材料を前記第２のインターポーザに設け、
前記第２の材料を前記第１のインターポーザに設けてもよい。
（１３）この半導体装置の製造方法において、
前記（ｄ）工程前に、
前記第２の材料を前記第１及び第２のインターポーザのそれぞれに設け、
前記第１の材料を前記第１又は第２のインターポーザにおける前記第２の材料上に設け、
前記（ｄ）工程で、
前記第２の材料のうち前記第１のインターポーザに設けられた部分から、前記補強部を第１の補強部として形成し、
前記第２の材料のうち前記第２のインターポーザに設けられた部分から、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第２の端部の周囲を被覆する第２の補強部を形成してもよい。これによれば、コンタクト部の一部を露出させつつ、コンタクト部の両側の端部を第１及び第２の補強部によって被覆するので、より効果的にコンタクト部を補強することができる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置を説明する平面図である。図２は、図１に示す半導体装置のII−II線断面図である。図３は、図２の部分拡大図である。
半導体装置は、第１のパッケージ１０を有する。第１のパッケージ１０は、第１のインターポーザ１２を有する。第１のインターポーザ１２は、基板であって、プレートであってもよい。第１のインターポーザ１２は矩形をなしていてもよい。第１のインターポーザ１２は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよいし、金属基板やセラミック基板であってもよい。第１のインターポーザ１２には、第１の配線パターン１４が形成されている。第１の配線パターン１４は、複数点を電気的に接続する配線と、他の部品との電気的な接続部となるランドを有していてもよい。第１の配線パターン１４は、その一部（例えばランドの中央部）を避けて、絶縁層１５によって覆われていてもよい。第１の配線パターン１４は、第１のインターポーザ１２の少なくとも一方の面に形成されている。第１の配線パターン１４は、図示しないスルーホールを通して電気的に接続されるように、第１のインターポーザ１２の両面に形成してもよい。第１のインターポーザ１２は、多層基板やビルドアップ型基板であってもよい。
第１のパッケージ１０は、第１の半導体チップ１６を有する。第１の半導体チップ１６には、集積回路１８が形成されている。第１の半導体チップ１６は、第１のインターポーザ１２に搭載されている。第１の半導体チップ１６は、接着剤２０を介して、第１のインターポーザ１２に接着されている。接着剤２０は、樹脂であってもよい。接着剤２０は、エネルギー硬化性（熱硬化性又は紫外線硬化性など）であってもよい。接着剤２０は、電気的に絶縁性であってもよい。
第１の半導体チップ１６は、第１の配線パターン１４に電気的に接続されている。図２に示すように、第１の半導体チップ１６は、第１のインターポーザ１２にフェースダウンボンディングされていてもよい。その場合、第１の半導体チップ１６の電極となるバンプ２２と第１の配線パターン１４とを対向させて、両者を電気的に接続してもよい。接着剤２０が異方性導電材料（異方性導電膜又は異方性導電ペースト等）であれば、導電粒子によって電気的な接続を図ることができる。接着剤２０が絶縁性接着剤であれば、その収縮力を利用してバンプ２２と第１の配線パターン１４とを圧接させてもよい。あるいは、バンプ２２と第１の配線パターン１４とは金属接合されていてもよい。変形例として、第１の半導体チップ１６を第１のインターポーザ１２にフェースアップボンディングして、電気的接続にワイヤを使用してもよい。
半導体装置は、第２のパッケージ３０を有する。第２のパッケージ３０は、第２のインターポーザ３２を有する。第２のインターポーザ３２には、第１のインターポーザ１２についての説明が該当する。さらに、第２のインターポーザ３２は、第１のインターポーザ１２と同じ材料で形成してもよいし、同じ厚みで形成してもよいし、同じ熱膨張率を有していてもよい。あるいは、第２のインターポーザ３２は、第１のインターポーザ１２と異なる材料で形成してもよいし、異なる厚みで形成してもよい。第２のインターポーザ３２は、第１のインターポーザ１２よりも熱膨張率が小さくてもよい。なお、熱膨張率は、加熱時の膨張率であるとともに、冷却時の収縮率でもある。第２のインターポーザ３２には、第２の配線パターン３４が形成されている。第２の配線パターン３４には、第１の配線パターン１４についての説明が該当する。第２の配線パターン３４は、その一部（例えばランドの中央部）を避けて、絶縁層３５によって覆われていてもよい。
第２のパッケージ３０は、第２の半導体チップ３６を有する。第２の半導体チップ３６には、集積回路３８が形成されている。第２の半導体チップ３６は、第２のインターポーザ３２に搭載され、第２の配線パターン３４に電気的に接続されている。第２の半導体チップ３６は、図示しない接着剤によって第２のインターポーザ３２に接着されていてもよい。図２に示すように、第２の半導体チップ３６を第２のインターポーザ３２にフェースアップボンディングしてもよい。その場合、第２の半導体チップ３６のパッド４０及び第２の配線パターン３４にワイヤ４２をボンディングしてもよい。変形例として、第２の半導体チップ３６を、第２のインターポーザ３２にフェースダウンボンディングしてもよい。その電気的接続には、第１の半導体チップ１６についての内容を適用することができる。
第２のパッケージ３０は、封止部４４を有してもよい。封止部４４は、第２の半導体チップ３６を封止しており、電気的接続部（例えばワイヤ４２）を封止していてもよい。封止部４４は、第２のインターポーザ３２に設けられている。封止部４４は、後述する複数のコンタクト部とオーバーラップするように形成されてもよい。封止部４４は、樹脂（例えばモールド樹脂）で形成してもよい。封止部４４は、第１のインターポーザ１２よりも熱膨張率が小さい。封止部４４は、第２のインターポーザ３２よりも熱膨張率が小さい。熱膨張率を小さくするために、封止部４４はシリカを含有していてもよい。第１及び第２のインターポーザ１２，３２の熱膨張率が、仮にそれぞれ単体としては同じであっても、封止部４４が設けられることで、第２のインターポーザ３２（あるいは第２のパッケージ３０）の熱膨張率が、第１のインターポーザ１２（あるいは第１のパッケージ１０）よりも小さくなっている。
第２のパッケージ３０は、第１のパッケージ１０にオーバーラップするように配置されている。詳しくは、第２のインターポーザ３２が第１の半導体チップ１６及び第１のインターポーザ１２の上方にオーバーラップしている。第２のインターポーザ３２は、第１の半導体チップ３６の全体の上方にオーバーラップしている。第１のパッケージ１０上に、１つの第２のパッケージ３０が配置されていてもよい。
第１のパッケージ１０（第１のインターポーザ１２）の、第１の半導体チップ１６が搭載された側に、第２のパッケージ３０（第２のインターポーザ３２）が積み重ねられている。第２のパッケージ３０（第２のインターポーザ３２）の第２の半導体チップ３６が搭載された側を、第１のパッケージ１０（第１のインターポーザ１２）の第１の半導体チップ１６とは反対側に配置してもよい。
第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）の間には、複数のコンタクト部４６が設けられている。コンタクト部４６は、第１及び第２の配線パターン１４，３４を電気的に接続する。例えば、第１の配線パターン１４の一部（例えばランド）と、第２の配線パターン３４の一部（例えばランド）が相互に対向しており、この対向する部分間にコンタクト部４６を設けてもよい。コンタクト部４６は、第１の配線パターン１４に第１の端部４７が接続し、第２の配線パターン３４に第２の端部４８が接続している。コンタクト部４６は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズ−銀（Ｓｎ−Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。コンタクト部４６は、断面形状の最も大きい中間部４９を有する。コンタクト部４６の第１の端部４７又は第２の端部４８は、コンタクト部４６の中間部４９よりも断面形状が小さくなっている。コンタクト部４６は、ほぼ球体の一部をなしていてもよい。
第１及び第２のインターポーザ１２，３２の間には、補強部５０が設けられている。補強部５０は、それぞれのコンタクト部４６の一部を露出させ、かつ、それぞれのコンタクト部４６の第１の端部４７を被覆して設けられている。コンタクト部４６のうち補強部５０からの露出部は、コンタクト部４６の第２の端部４８（のみ）であってもよいし、コンタクト部４６の中間部４９から第２の端部４８に連続する部分（片側半分以上）であってもよい。補強部５０は、第２のインターポーザ３２を避けて（第２のインターポーザ３２と非接触にして）設けられている。補強部５０は、第１の端部４７の全周を被覆してもよい。詳しくは、補強部５０は、コンタクト部４６と第１の配線パターン１４との接触界面の端部の全周を被覆してもよい。補強部５０は、第１の配線パターン１４のランドの端部に載せられた絶縁層１５上に広がっていてもよい。
補強部５０は、それぞれのコンタクト部４６ごとに、隣同士が非接触になるように設けられていてもよい。補強部５０は、隣同士のコンタクト部４６の間を避けていてもよい。隣同士のコンタクト部４６の間の領域から第１のインターポーザ１２が露出していてもよい。あるいは、補強部５０は、複数のコンタクト部４６の複数の第１の端部４７を一括して被覆するように設けられていてもよい。
本実施の形態では、補強部５０は、樹脂（例えば熱硬化性樹脂）を含む。補強部５０は、接着剤であってもよい。これによって、コンタクト部４６の周囲を接着補強することができる。補強部５０は、フラックスをさらに含んでいてもよい。これによって、コンタクト部４６の材料であるろう材の濡れ性を高めて、コンタクト部４６と第１の配線パターン１４との電気的接続を良好に行うことができる。補強部５０は、ろう材をさらに含んでいてもよい。ろう材は、コンタクト部４６の材料と同一であってもよいし、異なっていてもよい。これによって、コンタクト部４６と第１の配線パターン１４との電気的接続を確実に達成することができる。補強部５０として、アンダーフィルフラックス又はアンダーフィルペーストと呼ばれるものを使用してもよい。補強部５０は、樹脂、フラックス及びろう材の全部が混合していてもよい。あるいは、補強部５０は、樹脂及びフラックス、あるいは樹脂及びろう材の組み合わせが混合していてもよい。なお、補強部５０がろう材（導電材料）を含んでいても、ろう材は第１の配線パターン１４に留まるので、隣同士のコンタクト部４６の電気的ショートは回避することができる。
半導体装置は、複数の外部端子（例えばハンダボール）５２を有していてもよい。外部端子５２は、第１のインターポーザ１２の、第１の半導体チップ１６が搭載された面とは反対側に設けられる。外部端子５２は、第１の配線パターン１４の一部となるランド上に設けてもよい。外部端子５２は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。
本実施の形態によれば、補強部５０は、コンタクト部４６の第１の配線パターン１４に接続される第１の端部４７を被覆している。第１の配線パターン１４が形成される第１のパッケージ１０は、第２のパッケージ３０よりも熱膨張率が大きく、加熱時の膨張又は冷却時の収縮の割合が大きい。そのため、コンタクト部４６は、第１の配線パターン１４に接続される第１の端部４７に、より大きな応力が加えられるが、本実施の形態では補強部５０によって効果的にコンタクト部４６を補強することができる。さらに、補強部５０がコンタクト部４６の一部を露出しているので、第１及び第２のパッケージ１０，３０の間には、水蒸気などを逃がす空間が形成されている。これによれば、水蒸気などの残留による第１及び第２のパッケージ１０，３０の剥離を防止でき、第１及び第２のインターポーザ１２，３２の接合強度を向上させることができる。また、コンタクト部４６は、補強部５０によって密閉されていないので、再溶融時（例えば外部端子５２のリフロー時）に体積が膨張して密閉空間が破壊されることがなく、このことからも第１及び第２のインターポーザ１２，３２の接合強度を向上させることができる。
図４は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第１のパッケージの組み立てを説明する図である。図５は、図４のＶ−Ｖ線断面の一部拡大図である。本実施の形態では、第１のインターポーザ６０を使用する。第１のインターポーザ６０は、後の工程で切断されて、複数の第１のインターポーザ１２（図１参照）を提供するものである。すなわち、第１のインターポーザ６０は、複数の第１のインターポーザ１２となる領域を含む。第１のインターポーザ６０には、複数の第１の配線パターン１４が形成されている。変形例として、個々の第１のパッケージの一部となる第１のインターポーザ１２を組み立て工程で使用してもよい。
第１のインターポーザ１２には、第１の半導体チップ１６を搭載する。本実施の形態では、第１のインターポーザ６０の、複数の第１のインターポーザ１２となる領域のそれぞれに第１の半導体チップ１６を搭載する。第１の半導体チップ１６は、接着剤２０によって第１のインターポーザ１２に接着する。また、第１の配線パターン１４と第１の半導体チップ１６を電気的に接続する。本実施の形態では、第１のインターポーザ６０の、複数の第１の配線パターン１４のそれぞれと、第１の半導体チップ１６を電気的に接続する。第１のパッケージ１０の組み立ては、上述した第１のパッケージ１０の説明から導き出すことができるプロセスを含む。さらに、第１のパッケージ１０について、第１の半導体チップ１６の特性検査を行って、良品・不良品の判断をする。不良品と判断された第１のパッケージ１０には、後の工程で、第２のパッケージ３０を積み重ねない。
図６及び図７は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第２のパッケージの組み立てを説明する図である。本実施の形態では、図６に示すように、第２の配線パターン３４が形成された第２のインターポーザ３２に第２の半導体チップ３６を搭載する。第２の半導体チップ３６は、図示しない接着剤によって第２のインターポーザ３２に接着してもよい。また、第２の配線パターン３４と第２の半導体チップ３６を電気的に接続する。これらのプロセスの詳細は、上述した第２のパッケージ３０の説明から導き出すことができる。変形例として、複数の第２のインターポーザ３２となる領域を含む第２のインターポーザを使用してもよい。その詳細は、第１のインターポーザ６０についての内容が該当する。
そして、図７に示すように、第２の半導体チップ３６を封止するように第２のインターポーザ３２に封止部４４を設ける。封止部４４は、トランスファーモールドによって形成してもよい。このプロセスの詳細は、上述した第２のパッケージ３０の説明から導き出すことができる。さらに、第２のパッケージ３０について、第２の半導体チップ３６の特性検査を行って、良品・不良品の判断をする。特性検査は、封止部４４の形成後に行ってもよいが、その形成前に行って、不良品と判断された第２の半導体チップ３６には封止部４４を設けないことにしてもよい。
図８〜図１０は、本発明に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１のパッケージ１０の上方に、第２のパッケージ３０を配置する。なお、第２のインターポーザ３２を、第１のインターポーザ１２の第１の半導体チップ１６が搭載された側に積み重ねる。第２のパッケージ３０を、第２のインターポーザ３２が第１の半導体チップ１６及び第１のインターポーザ１２の上方にオーバーラップするように配置する。詳しくは、上述した第１及び第２のパッケージ１０，３０の配置に関する説明から導き出すことができる。
第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）を積み重ねる前に、コンタクト部４６を形成するための第１の材料６２と、補強部５０を形成するための第２の材料６４を、第１及び第２のインターポーザ１２，３２の間（例えば第１及び第２のインターポーザ１２，３２の少なくともいずれか一方）に設ける。第１の材料６２は第２のインターポーザ３２側に設け、第２の材料６４は第１のインターポーザ１２側に設ける。第１の材料６２は、ボール状（固形状）をなしていてもよい。第１の材料６２は、軟ろう（soft solder）又は硬ろう（hard solder）であってもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。第１の材料６２は、いわゆるハンダボールであってもよい。第２の材料６４は、ペースト状をなしていてもよい。第２の材料６４は、樹脂ペーストであってもよく、フラックス及びハンダの少なくとも一方をさらに含んでもよく、詳しくは上述の補強部５０の説明から導き出すことができる。第２の材料６４は、第１の材料６２に対向する位置に設けてもよい。なお、第２の材料６４の一部も第１の材料６２と一体化して、コンタクト部４６となってもよい。
第１の材料６２を第２のインターポーザ３２に設けてもよい。詳しくは、第１の材料６２を第２の配線パターン３４に設ける。第２の配線パターン３４の例えば複数のランドのそれぞれに、第１の材料６２を載せてもよい。第２の材料６４は、第１の材料６２に対向するように、第１のインターポーザ１２に設けてもよい。第２の材料６４は、第１の配線パターン１４の例えば複数のランドのそれぞれに設けてもよいし、複数のランドの２以上を一括して含む範囲に設けてもよい。第２の材料６４を設ける方法は、印刷方式（例えばスクリーン印刷）、ピンなどによる転写方式、ディスペンサによる塗布方式、又は液滴吐出方式（例えばインクジェット方式）などのいずれを適用してもよい。
変形例として、第１の材料６２に第２の材料６４をあらかじめ付着させておき、それらを、第１及び第２のインターポーザ１２，３２のいずれか一方（例えば第１のインターポーザ１２）に設けてもよい。
複数の第１のインターポーザ１２となる領域を有する第１のインターポーザ６０を使用し、それぞれの第１のインターポーザ１２となる領域に、第２のパッケージ３０を積み重ねてもよい。なお、不良品と判断された第１のパッケージ１０には、第２のパッケージ３０を積み重ねない。こうすることで、第２のパッケージ３０（第２の半導体チップ３６）が無駄になるのを避けることができる。
図９に示すように、加熱工程（例えばリフロー工程）を行い、第１及び第２の材料６２，６４を溶融して、第１の材料６２からコンタクト部４６を形成し、第２の材料６４から補強部５０を形成する。コンタクト部４６によって、第１及び第２のパッケージ１０，３０を電気的に接続する。詳しくは、コンタクト部４６によって、第１及び第２のインターポーザ１２，３２の間で、第１及び第２の配線パターン１４，３４を電気的に接続することができる。また、補強部５０をコンタクト部４６の第１の端部４７を被覆するように設けることができる。補強部５０は、コンタクト部４６の一部を露出している。第１及び第２のインターポーザ１２，３２の間には隙間が形成されている。
その後、図１０に示すように、第１のインターポーザ１２の、第１の半導体チップ１６が搭載された面とは反対側に、複数の外部端子５２を設けてもよい。外部端子５２は、第１の材料６２と同様にボール状をなし、第１の材料６２と同様の材料を含んでいてもよい。なお、上述した第１のインターポーザ６０を使用した場合、これを複数の第１のインターポーザ１２に切断する。
本実施の形態では、以上の工程を経て、半導体装置を製造することができる。このプロセスは、半導体装置の構造についての説明から導き出すことができる内容を含む。
（第２の実施の形態）
図１１は、本発明の第２の実施の形態に係る半導体装置を説明する断面図である。本実施の形態では、半導体装置は第１及び第２の補強部７０，７２を有する。
第１及び第２の補強部７０，７２は、第１及び第２のインターポーザ１２，３２の間に設けられている。第１及び第２の補強部７０，７２は、それぞれ、コンタクト部４６の一部を露出して設けられている。コンタクト部４６の露出部の説明は上述した通りである。
第１の補強部７０は、コンタクト部４６の第１の配線パターン１４に接続される第１の端部を被覆している。第１の補強部７０の詳細は、上述の補強部５０の内容についての説明が該当する。
第２の補強部７２は、コンタクト部４６の第２の配線パターン３４に接続される第２の端部を被覆している。第２の補強部７２は、第１のインターポーザ１２を避けて（第１のインターポーザ１２と非接触にして）設けられている。第２の補強部７２は、第２の配線パターン３４に接続される第２の端部の全周を被覆してもよい。詳しくは、第２の補強部７２は、コンタクト部４６と第２の配線パターン３４との接触界面の端部の全周を被覆してもよい。第２の補強部７２は、第２の配線パターン３４のランドの端部に載せられた絶縁層上に広がっていてもよい。
第２の補強部７２は、それぞれのコンタクト部４６ごとに、隣同士が非接触になるように設けられていてもよい。第２の補強部７２は、隣同士のコンタクト部４６の間を避けていてもよい。隣同士のコンタクト部４６の間の領域から第２のインターポーザ３２が露出していてもよい。あるいは、第２の補強部７２は、複数のコンタクト部４６の複数の第２の端部を一括して被覆するように設けられていてもよい。
第２の補強部７２の材料は、上述の補強部５０の内容についての説明が該当する。さらに、第２の補強部７２は、第１の補強部７０と同じ材料であってもよいし、異なる材料であってもよい。なお、この構造のその他の詳細は、上述した第１の実施の形態の内容から導き出すことができる内容を含む。
本実施の形態によれば、コンタクト部４６の一部を露出させつつ、コンタクト部４６の両側の端部を第１及び第２の補強部７０，７２によって被覆するので、上述の実施の形態で説明した効果に加えて、より効果的にコンタクト部４６を補強することができる。
図１２〜図１４は、本実施の形態に係る半導体装置の製造方法を説明する図である。第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）を積み重ねる前に、コンタクト部４６形成するための第１の材料６２と、第１及び第２の補強部７０，７２を形成するための第２の材料６６を、第１及び第２のインターポーザ１２，３２の間（例えば第１及び第２のインターポーザ１２，３２の少なくともいずれか一方）に設ける。第２の材料６６は、第１及び第２のインターポーザ１２，３２（第１及び第２の配線パターン１４，３４）のそれぞれに接触するように設ける。第１の材料６２は、第１又は第２のインターポーザ１２，３２における第２の材料６４に接触するように設ける。第２の材料６６は、第１のインターポーザ１２から非接触にしてもよい。第２の材料６６は、第２のインターポーザ３２から非接触にしてもよい。第１の材料６２の内容は上述した通りである。第２の材料６６の内容は、上述の第２の材料６４の内容についての説明が該当する。
第２の材料６６を第２のインターポーザ３２に設けて、第１の材料６２を第２のインターポーザ３２における第２の材料６６上に設けてもよい。その場合、第１のインターポーザ１２には、第２の材料６６を設けておく（図８参照）。その後、第１のインターポーザ１２となる領域に第２のパッケージ３０を積み重ねて、加熱工程（例えばリフロー工程）を行い、第１及び第２の材料６２，６６を溶融させる。あるいは、第２のインターポーザ３２の加熱工程を行い、第１及び第２の材料６２，６６を溶融させた後に、第１及び第２のインターポーザ１２，３２を積み重ねて、再び加熱工程を行ってもよい。こうして、第１の材料６２からコンタクト部４６を形成し、第２の材料６６から第１及び第２の補強部７０，７２を形成する。
変形例として、第１の材料６２（の全表面）に第２の材料６６をあらかじめ付着させておき、それらを、第１及び第２のインターポーザ１２，３２のいずれか一方（例えば第２のインターポーザ３２）に設けてもよい。
このプロセスのその他の詳細は、上述の半導体装置の構造についての説明から導き出すことができる内容を含む。
図１５には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１６にはノート型パーソナルコンピュータ３０００が示され、図１７には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の実施の形態に係る半導体装置を説明する平面図である。 図２は、図１に示す半導体装置のII−II線断面図である。 図３は、図２の部分拡大図である。 図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図９は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図１０は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図１１は、本発明の第２の実施の形態に係る半導体装置を説明する図である。 図１２は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。 図１３は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。 図１４は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。 図１５は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。 図１６は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１７は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…第１のパッケージ １２…第１のインターポーザ １４…第１の配線パターン
１６…第１の半導体チップ ３０…第２のパッケージ ３２…第２のインターポーザ
３４…第２の配線パターン ３６…第２の半導体チップ ４４…封止部
４６…コンタクト部 ４７…第１の端部 ４８…第２の端部 ４９…中間部
５０…補強部 ５２…外部端子 ６０…第１のインターポーザ ６２…第１の材料
６４…第２の材料 ６６…第２の材料 ７０…第１の補強部 ７２…第２の補強部

Claims (13)

  1. 第１の配線パターンが形成された第１のインターポーザと、前記第１のインターポーザに搭載されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、を含む第１のパッケージと、
    第２の配線パターンが形成された第２のインターポーザと、前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、を含む第２のパッケージと、
    前記第１及び第２の配線パターンを電気的に接続するコンタクト部と、
    補強部と、
    を有し、
    前記第１のパッケージは、前記第２のパッケージよりも熱膨張率が大きく、
    前記第２のパッケージは、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置され、
    前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続するように、前記第１及び第２のインターポーザの間に設けられ、
    前記補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第１の端部の周囲を被覆して設けられてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部をさらに有し、
    前記第１のインターポーザは、前記封止部よりも熱膨張率が大きい半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記コンタクト部は、断面形状の最も大きい中間部を有し、
    前記補強部は、前記コンタクト部の前記中間部を露出させるように設けられてなる半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記補強部は、樹脂を含む半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記補強部は、フラックスを含む半導体装置。
  6. 請求項１から請求項５のいずれかに記載の半導体装置において、
    前記補強部は、ろう材を含む半導体装置。
  7. 請求項１から請求項６のいずれかに記載の半導体装置において、
    前記補強部は、第１の補強部であり、
    第２の補強部をさらに有し、
    前記第２の補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第２の端部の周囲を被覆して設けられてなる半導体装置。
  8. 請求項１から請求項７のいずれかに記載の半導体装置が実装された回路基板。
  9. 請求項１から請求項７のいずれかに記載の半導体装置を有する電子機器。
  10. （ａ）第１の配線パターンが形成された第１のインターポーザに、前記第１の配線パターンと電気的に接続するように第１の半導体チップを搭載することによって、第１のパッケージを形成すること、
    （ｂ）第２の配線パターンが形成された第２のインターポーザに、前記第２の配線パターンと電気的に接続するように第２の半導体チップを搭載することによって、第２のパッケージを形成すること、
    （ｃ）前記第２のパッケージを、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置すること、
    （ｄ）前記第１及び第２のインターポーザの間において、第１の材料から前記第１及び第２の配線パターンを電気的に接続するコンタクト部を形成し、前記第２の材料から補強部を形成すること、
    を含み、
    前記第１のパッケージは、前記第２のパッケージよりも熱膨張率が大きく、
    前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続してなり、
    前記（ｄ）工程で、前記補強部を、前記コンタクト部の一部を露出させるように、かつ、前記コンタクト部の前記第１の端部の周囲を被覆するように形成する半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｂ）工程は、前記第２の半導体チップを封止するように前記第２のインターポーザに封止部を設けることをさらに含み、
    前記第１のインターポーザは、前記封止部よりも熱膨張率が大きい半導体装置の製造方法。
  12. 請求項１０又は請求項１１記載の半導体装置の製造方法において、
    前記（ｄ）工程前に、
    前記第１の材料を前記第２のインターポーザに設け、
    前記第２の材料を前記第１のインターポーザに設ける半導体装置の製造方法。
  13. 請求項１０又は請求項１１記載の半導体装置の製造方法において、
    前記（ｄ）工程前に、
    前記第２の材料を前記第１及び第２のインターポーザのそれぞれに設け、
    前記第１の材料を前記第１又は第２のインターポーザにおける前記第２の材料上に設け、
    前記（ｄ）工程で、
    前記第２の材料のうち前記第１のインターポーザに設けられた部分から、前記補強部を第１の補強部として形成し、
    前記第２の材料のうち前記第２のインターポーザに設けられた部分から、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第２の端部の周囲を被覆する第２の補強部を形成する半導体装置の製造方法。
JP2007182202A 2007-07-11 2007-07-11 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2007266640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007182202A JP2007266640A (ja) 2007-07-11 2007-07-11 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007182202A JP2007266640A (ja) 2007-07-11 2007-07-11 半導体装置及びその製造方法、回路基板並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004156268A Division JP4051570B2 (ja) 2004-05-26 2004-05-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007266640A true JP2007266640A (ja) 2007-10-11

Family

ID=38639261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007182202A Withdrawn JP2007266640A (ja) 2007-07-11 2007-07-11 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2007266640A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502476A (ja) * 2008-09-08 2012-01-26 インテル・コーポレーション メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造
KR101537390B1 (ko) * 2013-01-03 2015-07-16 하나마이크론(주) 인터포저를 이용한 적층형 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502476A (ja) * 2008-09-08 2012-01-26 インテル・コーポレーション メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造
US10251273B2 (en) 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
KR101537390B1 (ko) * 2013-01-03 2015-07-16 하나마이크론(주) 인터포저를 이용한 적층형 반도체 패키지

Similar Documents

Publication Publication Date Title
JP5068990B2 (ja) 電子部品内蔵基板
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
TWI419300B (zh) 內建電子零件之基板及其製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US8039307B2 (en) Mounted body and method for manufacturing the same
EP2633551B1 (en) Lead-free structures in a semiconductor device
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2010245455A (ja) 基板および半導体装置
US20050266701A1 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP3301712B1 (en) Semiconductor package assembley
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4324773B2 (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
KR20070019629A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340449A (ja) 半導体装置の製造方法
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070711

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090618