JP4324773B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4324773B2 JP4324773B2 JP2003331003A JP2003331003A JP4324773B2 JP 4324773 B2 JP4324773 B2 JP 4324773B2 JP 2003331003 A JP2003331003 A JP 2003331003A JP 2003331003 A JP2003331003 A JP 2003331003A JP 4324773 B2 JP4324773 B2 JP 4324773B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor chip
- package
- packages
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
第2の配線パターンが形成された第2のインターポーザと、前記第2のインターポーザに搭載されるとともに前記第2の配線パターンと電気的に接続された第2の半導体チップと、をそれぞれが含む複数の第2のパッケージと、
前記第1及び第2の配線パターンを電気的に接続するコンタクト部と、
樹脂と、
を有し、
前記複数の第2のパッケージは、隣同士に隙間をあけて相互にオーバーラップしないように配置され、
それぞれの前記第2のパッケージは、前記第2のインターポーザが前記第1のインターポーザの一部及び前記第1の半導体チップの一部の上方にオーバーラップするように配置され、
前記コンタクト部は、前記第1及び第2のインターポーザの間に設けられ、
前記樹脂は、前記第1のインターポーザ及び前記第1の半導体チップと、前記第2のインターポーザと、の間に設けられてなる。本発明によれば、第2のインターポーザは、第1のインターポーザ及び第1の半導体チップの上方に位置し、これらの間に樹脂が設けてあるので、上下のインターポーザの接合強度が向上している。
(2)この半導体装置において、
前記第2の半導体チップを封止するように前記第2のインターポーザに設けられた封止部をさらに有してもよい。
(3)本発明に係る回路基板は、上記半導体装置が実装されてなる。
(4)本発明に係る電子機器は、上記半導体装置を有する。
(5)本発明に係る半導体装置の製造方法は、(a)第1のパッケージの上方に、複数の第2のパッケージを隣同士に隙間をあけて相互にオーバーラップしないように配置すること、
(b)前記第1のパッケージとそれぞれの前記第2のパッケージをコンタクト部によって電気的に接続すること、及び、
(c)前記第1のパッケージとそれぞれの前記第2のパッケージと、の間に、樹脂を注入すること、
を含み、
前記第1のパッケージは、第1の配線パターンが形成された第1のインターポーザと、前記第1のインターポーザに搭載されるとともに前記第1の配線パターンと電気的に接続された第1の半導体チップと、を含み、
それぞれの前記第2のパッケージは、第2の配線パターンが形成された第2のインターポーザと、前記第2のインターポーザに搭載されるとともに前記第2の配線パターンと電気的に接続された第2の半導体チップと、を含み、
前記(a)工程で、それぞれの前記第2のパッケージを、前記第2のインターポーザが前記第1のインターポーザの一部及び前記第1の半導体チップの一部の上方にオーバーラップするように配置し、
前記(b)工程で、前記コンタクト部によって、前記第1及び第2のインターポーザの間で、前記第1及び第2の配線パターンを電気的に接続し、
前記(c)工程で、前記樹脂を、前記複数の第2のパッケージの隣同士の前記隙間から注入して前記第1のインターポーザ及び前記第1の半導体チップと、前記第2のインターポーザと、の間に設ける。本発明によれば、第2のインターポーザを、第1のインターポーザ及び第1の半導体チップの上方に配置し、これらの間に樹脂を設けるので、上下のインターポーザの接合強度を向上させることができる。また、樹脂を複数の第2のパッケージの隣同士の隙間から注入するので、樹脂は、その隙間から複数の第2のパッケージの方向に進行する。すなわち、樹脂が複数の方向に進行するので、注入作業を短時間で完了させることができる。
Claims (1)
- (a)第1のパッケージの上方に、複数の第2のパッケージを隣同士に隙間をあけて相互にオーバーラップしないように配置すること、
(b)前記第1のパッケージとそれぞれの前記第2のパッケージをコンタクト部によって電気的に接続すること、及び、
(c)前記第1のパッケージとそれぞれの前記第2のパッケージと、の間に、樹脂を注入すること、
を含み、
前記第1のパッケージは、第1の配線パターンが形成された第1のインターポーザと、前記第1のインターポーザに搭載されるとともに前記第1の配線パターンと電気的に接続された第1の半導体チップと、を含み、
それぞれの前記第2のパッケージは、第2の配線パターンが形成された第2のインターポーザと、前記第2のインターポーザに搭載されるとともに前記第2の配線パターンと電気的に接続された第2の半導体チップと、を含み、
前記(a)工程で、それぞれの前記第2のパッケージを、前記第2のインターポーザが前記第1のインターポーザの一部及び前記第1の半導体チップの一部の上方にオーバーラップするように配置し、
前記(b)工程で、前記コンタクト部によって、前記第1及び第2のインターポーザの間で、前記第1及び第2の配線パターンを電気的に接続し、
前記(c)工程で、前記樹脂を、前記複数の第2のパッケージの隣同士の前記隙間から注入して前記第1のインターポーザ及び前記第1の半導体チップと、前記第2のインターポーザと、の間に設ける半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331003A JP4324773B2 (ja) | 2003-09-24 | 2003-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331003A JP4324773B2 (ja) | 2003-09-24 | 2003-09-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101132A JP2005101132A (ja) | 2005-04-14 |
JP4324773B2 true JP4324773B2 (ja) | 2009-09-02 |
Family
ID=34459777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331003A Expired - Fee Related JP4324773B2 (ja) | 2003-09-24 | 2003-09-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4324773B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11923283B2 (en) | 2020-11-25 | 2024-03-05 | Samsung Electronics Co., Ltd. | Semiconductor package and method for fabricating the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4400506B2 (ja) | 2005-04-28 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法、並びに、回路基板の接続方法 |
US7746656B2 (en) | 2005-05-16 | 2010-06-29 | Stats Chippac Ltd. | Offset integrated circuit package-on-package stacking system |
US8163600B2 (en) | 2006-12-28 | 2012-04-24 | Stats Chippac Ltd. | Bridge stack integrated circuit package-on-package system |
US8963339B2 (en) * | 2012-10-08 | 2015-02-24 | Qualcomm Incorporated | Stacked multi-chip integrated circuit package |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JP2001044362A (ja) * | 1999-07-27 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置の実装構造および実装方法 |
US6348728B1 (en) * | 2000-01-28 | 2002-02-19 | Fujitsu Limited | Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer |
JP2004335604A (ja) * | 2003-05-02 | 2004-11-25 | Seiko Epson Corp | 半導体装置の製造方法および電子デバイスの製造方法 |
JP3912318B2 (ja) * | 2003-05-02 | 2007-05-09 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
-
2003
- 2003-09-24 JP JP2003331003A patent/JP4324773B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11923283B2 (en) | 2020-11-25 | 2024-03-05 | Samsung Electronics Co., Ltd. | Semiconductor package and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2005101132A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068990B2 (ja) | 電子部品内蔵基板 | |
US7619305B2 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
JP4901458B2 (ja) | 電子部品内蔵基板 | |
TWI419300B (zh) | 內建電子零件之基板及其製造方法 | |
US8039307B2 (en) | Mounted body and method for manufacturing the same | |
US7176561B2 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
JPH07153903A (ja) | 半導体装置パッケージ | |
JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
KR20150055605A (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
US20050266701A1 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
TWI627689B (zh) | 半導體裝置 | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP4324773B2 (ja) | 半導体装置の製造方法 | |
JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
JP4561969B2 (ja) | 半導体装置 | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN108321142B (zh) | 半导体封装件及其的制造方法 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005167072A (ja) | 半導体装置およびその製造方法 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |