KR20150055605A - 반도체 패키지 조립체를 위한 스터드 범프 구조 - Google Patents

반도체 패키지 조립체를 위한 스터드 범프 구조 Download PDF

Info

Publication number
KR20150055605A
KR20150055605A KR1020150060465A KR20150060465A KR20150055605A KR 20150055605 A KR20150055605 A KR 20150055605A KR 1020150060465 A KR1020150060465 A KR 1020150060465A KR 20150060465 A KR20150060465 A KR 20150060465A KR 20150055605 A KR20150055605 A KR 20150055605A
Authority
KR
South Korea
Prior art keywords
stud bump
substrate
die
package
stud
Prior art date
Application number
KR1020150060465A
Other languages
English (en)
Inventor
마틴 첸
슈젠 린
치웨이 린
쳉-팅 첸
밍-다 쳉
씨 에스 류
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150055605A publication Critical patent/KR20150055605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지 구조는 기판과, 기판에 본딩된 다이와, 다이를 기판에 연결시키는 하나 이상의 스터드 범프 구조를 포함하며, 스터드 범프와 솔더 볼을 구비하는 스터드 범프 구조 각각은 반도체 패키지 구조에서 열 방출을 강화시키고, 고 응력 집중을 감소시키기 위해 스터드 범프를 캡슐화한다.

Description

반도체 패키지 조립체를 위한 스터드 범프 구조{STUD BUMP STRUCTURE FOR SEMICONDUCTOR PACKAGE ASSEMBLIES}
본 발명 개시는 일반적으로 칩 패키징에 대한 것이고, 보다 구체적으로는, 플립 칩, 웨이퍼 레벨 칩 스케일 패키지, 및 패키지 온 패키지(package on package) 조립체와 같은 반도체 패키지 조립체를 위한 스터드 범프(stud bump) 구조에 대한 것이다.
플립 칩 조립체는 칩의 전도 범프 본드 패드를 이용해서, 세라믹 기판 또는 회로 기판과 같은 캐리어(carrier) 상으로 아래쪽으로 향하는(즉, "플립되는") 반도체 칩, 또는 다이의 직접적인 전기 연결을 포함한다. 플립 칩 조립체는 칩의 범프 본드 패드 상에 솔더 범프를 배치하고, 캐리어에 솔더 범프된 칩을 부착하고, 칩과 캐리서 사이에 접착 언더필(underfill)을 도포함으로써 일반적으로 제조된다.
플립 칩 조립체의 범프는 다수의 기능을 제공하지만, 응력 때문에 실패하기 쉽다. 이러한 기능들 중에서, 범프는 칩으로부터, 칩이 장착되는 기판까지의 전기 전도 경로를 제공한다. 범프는 칩을 기판에 기계적으로 장착시키는 부품을 또한 제공한다. 불행히도, 범프는 일반적으로 응력에 의해 균일되기 쉽으며, 이러한 응력은 칩과 캐리어 기판 간의 열 팽창 불일치(mismatch)에 의해 야기되는 응력을 포함한다. 열 팽창 계수의 큰 차이는 열 변화가 발생할 때 응력을 구조에 도입시키게 한다. 대부분의 응력은 칩 및/또는 플립 칩 조립체의 코너(corner)에 집중되고, 칩이 더 클수록, 다이(die) 및/또는 플립 칩 조립체 상에 더 많은 응력이 집중되게 된다. 도 2는 칩(20)의 본드 패드(30)에 장착된 솔더 볼 또는 범프(40)를 예증하는 플립 칩 조립체의 일부분이다. 플립 칩 조립체 내의 물질들 간의 열 팽창 불일치에 의해 야기되는 응력 때문에, 솔더 범프(40) 내에 균열(50)이 발생한다. 이러한 균열은 조인트(joint)에서 경험할 수 있는 응력 하에서 더 쉽게 형성될 수 있고, 솔더 범프(40)의 길이를 가로질러 쉽게 전파될 수 있다.
금속 범프 내의 구리의 이용은 이 문제를 더욱 악화시킨다. 구리는 단단하므로, 높은 응역이 구리 범프에 인접한 솔더 상에 인가될 수 있어서, 솔더가 균열되기 더 쉽게 된다.
열 팽창 계수의 차이에 의해 야기되는 이런 문제에 대한 해결은 에폭시 언더필을 이용해서 칩과 기판 사이의 갭(gap)을 채우는 것이다. 언더필은 응력을 분산시키는 것을 도우며, 솔더 범프 또는 볼을 보호한다. 하지만, 때때로, 언더필은 칩의 팽창과 언더필 사이에 불일치를 발생시키는 높은 열 팽창 계수를 가진다. 이러한 불일치는 패키지 내에 실패(failures)를 초래할 수 있는 더 많은 응력을 도입시킨다.
웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package; WLCSP)는, 전자 패키징 산업에서 장치의 무게 및 크기를 감소시키면서, 소형화 및 기능성의 증가에 대한 시장 요구를 충족시키도록, 일반적으로 밀도, 성능, 및 비용-효율성을 증가시키기 위해 최근에 도입되어 왔다. 현재 WLCSP 기술의 하나의 이점은 솔더 볼과 전극 포스트(post) 사이의 균열 형성이다. 솔더 볼 또는 범프는 통상적으로 범프 전극 또는 포스트(post) 상으로 직접 배치되며, 구조적 완결성을 위해 솔더링되는 조인트에 의존한다. WLCSP 장치를 구성하는 상이한 층들은 상이한 열 팽창 계수를 통상적으로 가진다. 결과적으로, 이러한 차이로부터 유도되는 비교적 큰 응력은 포스트와 범프 전극 사이의 조인트 상에서 나타나며, 이러한 응력은 범프 전극/포스트와 솔더 볼 또는 범프 사이의 본딩 부분에서 균열이 종종 형성되게 한다.
본 발명은 패키지 구조를 제공하며, 이 구조는 기판; 상기 기판에 본딩된(bonded) 다이; 및 상기 다이를 상기 기판에 연결시키는 하나 이상의 스터드 범프(stud bump) 구조를 포함하고, 스터드 범프와 솔더 볼을 구비하는 상기 스터드 범프 구조 각각은 상기 패키지 구조에서 열 방출을 강화시키고, 고 응력 집중을 감소시키기 위해 상기 스터드 범프를 캡슐화(encapsulating)하는 것이다.
또한, 본 발명은 패키지 온 패키지(package on package) 구조를 제공하며, 이 구조는 제1 기판; 상기 제1 기판에 본딩된 제1 다이; 상기 제1 다이 위에 배치되고, 상기 제1 기판에 본딩된 제2 기판; 상기 제2 기판에 본딩된 제2 다이; 및 상기 제2 기판을 상기 제1 기판에 연결시키는 하나 이상의 제1 스터드 범프(stud bump) 구조를 포함하고, 스터드 범프와 솔더 볼을 구비하는 상기 제1 스터드 범프 구조 각각은 상기 패키지 온 패키지 구조에서 열 방출을 강화시키고, 고 응력 집중을 감소시키기 위해 상기 스터드 범프를 캡슐화하는 것이다.
또한, 본 발명은 패키지 구조 내에서 스터드 범프 구조를 형성하는 방법을 제공하며, 이 방법은 전도 와이어를 제공하는 단계; 본드 패드 상에 스터드 범프를 형성하도록 상기 전도 와이어의 일 단부를 본드 패드 쪽으로 누르고, 상기 전도 와이어의 상기 일 단부를 용융하는 단계; 상기 스터브 범프 위에 인접한 전도 와이어의 타 단부를 절단하는 단계; 및 상기 스터드 범프의 상단면에 솔더 볼(solder ball)을 솔더링(soldering)하는 단계를 포함하고, 상기 솔더 볼은 상기 스터드 범프를 캡슐화하는 것이다.
본 발명 개시의 양상은 첨부된 도면을 읽을 때 이하의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 실행에 따라, 다양한 특징부는 실제 크기에 따라 그려지지 않는다는 사실이 강조된다. 사실상, 다양한 특징부의 크기는 논의의 명확성을 위해 임의로 증가되거나 감소될 수 있다.
도 1은 본 발명 개시의 일 실시예에 따라 반도체 패키지 조립체를 위한 스터드 범프 구조를 제조하기 위한 방법을 예증하는 흐름도이다.
도 2는 솔더 볼 또는 범프 내의 균열 발생을 예시하는 플립 칩 조립체의 일부분이다.
도 3은 본 발명 개시의 일 실시예에 따라, 스터드 범프 구조를 형성하는 초기 스테이지에서 반도체 장치 패키지의 일부분의 단면도이다.
도 4는 본 발명 개시의 일 실시예에 따라, 스터드 범프 구조를 형성하는 다른 스테이지에서 도 3의 반도체 장치 패키지의 일부분의 단면도이다.
도 5는 본 발명 개시의 일 실시예에 따라, 플립 칩 조립체에서 구성된 하나 이상의 스터드 범프 구조를 구비한 플립 칩 조립체의 단면도이다.
도 6은 본 발명 개시의 일 실시예에 따라, 플립 칩 조립체에서 구성된 하나 이상의 스터드 범프 구조를 구비한 플립 칩 기둥 조립체의 단면도이다.
도 7은 본 발명 개시의 일 실시예에 따라, 패키지 내에 구성된 하나 이상의 스터드 범프 구조를 구비한 웨이퍼 레벨 칩 스케일 패키지의 단면도이다.
도 8은 본 발명 개시의 일 실시예에 따라, 패키지 온 패키지(package-on-package)에서 구성된 하나 이상의 스터드 범프 구조를 구비한 패키지 온 패키지 구조의 단면도이다.
도 9는 본 발명 개시의 일 실시예에 따라, 스터드 범프 구조의 배치를 보여주는 도 8의 패키지 온 패키지 구조의 평면도이다.
이하 설명에서, 특정 세부사항은 본 발명 개시의 실시예들의 이해를 통해 제공하도록 제시된다. 하지만, 당업자는, 본 발명 개시의 실시예들이 이러한 특정 세부사항 없이 실행될 수 있다는 것은 인정할 것이다. 일부 경우에, 잘 공지되어 있는 구조 및 프로세스는 본 발명 개시의 실시예를 불필요하게 모호하게 하는 것을 회피하도록 상세히 설명되지 않는다.
본 명세서 전체를 걸쳐 "일 실시예"라는 지칭은 실시예와 관련해서 설명되는 특정 특징부, 구조, 또는 특성이 본 발명 개시의 적어도 하나의 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서 전체를 통해 다양한 부분에서 "하나의 실시예"라는 문구의 등장은 모두 반드시 동일 실시예를 참조하지는 않는다. 또한, 특정 특징부, 구조, 또는 특성은 하나 이상의 실시예에서 임의의 적절한 방식으로 조합될 수 있다. 하기의 도면들은 실제 크기로 도시되지 않고, 오히려 단지 예증을 위해 의도되는 것이 인식되어야 한다.
도 1은 본 발명 개시의 다양한 양상에 따라 예를 들면, 플립 칩, 웨이퍼 레벨 칩 스케일 패키지와, 패키지 온 패키지 조립체와 같은, 반도체 패키지 조립체에서 이용하기 위한 스터드 범프 구조를 제조하기 위한 방법(2)의 흐름도를 예증한다. 스터드 범프 구조는 스터드 범프 본더(bonder) 및/또는 와이어 본딩 도구에 의해 수행된다. 도 1을 참조하면, 이 방법은 전도 와이어가 제공되는 블록(4)을 포함한다. 전도 와이어는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 금, 금 합금, 무연(lead-free) 전도체 등으로 이루어질 수 있다. 방법(2)은 전도체 와이어의 일 단부가 본드 패드 상으로 눌려지는 블록(6)을 포함한다. 그런 다음, 전도 와이어의 단부가 본드 패드 상에 구체(spere) 또는 스터드 범프를 형성하도록 용융된다. 와이어 본딩 도구는 금속 연결부를 생성하도록 기계력, 열, 및 초음파 에너지를 인가하면서 본드 패드에 대해 이 구체를 누른다. 방법(2)은 스터드 범프 위에 인접한 전도 와이어의 타 단부가 와이어 커터에 의해 절단되는 블록(8)을 포함한다. 만약 이동이 순전히 수직이라면, "꼬리 부분(tail)"은 스터드 범프의 상단상에 남겨질 수 있다. 이러한 꼬리 부분의 높이 및 반복성은 와이어의 조성에 주로 종속된다. 도 3은 다이(20)의 본드 패드(30) 상에 형성되는 꼬리 부분(65)을 갖는 스터드 범프(60)의 단면도이다. 본드 패드(30) 상에 남아 있는 생성된 볼 또는 스터드 범프(60)는 하부의 본드 패드 금속으로의 영구적이고 신뢰성있는 연결부를 제공한다. 스터드 범프(60)의 크기가 본딩 도구와 본딩 프로세스뿐만 아니라 와이어의 크기 및 유형에 종속된다는 것을 당업자는 이해한다.
어느 정도의 벌충(more of a standoff)이 열 불일치(thermal mismatch)의 보상을 돕기 위해 바람직한 응용을 위해, 다른 실시예에서 방법은 하나의 스터드 범프를 다른 스터드 범프 상에 적층하는 것을 허용한다.
방법(2)은, 솔더 볼이 스터드 범프의 상단면 상으로 솔더링되는 블록(10)을 포함하며, 솔더 볼은 스터드 범프를 캡슐화한다. 도 4에서, 솔더 볼(40)은 스터드 범프(60) 상으로 솔더링되고, 스터드 범프 구조(75)를 형성하도록 스터드 범프(60) 주위에서 형성되고, 이러한 범프를 캡슐화한다. 스터드 범프(60) 주위에서 솔더 볼(40)을 형성시킴으로써, 솔더 볼(40)을 다이(20)에 유지시키는(holding) 조인트의 전단 강도(shear strength)가 증가된다. 따라서, 솔더 볼(40)의 일 단부에서 시작하는 도 2에 도시된 균열(50)과 같은 균열은 바람직하게 스터드 범프(60)가 전혀 없는 솔더 볼 내에서 만큼 쉽게 전파되지 않을 것이다. 스터드 범프 구조(75)는 균열의 전파를 바람직하게 지연시키고, 솔더 조인트의 전단 강도를 증가시킨다.
추가적인 프로세스는 스터드 범프 구조의 제조를 완료하기 위해 도 1에 도시된 블록들(2 내지 10) 이전에, 동안에, 또는 이후에 수행될 수 있지만, 이러한 추가적인 프로세스들은 간략함을 위해 본 명세서에서 상세히 논의되지 않는다.
본 발명 개시의 진보적인 양상들은 열 방출을 강화시키고, 패키지 조립체 내의 고 응력(stress) 집중을 감소시키도록 플립 칩, 웨이퍼 레벨 칩 스케일 패키지, 및 패키지 온 패키지 조립체와 같은 다양한 반도체 패키지 조립체 내에서 구현될 수 있다. 도 5는 본 발명 개시의 일 실시예에 따라, 플립 칩 조립체 내에서 구성되는 하나 이상의 스터드 범프 구조(75)를 갖는 플립 칩 범프 조립체의 단면도를 묘사한다. 하나 이상의 스터드 범프 구조(75)는 다이(20)를 기판(100)에 연결시키며, 스터드 범프 구조(75) 각각은 본드 패드(30)에 연결된다. 하나의 실시예에서, 스터드 범프 구조(75)는 다이(20)를 기판(100)에 연결시킨다. 대부분의 응력이 다이의 코너 상에 집중되므로, 다른 실시예에서, 하나 이상의 스터드 범프 구조(75)는 다이(20)의 대략 코너에서 다이(20)를 기판(100)에 연결시킨다. 다른 실시예에서, 하나 이상의 스터드 범프 구조(75)는 다이(20)를 다이(20)의 대략 주변부에 있는 기판(100)에 연결시킨다. 다른 실시예에서, 스터드 범프 구조(75)와 솔더 볼 또는 범프(40)의 혼합은 다이(20)를 기판(100)에 연결시킨다. 다른 실시예에서, 도 6에 도시된 바와 같이 솔더 범프(40) 대신에, 스터드 범프 구조(75)와 구리 기둥(110)의 혼합은 다이(20)를 기판(100)에 연결시킨다. 도 5 및 6은 다이(20)와 기판(100) 사이에, 그리고 스터드 범프 구조(75), 솔더 범프(40), 및/또는 구리 기둥(110)의 주위에 언더필(80)을 추가하는 것을 또한 예증한다. 언더필(80)은 응력을 분산시키고, 스터드 범프 구조(75), 솔더 범프(40), 및/또는 구리 기둥(110)을 보호하는 것을 돕는다.
도 7은 본 발명 개시의 일 실시예에 따라, 패키지 내에 구성된 하나 이상의 스터드 범프 구조를 구비한 웨이퍼 레벨 칩 스케일 패키지의 단면도를 묘사한다. 하나 이상의 스터드 범프 구조(75)는 다이(20)에 부착되며, 스터드 범프 구조 각각은 본드 패드(30)에 연결된다. 대부분의 응력이 다이(20)의 코너 상에 집중되므로, 일 실시예에서, 하나 이상의 스터드 범프 구조(75)는 다이(20)의 대략 코너에서 다이에 부착된다. 본 발명 개시의 다른 실시예에서, 하나 이상의 스터드 범프 구조(75)는 다이(20)의 대략 주변부에서 다이(20)에 부착된다. 다른 실시예에서, 스터드 범프 구조(75)와 솔더 볼(40)의 혼합은 다이(20)에 부착된다.
도 7은 스터드 범프 구조(75) 및/또는 솔더 범프(40) 주위에서 성형(moulding) 물질(120)의 추가를 또한 예증한다. 성형 물질(120)은 응력을 분사시키고, 스터드 범프 구조(75) 및/또는솔더 범프(40)를 보호하는 것을 돕는다.
도 8은 본 발명 개시의 일 실시예에 따라, 패키지 온 패키지에서 구성된 하나 이상의 스터드 범프 구조를 구비한 패키지 온 패키지 구조의 단면도이다. 패키지 온 패키지 구조는 제1 기판(130), 제1 기판(130)에 부착된 제1 다이(135), 제2 기판(140)에 본딩된 제2 다이(145)와, 제2 기판(140)을 제1 기판(130)에 연결하는 하나 이상의 스터드 범프 구조(75a)를 포함한다. 스터드 범프 구조 각각은 본드 패드(30)에 연결된다. 대부분의 응력이 제1 기판(130) 및/또는 제2 기판(140)의 코너에 집중되므로, 일 실시예에서, 하나 이상의 스터드 범프 구조(75a)는 제1 기판(130) 또는 제2 기판(140)의 대략 코너에 있는 제2 기판(140)에 제1 기판(130)을 연결시킨다. 다른 실시예에서, 하나 이상의 스터드 범프 구조(75a)는 제1 기판(130) 또는 제2 기판(140)의 대략 중간부에서 제2 기판(140)에 제1 기판(130)을 연결시킨다. 도 9는 제1 기판(130)의 중간부에서 스터드 범프 구조(75a)의 배치를 도시하는 도 8의 패키지 온 패키지 구조의 평면도이다. 다른 실시예에서, 하나 이상의 스터드 범프 구조(75a)는 제1 기판(130) 또는 제2 기판(140)의 대략 주변에서 제2 기판(140)에 제1 기판(130)을 연결시킨다. 다른 실시예에서, 스터드 범프 구조(75a)와 솔더 볼(40)의 혼합은 제1 기판(130)을 제2 기판(140)에 연결시킨다.
제1 다이(135) 및/또는 제2 다이(145)로부터 열을 추가적으로 방출시키고, 열 방출을 강화시키기 위해, 하나 이상의 스터드 범프 구조(75b)는 다른 실시예에 따라 제1 기판(130)의 밑면에 부착된다.
도면들 중 일부는 본 발명 개시의 진보적인 개념의 더 나은 이해를 위해 간략화되었다는 것이 이해된다. 위의 도면들에서 설명된 특정 특징 및 물질은 본 발명 개시의 추가적이거나 대안적인 응용들을 제한하는 것이 의도되지 않는다.
도 5 내지 도 9는 본 발명에 대한 다양한 실시예들의 본드 패드 또는 포스트(post) 상으로 형성될 수 있는 여러 개의 스터드 범프 구조의 예시를 나타낸다. 임의의 개수의 스터드 범프 구조는 기술적 제한에 의해서 또는 위에 스터드 범프 구조를 형성하는 비용에 의해서만 제한되는 반도체 패키지 조립체 내에 형성될 수 있다. 본 발명의 다양한 실시예는 임의의 개수의 스터드 범프 구조에 제한되지 않는다.
본 발명 개시의 하나 이상의 실시예의 이점은 하나 이상의 다음의 것들을 포함할 수 있다.
하나 이상의 실시예에서, 패키지 구조의 열 방출이 강화된다.
하나 이상의 실시예에서, 패키지 구조는 강화된다.
하나 이상의 실시예에서, 응력에 의해 솔더 볼 또는 솔더 범프 내의 균열이 감소된다.
하나 이상의 실시예에서, 솔더 볼 또는 솔더 범프 내에서 형성될 수 있는 균열의 전파가 감소되어서, 패키지 구조의 전체적인 신뢰도를 증가시킨다.
본 발명 개시는 다양한 예시적인 실시예를 설명하였다. 일 실시예에 따라, 패키지 구조는 기판, 기판에 본딩된 다이와, 다이를 기판에 연결시키는 하나 이상의 스터드 범프 구조를 포함하고, 스터드 범프와 솔더 볼을 구비하는 스터드 범프 구조 각각은 열 방출을 강화시키고, 패키지 구조 내의 고 응력 집중을 감소시키도록 스터드 범프를 캡슐화한다.
다른 실시예에 따라, 패키지 온 패키지 구조는 제1 기판, 제1 기판에 본딩된 제1 다이, 제1 다이 위에 배치되고, 제1 기판에 본딩된 제2 기판, 제2 기판에 본딩된 제2 다이와, 제2 기판을 제1 기판에 연결시키는 하나 이상의 제1 스터드 범프 구조를 포함하며, 스터드 범프와 솔더 볼을 구비하는 제1 스터드 범프 구조 각각은 열 방출을 강화시키고, 패키지 온 패키지 구조 내의 고 응력 집중을 감소시키도록 스터드 범프를 캡슐화한다.
다른 실시예에 따라, 패키지 구조 내의 스터드 범프 구조를 형성하는 방법은 전도 와이어를 제공하는 단계, 전도 와이어의 일단부를 본드 패드에 대해 누르는 단계와, 본드 패드 상에 스터드 범프를 형성하도록 전도 와이어 단부를 용융시키는 단계, 스터드 범프 위에 인접한 전도 와이어의 타 단부를 절단하는 단계와, 스터드 범프의 상단면에 솔더 볼을 솔더링하는 단계를 포함하며, 솔더 볼은 스터드 범프를 캡슐화한다.
전술된 상세한 설명에서, 특정 예시적인 실시예가 설명되었다. 하지만, 본 발명 개시의 넓은 정신 및 범위로부터 이탈하지 않고 다양한 수정, 구조, 프로세스, 및 변경이 수행될 수 있다는 것이 당업자에게 명백할 것이다. 따라서, 본 명세서 및 도면은 예증적이며, 제한적이지 않은 것으로 간주되어야 한다. 본 발명 개시의 실시예는 다양한 다른 조합 및 환경을 이용할 수 있고, 청구항들의 범위 내에서 변경 또는 수정할 수 있다는 것이 이해된다.

Claims (10)

  1. 패키지 구조에 있어서,
    기판;
    상기 기판에 본딩된(bonded) 다이;
    상기 다이를 상기 기판에 연결시키는 복수의 스터드 범프(stud bump) 구조들로서, 복수의 스터드 범프 구조들의 각각의 스터드 범프 구조는 스터드 범프와 전도성 솔더 볼을 구비하고, 상기 전도성 솔더 볼은 상기 패키지 구조에서 열 방출을 강화하면서 응력 집중을 감소시키도록, 상기 스터드 범프의 전표면을 감싸도록 상기 스터드 범프를 캡슐화(encapsulating)하는 것인, 복수의 스터드 범프 구조들; 및
    상기 다이를 상기 기판에 연결시키는 전도성 구조로서, 상기 전도성 구조는 캡슐화 구조가 아닌 전도성 구조;
    를 포함하고,
    상기 복수의 스터드 범프 구조들 및 상기 전도성 구조는 상기 복수의 캡슐화된 스터드 범프 구조들이 상기 다이의 코너에 배치되고, 상기 전도성 구조가 상기 스터드 범프 구조들 사이에 배치되도록 미리 정해진 패턴으로 배열되는 것인, 패키지 구조.
  2. 제1항에 있어서, 상기 스터드 범프 구조들 각각은 본드(bond) 패드에 연결되는 것인, 패키지 구조.
  3. 제1항에 있어서, 상기 전도성 구조는 상기 다이를 상기 기판에 연결시키는 솔더 범프인 것인, 패키지 구조.
  4. 제1항에 있어서, 상기 전도성 구조는 상기 다이를 상기 기판에 연결시키는 구리 기둥(pillar)인 것인, 패키지 구조.
  5. 제1항에 있어서, 상기 패키지 구조를 강화시키기 위해 상기 다이, 상기 복수의 스터드 범프 구조들, 및 상기 기판 사이에 배치된 언더필(underfill)을 더 포함하는, 패키지 구조.
  6. 제1항에 있어서, 상기 복수의 스터드 범프 구조들은 상기 다이를 상기 다이의 주변부에서 상기 기판에 연결시키는 것인, 패키지 구조.
  7. 제1항에 있어서, 상기 복수의 스터드 범프 구조들은 상기 다이를 상기 다이의 코너에서 상기 기판에 연결시키는 것인, 패키지 구조.
  8. 패키지 온 패키지(package on package) 구조에 있어서,
    제1 기판;
    상기 제1 기판에 본딩된 제1 다이;
    상기 제1 다이 위에 배치되고, 상기 제1 기판에 본딩된 제2 기판;
    상기 제2 기판에 본딩된 제2 다이;
    상기 제2 기판을 상기 제1 기판에 연결시키는 복수의 제1 스터드 범프(stud bump) 구조들로서, 상기 복수의 제1 스터드 범프 구조들의 각각의 제1 스터드 범프 구조는 스터드 범프와 전도성 솔더 볼을 구비하고, 상기 전도성 솔더 볼은 상기 패키지 온 패키지 구조에서 열 방출을 강화하면서 응력 집중을 감소시키도록, 상기 스터드 범프의 전표면을 감싸도록 상기 스터드 범프를 캡슐화하는 것인, 복수의 제1 스터드 범프(stud bump) 구조; 및
    상기 제2 기판을 상기 제1 기판에 연결시키는 전도성 구조로서, 상기 전도성 구조는 캡슐화 구조가 아닌 전도성 구조;
    를 포함하고,
    상기 복수의 제1 스터드 범프 구조들 및 상기 전도성 구조는 상기 복수의 캡슐화된 제1 스터드 범프 구조들이 상기 제2 기판의 코너에 배치되고, 상기 전도성 구조가 상기 제1 스터드 범프 구조들 사이에 배치되도록 미리 정해진 패턴으로 배열되는 것인 패키지 온 패키지 구조.
  9. 제8항에 있어서, 상기 제1 기판에 연결된 하나 이상의 제2 스터드 범프 구조를 더 포함하고, 상기 제2 스터드 범프 구조 각각은 스터드 범프와, 이 스터드 범프를 캡슐화하는 솔더 볼을 구비하는 것인, 패키지 온 패키지 구조.
  10. 패키지 구조 내에서 스터드 범프 구조를 형성하는 방법에 있어서,
    전도 와이어를 제공하는 단계;
    본드 패드 상에 스터드 범프를 형성하도록 상기 전도 와이어의 일 단부를 본드 패드 쪽으로 누르고, 상기 전도 와이어의 상기 일 단부를 용융하는 단계;
    상기 스터드 범프 위에 인접한 전도 와이어의 타 단부를 절단하는 단계; 및
    상기 스터드 범프의 상단면에 솔더 볼(solder ball)을 솔더링(soldering)하는 단계
    를 포함하고,
    상기 솔더 볼은 상기 스터드 범프를 캡슐화하는 것인, 스터드 범프 구조를 형성하는 방법.
KR1020150060465A 2012-04-30 2015-04-29 반도체 패키지 조립체를 위한 스터드 범프 구조 KR20150055605A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/460,412 US9768137B2 (en) 2012-04-30 2012-04-30 Stud bump structure for semiconductor package assemblies
US13/460,412 2012-04-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120128152A Division KR20130122508A (ko) 2012-04-30 2012-11-13 반도체 패키지 조립체를 위한 스터드 범프 구조

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160045535A Division KR101661442B1 (ko) 2012-04-30 2016-04-14 반도체 패키지 조립체를 위한 스터드 범프 구조

Publications (1)

Publication Number Publication Date
KR20150055605A true KR20150055605A (ko) 2015-05-21

Family

ID=49462953

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020120128152A KR20130122508A (ko) 2012-04-30 2012-11-13 반도체 패키지 조립체를 위한 스터드 범프 구조
KR1020150060465A KR20150055605A (ko) 2012-04-30 2015-04-29 반도체 패키지 조립체를 위한 스터드 범프 구조
KR1020160045535A KR101661442B1 (ko) 2012-04-30 2016-04-14 반도체 패키지 조립체를 위한 스터드 범프 구조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120128152A KR20130122508A (ko) 2012-04-30 2012-11-13 반도체 패키지 조립체를 위한 스터드 범프 구조

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160045535A KR101661442B1 (ko) 2012-04-30 2016-04-14 반도체 패키지 조립체를 위한 스터드 범프 구조

Country Status (3)

Country Link
US (2) US9768137B2 (ko)
KR (3) KR20130122508A (ko)
CN (1) CN103378039B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US9559071B2 (en) 2013-06-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming hybrid bonding structures with elongated bumps
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
JP2016221546A (ja) * 2015-05-29 2016-12-28 住友金属鉱山株式会社 Ａｕ系はんだボール及びそれにより封止又は接合されたセラミック製電子部品並びに該Ａｕ系はんだボールの接合信頼性の評価方法
KR20180111972A (ko) * 2016-05-06 2018-10-11 후아웨이 테크놀러지 컴퍼니 리미티드 솔더 볼을 포함하는 패키징 구조 및 패키징 구조를 제조하는 방법
CN107482416A (zh) * 2017-06-16 2017-12-15 得意精密电子(苏州)有限公司 电连接器的制造方法
US11495524B2 (en) * 2018-06-12 2022-11-08 Texas Instruments Incorporated QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
US11527463B2 (en) * 2020-05-27 2022-12-13 Intel Corporation Hybrid ball grid array package for high speed interconnects
KR20220150481A (ko) 2021-05-03 2022-11-11 삼성전자주식회사 지지 솔더볼을 포함하는 반도체 패키지

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535238B2 (ko) * 1975-01-24 1980-09-12
US4775833A (en) 1986-10-03 1988-10-04 Coulter Electronics, Inc. Lodged debris detector for a particle analyzer
US5499036A (en) 1988-07-21 1996-03-12 Proxima Corporation Display control apparatus and method of using same
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5636767A (en) 1994-04-08 1997-06-10 Vogrin; Keith J. Easy dispensing bottle for viscous liquids
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
KR100186752B1 (ko) * 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5744759A (en) * 1996-05-29 1998-04-28 International Business Machines Corporation Circuit boards that can accept a pluggable tab module that can be attached or removed without solder
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US6274474B1 (en) * 1999-10-25 2001-08-14 International Business Machines Corporation Method of forming BGA interconnections having mixed solder profiles
JP2001176928A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
US6915185B2 (en) * 2000-03-24 2005-07-05 Matsushita Electric Industrial Co., Ltd. Power supply system
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US7062088B1 (en) * 2001-08-28 2006-06-13 Adobe Systems Incorporated Variable lossy compression
US20030134451A1 (en) * 2002-01-14 2003-07-17 Picta Technology, Inc. Structure and process for packaging back-to-back chips
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
SG121705A1 (en) * 2002-02-21 2006-05-26 United Test & Assembly Ct Ltd Semiconductor package
US20030202332A1 (en) * 2002-04-29 2003-10-30 Tommi Reinikainen Second level packaging interconnection method with improved thermal and reliability performance
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6798667B2 (en) * 2002-08-23 2004-09-28 Ati Technologies, Inc. Solder ball collapse control apparatus and method thereof
US6861749B2 (en) * 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
DE60325620D1 (de) * 2002-09-27 2009-02-12 Neomax Materials Co Ltd Lotbeschichtete kugel und verfahren zu ihrer herstellung und verfahren zur bildung einer halbleiterverbindungsstruktur
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US7042088B2 (en) * 2004-03-10 2006-05-09 Ho Tony H Package structure with two solder arrays
JP2005311209A (ja) * 2004-04-26 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP4343177B2 (ja) * 2006-02-06 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US20080169574A1 (en) * 2007-01-12 2008-07-17 Nokia Corporation Direct Die Attachment
US7841508B2 (en) * 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
TW200847877A (en) * 2007-05-28 2008-12-01 Hon Hai Prec Ind Co Ltd Solder ball and electrical connector using the solder ball
JP5058714B2 (ja) * 2007-08-21 2012-10-24 スパンション エルエルシー 半導体装置及びその製造方法
US7750466B2 (en) * 2007-09-07 2010-07-06 Intel Corporation Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US7838988B1 (en) * 2009-05-28 2010-11-23 Texas Instruments Incorporated Stud bumps as local heat sinks during transient power operations
US8115310B2 (en) * 2009-06-11 2012-02-14 Texas Instruments Incorporated Copper pillar bonding for fine pitch flip chip devices
US8686560B2 (en) * 2010-04-07 2014-04-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to mitigate failures due to stress
KR20110014261A (ko) 2011-01-28 2011-02-10 엘지이노텍 주식회사 반도체 패키지
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
KR101811301B1 (ko) * 2011-05-24 2017-12-26 삼성전자주식회사 반도체 패키지
JP2013004737A (ja) * 2011-06-16 2013-01-07 Shinko Electric Ind Co Ltd 半導体パッケージ
US20130105993A1 (en) * 2011-10-28 2013-05-02 General Electric Company Semiconductor device interconnect
US9721912B2 (en) * 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
US20130119532A1 (en) * 2011-11-11 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bumps for Chip Scale Packaging
US8912651B2 (en) * 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US9233835B2 (en) * 2011-12-06 2016-01-12 Intel Corporation Shaped and oriented solder joints
US8790049B2 (en) 2012-02-07 2014-07-29 Iscar, Ltd. Indexable double-negative cutting insert having protruding side abutment surfaces and cutting tool
US9230932B2 (en) * 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) * 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US8901730B2 (en) * 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8928134B2 (en) * 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
US9867295B2 (en) * 2014-01-07 2018-01-09 Dell Products L.P. Ball grid array system
US9881857B2 (en) * 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9865557B1 (en) * 2016-08-30 2018-01-09 International Business Machines Corporation Reduction of solder interconnect stress

Also Published As

Publication number Publication date
CN103378039B (zh) 2016-08-03
KR20160046773A (ko) 2016-04-29
KR20130122508A (ko) 2013-11-07
US20130285238A1 (en) 2013-10-31
CN103378039A (zh) 2013-10-30
US9768137B2 (en) 2017-09-19
US10879203B2 (en) 2020-12-29
KR101661442B1 (ko) 2016-09-29
US20180005973A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US6960827B2 (en) Semiconductor device and manufacturing method thereof
JP4705748B2 (ja) 半導体装置の製造方法
US20110147945A1 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
TW200414471A (en) Semiconductor device and manufacturing method for the same
US20110140256A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2003007960A (ja) 電子装置及びその製造方法
JP6161380B2 (ja) 半導体装置の製造方法
JP4777692B2 (ja) 半導体装置
JP2010050262A (ja) 半導体装置及びその製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
JP2010135501A (ja) 半導体装置の製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2003318363A (ja) 突起電極接合型半導体装置およびその製造方法
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP2004111695A (ja) 半導体装置及びその製造方法
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
KR20120031691A (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment