JP2001319994A - 半導体パッケージとその製造方法 - Google Patents
半導体パッケージとその製造方法Info
- Publication number
- JP2001319994A JP2001319994A JP2000214982A JP2000214982A JP2001319994A JP 2001319994 A JP2001319994 A JP 2001319994A JP 2000214982 A JP2000214982 A JP 2000214982A JP 2000214982 A JP2000214982 A JP 2000214982A JP 2001319994 A JP2001319994 A JP 2001319994A
- Authority
- JP
- Japan
- Prior art keywords
- microball
- microballs
- package
- semiconductor
- accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
(57)【要約】
【課題】 コアボールの外周に少なくとも２０μｍの半
田を備えた複合マイクロボールとその製造方法と、前記
複合マイクロボールを用いて半導体素子を搭載した半導
体パッケージを提供すること。 【解決手段】 半導体素子を搭載するとともに電気接点
としてマイクロボールを搭載した半導体装置のパッケー
ジにおいて、前記マイクロボールは、コアボール２の周
囲に導電膜を備えた複合マイクロボール１からなり、前
記コアボールは、直径が３０〜１００μｍで充分良い転
がり性を有し、その直径精度が優れており、前記導電膜
は、外周面に均一に形成された厚さ１０μｍ以上の半田
めっき層４を備え、前記複合マイクロボール１を搭載し
て、当該パッケージのＺ軸の寸法精度を精密に制御出来
る。
田を備えた複合マイクロボールとその製造方法と、前記
複合マイクロボールを用いて半導体素子を搭載した半導
体パッケージを提供すること。 【解決手段】 半導体素子を搭載するとともに電気接点
としてマイクロボールを搭載した半導体装置のパッケー
ジにおいて、前記マイクロボールは、コアボール２の周
囲に導電膜を備えた複合マイクロボール１からなり、前
記コアボールは、直径が３０〜１００μｍで充分良い転
がり性を有し、その直径精度が優れており、前記導電膜
は、外周面に均一に形成された厚さ１０μｍ以上の半田
めっき層４を備え、前記複合マイクロボール１を搭載し
て、当該パッケージのＺ軸の寸法精度を精密に制御出来
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
した半導体装置において、高密度実装化するフリップチ
ップパッケージ（ＦＣ−ＰＫＧ）における、半導体チッ
プから基板など外周囲材料への導電性を必要とする、接
続ボールを有するフリップチップボールグリッドアレイ
（ＦＣ−ＢＧＡ）および回路基板の半導体接続素子の接
続状態を検査するいわゆるプローバーに内蔵させるＰＫ
Ｇの内部電極等に関する。
した半導体装置において、高密度実装化するフリップチ
ップパッケージ（ＦＣ−ＰＫＧ）における、半導体チッ
プから基板など外周囲材料への導電性を必要とする、接
続ボールを有するフリップチップボールグリッドアレイ
（ＦＣ−ＢＧＡ）および回路基板の半導体接続素子の接
続状態を検査するいわゆるプローバーに内蔵させるＰＫ
Ｇの内部電極等に関する。
【０００２】
【従来の技術】最近のマルチメデイアの進展に伴って、
高速・高性能化したシリコンデバイスを用いてシステム
を構成する場合、従来の方法でシリコンデバイスをパッ
ケージし、プリント基板に実装したのでは、デバイスの
性能を充分引き出す事は困難になりつつある。
高速・高性能化したシリコンデバイスを用いてシステム
を構成する場合、従来の方法でシリコンデバイスをパッ
ケージし、プリント基板に実装したのでは、デバイスの
性能を充分引き出す事は困難になりつつある。
【０００３】いかに高速に信号処理を行っても、パッケ
ージやプリント基板上での信号伝搬遅延や、クロストー
クノイズによる誤動作などシステムとして高速動作が制
限される状況となっている。
ージやプリント基板上での信号伝搬遅延や、クロストー
クノイズによる誤動作などシステムとして高速動作が制
限される状況となっている。
【０００４】また、ＬＳＩの規模が増大し、高性能化す
ることで、Ｉ／Ｏピン数が増大したり、Ｉ／Ｏピンがエ
リアアレイになったり、チップからの発熱が増加するな
ど、ＬＳＩチップのパッケージや実装を行う上で種々困
難な問題が生じることになる。
ることで、Ｉ／Ｏピン数が増大したり、Ｉ／Ｏピンがエ
リアアレイになったり、チップからの発熱が増加するな
ど、ＬＳＩチップのパッケージや実装を行う上で種々困
難な問題が生じることになる。
【０００５】このような中で、新しい高密度実装技術と
して、各種実装技術の改革が行われている。これを支え
る技術に、チップサイズパッケージ（ＣＳＰ）やべアチ
ップ実装の技術が大きく進展している。特に、シリコン
チップ（チップとは、通常シリコンチップ）と外周囲材
料、通常は基板との接合技術では、その一括リフロー性
等の実装の容易さや信頼性の得られ易さから、フリップ
チップ実装が有望で、しかも、次世代高密度パッケージ
などでは、特に必須工法になる可能性を秘めている。
して、各種実装技術の改革が行われている。これを支え
る技術に、チップサイズパッケージ（ＣＳＰ）やべアチ
ップ実装の技術が大きく進展している。特に、シリコン
チップ（チップとは、通常シリコンチップ）と外周囲材
料、通常は基板との接合技術では、その一括リフロー性
等の実装の容易さや信頼性の得られ易さから、フリップ
チップ実装が有望で、しかも、次世代高密度パッケージ
などでは、特に必須工法になる可能性を秘めている。
【０００６】それから、半導体デバイスの高性能化、小
型化に伴い、半導体パッケージにも小型軽量化が求めら
れている。また、フリップチップ接続技術は、チップ上
のバンプと呼ばれる突起状電極により、基板とチップを
一括接続するもので、Ｉ／Ｏ端子（回路の入口、出口の
端子の事）の多ピン化および信号遅延時間の短縮化の要
求を満たす事が出来ることから、高機能の半導体デバイ
スの形成技術としては、電解めっき法、真空蒸着法、ワ
イヤボンド法によるスタッドバンプ形成などがある。
型化に伴い、半導体パッケージにも小型軽量化が求めら
れている。また、フリップチップ接続技術は、チップ上
のバンプと呼ばれる突起状電極により、基板とチップを
一括接続するもので、Ｉ／Ｏ端子（回路の入口、出口の
端子の事）の多ピン化および信号遅延時間の短縮化の要
求を満たす事が出来ることから、高機能の半導体デバイ
スの形成技術としては、電解めっき法、真空蒸着法、ワ
イヤボンド法によるスタッドバンプ形成などがある。
【０００７】この内、特にめっき法は、平坦面の全バン
プの同時形成が可能であり、他の方法と比較して相対的
に安価であると考えられ量産性に優れている。
プの同時形成が可能であり、他の方法と比較して相対的
に安価であると考えられ量産性に優れている。
【０００８】しかし、最近のバンブ形成に関する論文
で、１００μｍ程度の開口部へのめっき報告もあるが、
めっき条件を論じているのは、凡そ１２０μｍ以上のサ
イズ領域である。加えてマッシュルーム型バンプに関す
るものである（エレクトロニクス実装学会誌Ｖｏｌ．
１，Ｎｏ．１，ｐ４１，１９９８，参照）。
で、１００μｍ程度の開口部へのめっき報告もあるが、
めっき条件を論じているのは、凡そ１２０μｍ以上のサ
イズ領域である。加えてマッシュルーム型バンプに関す
るものである（エレクトロニクス実装学会誌Ｖｏｌ．
１，Ｎｏ．１，ｐ４１，１９９８，参照）。
【０００９】更に最近、このような事情の中で、圧接工
法によるフリップチップ接合技術に目立つものがある。
フイルム状或いはペースト状の硬化性樹脂を用いて、Ｉ
Ｃと回路基板を接着し、その樹脂中の残留応力により電
気接続を保つフリップチップ実装技術で、従来工法に比
べ生産性が高いという利点を備えている。
法によるフリップチップ接合技術に目立つものがある。
フイルム状或いはペースト状の硬化性樹脂を用いて、Ｉ
Ｃと回路基板を接着し、その樹脂中の残留応力により電
気接続を保つフリップチップ実装技術で、従来工法に比
べ生産性が高いという利点を備えている。
【００１０】異方性導電フイルム（ＡＣＦ：Ａｎｉｓｏ
ｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）はＬ
ＣＤのドライバＩＣに、異方性導電ペースト（ＡＣＰ：
Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａ
ｓｔｅ）と絶縁性ペースト（ＮＣＰ：Ｎｏｎ Ｃｏｎｄ
ｕｃｔｉｖｅ Ｒｅｓｉｎ Ｐａｓｔｅ）を用いる工法
が、フイルムを用いる場合に比べ材料費が安く貼り付け
装置が不要で急速に普及し始めている。
ｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）はＬ
ＣＤのドライバＩＣに、異方性導電ペースト（ＡＣＰ：
Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａ
ｓｔｅ）と絶縁性ペースト（ＮＣＰ：Ｎｏｎ Ｃｏｎｄ
ｕｃｔｉｖｅ Ｒｅｓｉｎ Ｐａｓｔｅ）を用いる工法
が、フイルムを用いる場合に比べ材料費が安く貼り付け
装置が不要で急速に普及し始めている。
【００１１】しかし、これも位置合わせ精度、再現性に
優れるものの、基板の硬さ、チップと基板の相対的変形
に対する二次元のパッケージングに関しての優位性であ
り、今後予想される三次元化する高密度パッケージにお
ける二次元での精度に加え、三次元での特にＺ軸方向で
の精度の向上無くしては行き詰まりは明かである。
優れるものの、基板の硬さ、チップと基板の相対的変形
に対する二次元のパッケージングに関しての優位性であ
り、今後予想される三次元化する高密度パッケージにお
ける二次元での精度に加え、三次元での特にＺ軸方向で
の精度の向上無くしては行き詰まりは明かである。
【００１２】バンプピッチが現状２００〜２５０μｍで
あるものが、１００μｍ或いはそれ以下になるのは，容
易に想定可能である。この時に実用的に適う実装技術お
よびそのパッケージの供給が求められる。最近の圧接工
法に関する論文でも、基板やチップへのダメージおよび
基板の反りの精度の考慮に触れている（エレクトロ実装
技術：Ｖｏｌ．１５，Ｎｏ．７，ｐ５２、１９９９参
照）。
あるものが、１００μｍ或いはそれ以下になるのは，容
易に想定可能である。この時に実用的に適う実装技術お
よびそのパッケージの供給が求められる。最近の圧接工
法に関する論文でも、基板やチップへのダメージおよび
基板の反りの精度の考慮に触れている（エレクトロ実装
技術：Ｖｏｌ．１５，Ｎｏ．７，ｐ５２、１９９９参
照）。
【００１３】加えて、技術の流れ予測としては、先述の
三次元スタックタイプが小型高密度パッケージに多く検
討されている。べアチップスタックは究極の形態である
が半導体プロセスを用いることやチップ自体の保護に課
題が残っており、パッケージスタックの実用化が加速さ
れる。
三次元スタックタイプが小型高密度パッケージに多く検
討されている。べアチップスタックは究極の形態である
が半導体プロセスを用いることやチップ自体の保護に課
題が残っており、パッケージスタックの実用化が加速さ
れる。
【００１４】このような流れの中で、チップと基板のフ
リップチップ実装において、Ｃ４法（Ｃｏｎｔｒｏｌｌ
ｅｄ Ｃｏｌｌａｐｓｅｄ Ｃｈｉｐ Ｃｏｎｎｅｃｔ
ｉｏｎ／Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）の接点材
料として用いられるものに、マイクロボールがある。
リップチップ実装において、Ｃ４法（Ｃｏｎｔｒｏｌｌ
ｅｄ Ｃｏｌｌａｐｓｅｄ Ｃｈｉｐ Ｃｏｎｎｅｃｔ
ｉｏｎ／Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）の接点材
料として用いられるものに、マイクロボールがある。
【００１５】図１４は従来のフリップチップ接続された
ＣＳＰの一例を示す図である。図１４に示すように、半
導体チップ１０１と、セラミック又は合成樹脂の表面に
導体パターンが形成された配線基板１０２の一面との間
に、フリップチップボール（ＦＣ−Ｂａｌｌ）と呼ばれ
るマイクロボール１０３を介して電気接続されて、絶縁
性の樹脂（ｒｅｇｉｎ）１０４で、半導体チップ１０１
と配線基板１０２との間の接合部分を合成樹脂で覆い、
一方、配線基板１０２の他面側をボールグリッドアレイ
ボール（ＢＧＡ−Ｂａｌｌ）と呼ばれるマイクロボール
を介して、図示しない基板もしくは、電気部品の一面に
搭載されている。
ＣＳＰの一例を示す図である。図１４に示すように、半
導体チップ１０１と、セラミック又は合成樹脂の表面に
導体パターンが形成された配線基板１０２の一面との間
に、フリップチップボール（ＦＣ−Ｂａｌｌ）と呼ばれ
るマイクロボール１０３を介して電気接続されて、絶縁
性の樹脂（ｒｅｇｉｎ）１０４で、半導体チップ１０１
と配線基板１０２との間の接合部分を合成樹脂で覆い、
一方、配線基板１０２の他面側をボールグリッドアレイ
ボール（ＢＧＡ−Ｂａｌｌ）と呼ばれるマイクロボール
を介して、図示しない基板もしくは、電気部品の一面に
搭載されている。
【００１６】この様なマイクロボールは、特にチップと
基板のフリップチップ実装において、Ｃ４法（Ｃｏｎｔ
ｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅｄ Ｃｈｉｐ Ｃｏｎ
ｎｅｃｔｉｏｎ／Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）
或いは近似した工法での従来以上の信頼性を有するパッ
ケージに有用な課題を提供している。
基板のフリップチップ実装において、Ｃ４法（Ｃｏｎｔ
ｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅｄ Ｃｈｉｐ Ｃｏｎ
ｎｅｃｔｉｏｎ／Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）
或いは近似した工法での従来以上の信頼性を有するパッ
ケージに有用な課題を提供している。
【００１７】一方、日経エレクトロニクス２０００年１
月号第１４８頁によれば、半導体デバイスにおける検査
技術の最近の技術動向として注目されている、バーンイ
ン検査装置においても、ウエハー上の電極にプローブ端
子を確実にコンタクトさせねばならず、大切な課題とし
ている。この事は、用いる部品の寸法精度もさることな
がら、デバイスとしてのプローブにおいての機能を発現
させるためのトータルの高精度組立を眼目としており、
特に基盤、チップを面同士で接合させるいわゆるＺ軸方
向の寸法の整合性が極めて重要な要素と言える。
月号第１４８頁によれば、半導体デバイスにおける検査
技術の最近の技術動向として注目されている、バーンイ
ン検査装置においても、ウエハー上の電極にプローブ端
子を確実にコンタクトさせねばならず、大切な課題とし
ている。この事は、用いる部品の寸法精度もさることな
がら、デバイスとしてのプローブにおいての機能を発現
させるためのトータルの高精度組立を眼目としており、
特に基盤、チップを面同士で接合させるいわゆるＺ軸方
向の寸法の整合性が極めて重要な要素と言える。
【００１８】具体的には、ポストが漬れて電極の高さバ
ラツキを吸収したり、スプリング付きの針を入れて端子
とする等工夫しているが、複合マイクロボールの如く従
来より一段と精度の向上する発明は極めて重要である。
ラツキを吸収したり、スプリング付きの針を入れて端子
とする等工夫しているが、複合マイクロボールの如く従
来より一段と精度の向上する発明は極めて重要である。
【００１９】
【発明が解決しようとする課題】ここで、前述したマイ
クロボールのように、均一粒径で真球状粉末の作り方
は、従来から、種々提案されている。その中でも、良い
金属球体を得る方法としてプラズマ回転電極法が優れて
いるとされている。このプラズマ回転電極法では、異な
った粒径となる生成過程についても調べられており（粉
体粉末冶金協会概要集、熊谷等´９６＆´９３）、均一
粒径の検討が行われている。また、一方で密度の高い物
質の例として銅の事例もあげて検討されている。
クロボールのように、均一粒径で真球状粉末の作り方
は、従来から、種々提案されている。その中でも、良い
金属球体を得る方法としてプラズマ回転電極法が優れて
いるとされている。このプラズマ回転電極法では、異な
った粒径となる生成過程についても調べられており（粉
体粉末冶金協会概要集、熊谷等´９６＆´９３）、均一
粒径の検討が行われている。また、一方で密度の高い物
質の例として銅の事例もあげて検討されている。
【００２０】しかし、粒径が１００μｍ以下では、プラ
ズマ回転電極法では、得られる粒度分布が、後工程の調
粒が実質的に困難程広すぎる事と、素材（インゴット）
が融体化する際、あくまで融体化した金属を次々に素材
より離脱させるためか、素材部の熱分布が融体離脱毎に
大きく変化することが想定される事から、ポアの発生す
る不安が大きいと言える。
ズマ回転電極法では、得られる粒度分布が、後工程の調
粒が実質的に困難程広すぎる事と、素材（インゴット）
が融体化する際、あくまで融体化した金属を次々に素材
より離脱させるためか、素材部の熱分布が融体離脱毎に
大きく変化することが想定される事から、ポアの発生す
る不安が大きいと言える。
【００２１】また、仮に粒径が１００μｍ以下金属球体
を形成することができたとしても、実際に生成した球体
の寸法、形状精度の程度がどの程度であるかが正確に分
析出来る事が大切である。例えば、上述したように、１
００μｍ以下、より詳しくは、３０〜１００μｍの球体
において、±３μｍ以上の充分な測定精度を有し、ヘコ
ミ、異形状の程度が片側３μｍまで検出可能である事が
鍵となると想定されるが、現在、市場ではこのレベルに
適う検査・選別機は販売されていない。
を形成することができたとしても、実際に生成した球体
の寸法、形状精度の程度がどの程度であるかが正確に分
析出来る事が大切である。例えば、上述したように、１
００μｍ以下、より詳しくは、３０〜１００μｍの球体
において、±３μｍ以上の充分な測定精度を有し、ヘコ
ミ、異形状の程度が片側３μｍまで検出可能である事が
鍵となると想定されるが、現在、市場ではこのレベルに
適う検査・選別機は販売されていない。
【００２２】さらに、粉末状粒子の表面にろう材、例え
ば、半田めっきを施したものは、その充分な接触や固定
ができるために、かなり有用視されている。
ば、半田めっきを施したものは、その充分な接触や固定
ができるために、かなり有用視されている。
【００２３】このようなめっき技術の開発では、銅の懸
濁電極電解法（亀谷、電気化学、４１，２．ｐｌ１２、
１９７３）や微粒子電気めっき法（竹島等、表面技術、
４１．２．ｐ１５１、１９９０）が良く検討されてい
る。しかし、これらのめっき技術では、基本的に電流効
率の向上を第一義にしており、その表面に形成されるめ
っき膜の性質については論議していない。
濁電極電解法（亀谷、電気化学、４１，２．ｐｌ１２、
１９７３）や微粒子電気めっき法（竹島等、表面技術、
４１．２．ｐ１５１、１９９０）が良く検討されてい
る。しかし、これらのめっき技術では、基本的に電流効
率の向上を第一義にしており、その表面に形成されるめ
っき膜の性質については論議していない。
【００２４】種々のめっきの中で、半田めっきは、その
めっき層の成長過程でめっき厚みが５μｍ以下でも、微
小球では、球どおしの付着が起こるだけでなく、成長速
度の不均一性からボソボソの層になるかイビツで転がら
ない程の非球形となるという欠点がある。前述した内の
球同士の付着を防止するために、インペラー（羽根付き
攪拌機）か振動板による粒子浮遊で成膜する方法もある
が、この方法では、前述の非球形となる欠点は避けられ
なかった。
めっき層の成長過程でめっき厚みが５μｍ以下でも、微
小球では、球どおしの付着が起こるだけでなく、成長速
度の不均一性からボソボソの層になるかイビツで転がら
ない程の非球形となるという欠点がある。前述した内の
球同士の付着を防止するために、インペラー（羽根付き
攪拌機）か振動板による粒子浮遊で成膜する方法もある
が、この方法では、前述の非球形となる欠点は避けられ
なかった。
【００２５】そこで、本発明の第１の技術的課題は、粒
径が１００μｍ以下で且つ転がり性の優れたコアボール
と、その製造方法とを提供することにある。
径が１００μｍ以下で且つ転がり性の優れたコアボール
と、その製造方法とを提供することにある。
【００２６】また、本発明の第２の技術的課題は、前記
コアボールの外周に少なくとも２０μｍの半田を備えた
複合ボールとその製造方法とを提供することにある。
コアボールの外周に少なくとも２０μｍの半田を備えた
複合ボールとその製造方法とを提供することにある。
【００２７】さらに、本発明の第３の技術的課題は、前
記複合ボールを用いて半導体素子を搭載した半導体パッ
ケージを提供することにある。
記複合ボールを用いて半導体素子を搭載した半導体パッ
ケージを提供することにある。
【００２８】
【課題を解決するための手段】従来、細かい粉末から金
属球体を得るのにプラズマ球状化装置が有る。本発明者
らは、プラズマ球状化装置を用いた場合には、寧ろ大き
なサイズの球体を得るのには、能率の点からかなり遜色
あるが、銅において１００μｍ以下の微細な球体を得る
には充分工業的に有効であることを見出した。
属球体を得るのにプラズマ球状化装置が有る。本発明者
らは、プラズマ球状化装置を用いた場合には、寧ろ大き
なサイズの球体を得るのには、能率の点からかなり遜色
あるが、銅において１００μｍ以下の微細な球体を得る
には充分工業的に有効であることを見出した。
【００２９】即ち、本発明者らは、プラズマ球状化装置
によって、得られた粉末粒子は、ほぼ完全な球体であ
り、粒度分布が極めて狭く、加えて無作為に選んだ球体
の何処からもポアは検出されず、以降の選別工程で除去
出来る事を見出し、本発明をなすに至ったものである。
によって、得られた粉末粒子は、ほぼ完全な球体であ
り、粒度分布が極めて狭く、加えて無作為に選んだ球体
の何処からもポアは検出されず、以降の選別工程で除去
出来る事を見出し、本発明をなすに至ったものである。
【００３０】本発明によれば、半導体素子を搭載すると
ともに電気接点としてマイクロボールを搭載した半導体
装置のパッケージにおいて、前記マイクロボールは、コ
アボールの周囲に導電膜を備えた複合マイクロボールか
らなり、前記コアボールは、直径が３０〜１００μｍで
充分良い転がり性を有し、その直径精度が優れており、
前記導電膜は、外周面に均一に形成された厚さ１０μｍ
以上の半田めっき層を備えていることを特徴とする半導
体パッケージが得られる。即ち、本発明では、前記複合
マイクロボールを搭載して、当該パッケージのＺ軸の寸
法精度を精密に制御出来るように構成したものである。
ここで、本発明において、パッケージのＺ軸とは、積載
する高さ方向を示す軸を示す。
ともに電気接点としてマイクロボールを搭載した半導体
装置のパッケージにおいて、前記マイクロボールは、コ
アボールの周囲に導電膜を備えた複合マイクロボールか
らなり、前記コアボールは、直径が３０〜１００μｍで
充分良い転がり性を有し、その直径精度が優れており、
前記導電膜は、外周面に均一に形成された厚さ１０μｍ
以上の半田めっき層を備えていることを特徴とする半導
体パッケージが得られる。即ち、本発明では、前記複合
マイクロボールを搭載して、当該パッケージのＺ軸の寸
法精度を精密に制御出来るように構成したものである。
ここで、本発明において、パッケージのＺ軸とは、積載
する高さ方向を示す軸を示す。
【００３１】また、本発明によれば、半導体素子を搭載
すると共に電気接点としてマイクロボールを搭載した半
導体装置のパッケージにおいて、前記マイクロボールは
コアボールの周囲に導電膜を備えた複合マイクロボール
からなり、前記コアボールは、直径が３０〜１００μｍ
で充分良い転がり性を有し、その直径精度が±３μｍ以
内のボールを９０％以上含み、前記導電膜は、前記コア
ボールの周囲を均一に被覆する２０μｍ以上の半田めっ
き層を備えていることを特徴とする半導体パッケージが
得られる。即ち、本発明では、前記複合マイクロボール
を搭載して、当該パッケージのＺ軸の寸法精度を精密に
制御出来るように構成したものである。
すると共に電気接点としてマイクロボールを搭載した半
導体装置のパッケージにおいて、前記マイクロボールは
コアボールの周囲に導電膜を備えた複合マイクロボール
からなり、前記コアボールは、直径が３０〜１００μｍ
で充分良い転がり性を有し、その直径精度が±３μｍ以
内のボールを９０％以上含み、前記導電膜は、前記コア
ボールの周囲を均一に被覆する２０μｍ以上の半田めっ
き層を備えていることを特徴とする半導体パッケージが
得られる。即ち、本発明では、前記複合マイクロボール
を搭載して、当該パッケージのＺ軸の寸法精度を精密に
制御出来るように構成したものである。
【００３２】また、本発明によれば、前記いずれかの半
導体パッケージにおいて、前記コアボールが電気伝導性
の良好な銅、金、又はこれらの内の少なくとも一種の半
田を含む合金からなることを特徴とする半導体パッケー
ジが得られる。
導体パッケージにおいて、前記コアボールが電気伝導性
の良好な銅、金、又はこれらの内の少なくとも一種の半
田を含む合金からなることを特徴とする半導体パッケー
ジが得られる。
【００３３】また、本発明によれば、前記いずれかの半
導体パッケージにおいて、前記半田めっき層は、ＰｂＳ
ｎ系、ＳｎＡｇ系、ＳｎＺｎ系の内の少なくとも一種か
らなることを特徴とする半導体パッケージが得られる。
導体パッケージにおいて、前記半田めっき層は、ＰｂＳ
ｎ系、ＳｎＡｇ系、ＳｎＺｎ系の内の少なくとも一種か
らなることを特徴とする半導体パッケージが得られる。
【００３４】また、本発明によれば、前記半導体パッケ
ージを製造する方法であって、前記コアボールに５〜１
０Ａ／ｄｍ２の高い電流密度の条件で、その結果緻密な
安定しためっき層を形成したＳｎＡｇ若しくはＳｎＡｇ
系はんだめっき層を有する複合マイクロボールを備え、
Ｚ軸の高精度に保てることを特徴とする半導体パッケー
ジの製造方法が得られる。
ージを製造する方法であって、前記コアボールに５〜１
０Ａ／ｄｍ２の高い電流密度の条件で、その結果緻密な
安定しためっき層を形成したＳｎＡｇ若しくはＳｎＡｇ
系はんだめっき層を有する複合マイクロボールを備え、
Ｚ軸の高精度に保てることを特徴とする半導体パッケー
ジの製造方法が得られる。
【００３５】また、本発明によれば、前記半導体パッケ
ージを製造する方法であって、前記コアボールに、光沢
剤を１／３以下に減らし、多くとも０．５Ａ／ｄｍ２の
低い電流密度の条件で、その結果緻密な安定しためっき
層を形成したＰｂＳｎ若しくはＰｂＳｎ系はんだめっき
層を有する複合マイクロボールを備え、Ｚ軸の高精度に
保てることを特徴とする半導体パッケージの製造方法が
得られる。
ージを製造する方法であって、前記コアボールに、光沢
剤を１／３以下に減らし、多くとも０．５Ａ／ｄｍ２の
低い電流密度の条件で、その結果緻密な安定しためっき
層を形成したＰｂＳｎ若しくはＰｂＳｎ系はんだめっき
層を有する複合マイクロボールを備え、Ｚ軸の高精度に
保てることを特徴とする半導体パッケージの製造方法が
得られる。
【００３６】また、本発明によれば、前記半導体パッケ
ージを製造する方法であって、第二層がＳｎ、第三層即
ち表層がＡｇであるはんだめっき層を有する複合マイク
ロボールを備えた、Ｚ軸の高精度に保てることを特徴と
する半導体パッケージを製造方法が得られる。
ージを製造する方法であって、第二層がＳｎ、第三層即
ち表層がＡｇであるはんだめっき層を有する複合マイク
ロボールを備えた、Ｚ軸の高精度に保てることを特徴と
する半導体パッケージを製造方法が得られる。
【００３７】また、本発明によれば、半導体素子を搭載
する半導体装置のパッケージのチッブの回路と接合させ
る複数のマイクロボールからなるマイクロボール集合体
において、第二層がＳｎ、第三層即ち表層がＡｇでＡｇ
がＳｎの４％以下であることを特徴とする銅コア複合マ
イクロボール集合体が得られる。
する半導体装置のパッケージのチッブの回路と接合させ
る複数のマイクロボールからなるマイクロボール集合体
において、第二層がＳｎ、第三層即ち表層がＡｇでＡｇ
がＳｎの４％以下であることを特徴とする銅コア複合マ
イクロボール集合体が得られる。
【００３８】また、本発明によれば、前記半導体パッケ
ージにおいて、ＳｎＡｇ系めっき層を構成する第二層が
Ｓｎ、第三層即ち表層がＡｇであり、半導体パッケージ
での接続電極として電気的、熱的特性に優れていて当該
パッケージのｚ軸寸法精度を精密に制御出来ることを特
徴とする半導体パッケージが得られる。
ージにおいて、ＳｎＡｇ系めっき層を構成する第二層が
Ｓｎ、第三層即ち表層がＡｇであり、半導体パッケージ
での接続電極として電気的、熱的特性に優れていて当該
パッケージのｚ軸寸法精度を精密に制御出来ることを特
徴とする半導体パッケージが得られる。
【００３９】また、本発明によれば、前記いずれかの半
導体パッケージにおいて、前記複合マイクロボールを搭
載し、パッドピッチが２００μｍ以下、或いは９０μｍ
以下の実装ができるように構成したことを特徴とする半
導体パッケージが得られる。
導体パッケージにおいて、前記複合マイクロボールを搭
載し、パッドピッチが２００μｍ以下、或いは９０μｍ
以下の実装ができるように構成したことを特徴とする半
導体パッケージが得られる。
【００４０】また、本発明によれば、半導体パッケージ
に搭載されるマイクロボールの直径精度を検査して、前
記マイクロボールを選別するための装置であって、半球
状の照明を前記マイクロボールにあてて、カメラによる
色調検査を行う色調検出装置と、複数回の画像重ね合わ
せによる外周囲の輪郭の判断処理を行う輪郭判断処理装
置と、サブピクセル処理を行うサブピクセル処理装置と
を備えていることを特徴とする検査選別システムが得ら
れる。ここで、本発明の検査選別システムにおいては、
前記マイクロボールが、直径で±２μｍの測定保証精度
が得られ、前記マイクロボールが搭載されるパッケージ
のＺ軸方向の精度向上をできるように構成されている。
に搭載されるマイクロボールの直径精度を検査して、前
記マイクロボールを選別するための装置であって、半球
状の照明を前記マイクロボールにあてて、カメラによる
色調検査を行う色調検出装置と、複数回の画像重ね合わ
せによる外周囲の輪郭の判断処理を行う輪郭判断処理装
置と、サブピクセル処理を行うサブピクセル処理装置と
を備えていることを特徴とする検査選別システムが得ら
れる。ここで、本発明の検査選別システムにおいては、
前記マイクロボールが、直径で±２μｍの測定保証精度
が得られ、前記マイクロボールが搭載されるパッケージ
のＺ軸方向の精度向上をできるように構成されている。
【００４１】また、本発明によれば、半導体素子を搭載
する半導体装置のパッケージのチップの回路と接合させ
る複数のマイクロボールからなるマイクロボール集合体
において、前記マイクロボールは、コアボールとその周
囲に設けられた半田めっき層とを備え、前記コアボール
は、直径が３０〜１００μｍで充分転がり性を有し、そ
の直径精度が優れていて、前記半田めっき層は、１０μ
ｍ以上均一に被覆されていることを特徴とする銅コア複
合マイクロボール集合体が得られる。
する半導体装置のパッケージのチップの回路と接合させ
る複数のマイクロボールからなるマイクロボール集合体
において、前記マイクロボールは、コアボールとその周
囲に設けられた半田めっき層とを備え、前記コアボール
は、直径が３０〜１００μｍで充分転がり性を有し、そ
の直径精度が優れていて、前記半田めっき層は、１０μ
ｍ以上均一に被覆されていることを特徴とする銅コア複
合マイクロボール集合体が得られる。
【００４２】また、本発明によれば、半導体素子を搭載
する半導体装置のパッケージのチップの回路と接合させ
る複数のマイクロボールからなるマイクロボール集合体
において、前記マイクロボールは、コアボールとその周
囲に設けられた半田めっき層とを備え、複数の前記コア
ボールは、直径が３０〜１００μｍで充分良い転がり性
を夫々有し、その直径精度が±３μｍ以内のコアボール
を９０％以上含み、前記半田めっき層は、前記コアボー
ルを２０μｍ以上均一に被覆されていることを特徴とす
る銅コア複合マイクロボール集合体が得られる。
する半導体装置のパッケージのチップの回路と接合させ
る複数のマイクロボールからなるマイクロボール集合体
において、前記マイクロボールは、コアボールとその周
囲に設けられた半田めっき層とを備え、複数の前記コア
ボールは、直径が３０〜１００μｍで充分良い転がり性
を夫々有し、その直径精度が±３μｍ以内のコアボール
を９０％以上含み、前記半田めっき層は、前記コアボー
ルを２０μｍ以上均一に被覆されていることを特徴とす
る銅コア複合マイクロボール集合体が得られる。
【００４３】また、本発明によれば、ウエハーに一括に
配線回路を施し、半導体素子を作製する方法において、
基板を接合させる前にマイクロボールを搭載し、半導体
素子を搭載する際、前記いずれかの銅コア複合マイクロ
ボール集合体を搭載することを特徴とする半導体パッケ
ージの製造方法が得られる。
配線回路を施し、半導体素子を作製する方法において、
基板を接合させる前にマイクロボールを搭載し、半導体
素子を搭載する際、前記いずれかの銅コア複合マイクロ
ボール集合体を搭載することを特徴とする半導体パッケ
ージの製造方法が得られる。
【００４４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００４５】図１は本発明の実施の形態による複合マイ
クロボールを示す断面図である。
クロボールを示す断面図である。
【００４６】図１に示すように、複合マイクロボール１
は、銅コアボール２の周囲に下地となり、且つ半田と銅
の反応防止層でもあるニッケル（Ｎｉ）めっき層３を介
して、半田めっき層４を形成した構成を有する。
は、銅コアボール２の周囲に下地となり、且つ半田と銅
の反応防止層でもあるニッケル（Ｎｉ）めっき層３を介
して、半田めっき層４を形成した構成を有する。
【００４７】銅コアボール２は、電気伝導の充分優れて
おり、φ３０〜１００μｍの直径で±３μｍ、望ましく
は±２μｍの高精度な寸法を備えている。また、外周の
半田めっき層４は、少なくても２０μｍ以上形成されて
いる。この半田めっき層４の厚み精度は、±１μｍ程度
が望ましい。このような複合マイクロボール１は、次の
ような特長を有している。
おり、φ３０〜１００μｍの直径で±３μｍ、望ましく
は±２μｍの高精度な寸法を備えている。また、外周の
半田めっき層４は、少なくても２０μｍ以上形成されて
いる。この半田めっき層４の厚み精度は、±１μｍ程度
が望ましい。このような複合マイクロボール１は、次の
ような特長を有している。
【００４８】まず、熱伝導率及び電気伝導率が大きいこ
と、長時間の高温下でも、半田より高い接合性をもつ。
半田と銅の反応防止層であるＮｉめっき層３を有する。
また、真球度が良好で、直径のばらつきが小さい。ま
た、転がり性が良好である。良好なセルフアライメント
が得られる。均一な半田めっき層４を有する。
と、長時間の高温下でも、半田より高い接合性をもつ。
半田と銅の反応防止層であるＮｉめっき層３を有する。
また、真球度が良好で、直径のばらつきが小さい。ま
た、転がり性が良好である。良好なセルフアライメント
が得られる。均一な半田めっき層４を有する。
【００４９】次に、図１の複合マイクロボール１の製造
方法について説明する。
方法について説明する。
【００５０】まず、プラズマ球状化装置によって、銅コ
アボール２を作製した。プラズマ球状化装置を用いた場
合には、寧ろ大きなサイズの球体を得るには、能率の点
からかなり遜色あるが、銅において１００μｍ以下の微
細な球体を得るには充分に有効であり、得られた粉末粒
子は、ほぼ完全な球体であり、粒度分布が極めて狭く、
加えて無作為に選んだ球体の何処からもポアは検出され
ず、以降の選別工程で除去出来た。
アボール２を作製した。プラズマ球状化装置を用いた場
合には、寧ろ大きなサイズの球体を得るには、能率の点
からかなり遜色あるが、銅において１００μｍ以下の微
細な球体を得るには充分に有効であり、得られた粉末粒
子は、ほぼ完全な球体であり、粒度分布が極めて狭く、
加えて無作為に選んだ球体の何処からもポアは検出され
ず、以降の選別工程で除去出来た。
【００５１】次に、編んでない網、例えば、九州日立マ
クセル社製αメッシュ；箔銅のパンチングメタル状のも
の、により２回以上繰り返し篩い、次いで、回転傾斜選
別（傾斜６度）を行い、付着品やヘコミ等支障のある外
周囲面の面精度が良好な銅コアボールからなる粉末が得
られた。この場合の回転傾斜選別処理は、特に真球の程
度の劣ったもの、二個付着したか融体化時細長く形成さ
れたものの除去に特に有効であった。
クセル社製αメッシュ；箔銅のパンチングメタル状のも
の、により２回以上繰り返し篩い、次いで、回転傾斜選
別（傾斜６度）を行い、付着品やヘコミ等支障のある外
周囲面の面精度が良好な銅コアボールからなる粉末が得
られた。この場合の回転傾斜選別処理は、特に真球の程
度の劣ったもの、二個付着したか融体化時細長く形成さ
れたものの除去に特に有効であった。
【００５２】図２は上記選別処理後の銅コアボールの粒
度分布を示す図である。図２に示すように、銅コアボー
ル集合体の直径の精度は、５４μｍのボールを上述工程
で処理した処、後述する本発明による検査選別機により
検査した結果、１０，０００球全数検査から±３μｍに
９０％、±２μｍでは７２％が包含されており、しかも
サイズ的に大小極端なサイズの球は検出されないという
結果が得らた。また、選別工程として前記工程に加え、
高精度な面を持つ２本の回転ローラー間をレーザー等に
より高精度に隙間制御した選別機による処理を追加して
成る選別工程も前記選別工程より更に高精度なボールを
得るのに有効である。
度分布を示す図である。図２に示すように、銅コアボー
ル集合体の直径の精度は、５４μｍのボールを上述工程
で処理した処、後述する本発明による検査選別機により
検査した結果、１０，０００球全数検査から±３μｍに
９０％、±２μｍでは７２％が包含されており、しかも
サイズ的に大小極端なサイズの球は検出されないという
結果が得らた。また、選別工程として前記工程に加え、
高精度な面を持つ２本の回転ローラー間をレーザー等に
より高精度に隙間制御した選別機による処理を追加して
成る選別工程も前記選別工程より更に高精度なボールを
得るのに有効である。
【００５３】次に、選別した銅コアボール２の表面にめ
っきを施す。
っきを施す。
【００５４】比較的小物の（例えば、微小コンデンサー
チップ）めっき用装置に高速回転式バレルめっき装置
（商品名：フロースルーブレータ−ＲＰＩ型（上村工業
製））が有る。ここでは、スラリー（被めっき物が浴液
と共に泥状に揺動する）は浴槽の回転・停止のたびに混
合を繰り返し、回転時に底板外周部に設けられたリング
状の陰極と接触して給電され均一なめっきが可能とされ
ている。
チップ）めっき用装置に高速回転式バレルめっき装置
（商品名：フロースルーブレータ−ＲＰＩ型（上村工業
製））が有る。ここでは、スラリー（被めっき物が浴液
と共に泥状に揺動する）は浴槽の回転・停止のたびに混
合を繰り返し、回転時に底板外周部に設けられたリング
状の陰極と接触して給電され均一なめっきが可能とされ
ている。
【００５５】但し、本発明の場合、表皮に析出した半田
層同士の付着が著しく早期に発生する為、少なくても数
μｍ以内に回転の方向を正・逆反転させる事と、回転が
所望の速度に到達後入電させめっきの析出層が付着する
程近傍に留まるのを避けて、速やかに回転を停止或いは
逆転させて解消を図る。
層同士の付着が著しく早期に発生する為、少なくても数
μｍ以内に回転の方向を正・逆反転させる事と、回転が
所望の速度に到達後入電させめっきの析出層が付着する
程近傍に留まるのを避けて、速やかに回転を停止或いは
逆転させて解消を図る。
【００５６】浴組成は、一般的に行われているアルカノ
ールスルフォン酸系めっき液にてめっきを行う。めっき
条件の選択は、最も重要な要素である。ここで、ＰｂＳ
ｎ系の場合を例に取ると、光沢剤を一般の１／３程度に
減らし、電流密度を０．５Ａ／ｄｍ２以下望ましくは
０．３Ａ／ｄｍ２で行い、以下のように、間欠的に通電
させる事で成膜と同時に起こる付着を抑えられる条件が
得られた。一方、ＳｎＡｇ又はＳｎＡｇ系に関しては、
５〜１０Ａ／ｄｍ２の高い電流密度で、同様な処理を行
うことで、同様な効果が得られた。
ールスルフォン酸系めっき液にてめっきを行う。めっき
条件の選択は、最も重要な要素である。ここで、ＰｂＳ
ｎ系の場合を例に取ると、光沢剤を一般の１／３程度に
減らし、電流密度を０．５Ａ／ｄｍ２以下望ましくは
０．３Ａ／ｄｍ２で行い、以下のように、間欠的に通電
させる事で成膜と同時に起こる付着を抑えられる条件が
得られた。一方、ＳｎＡｇ又はＳｎＡｇ系に関しては、
５〜１０Ａ／ｄｍ２の高い電流密度で、同様な処理を行
うことで、同様な効果が得られた。
【００５７】即ち、求められた通電に関する適正条件
は、１秒加速、２．５秒通電、１秒減速、１秒停止の
５．５秒／サイクルで、正転・逆転を所望の膜厚が得ら
れる迄、繰り返す事であつた。なお、同時にこの時の浴
内電流は、３０〜１００μｍのボールに対して、はんだ
析出量が一定になるように保つように制御させる事が重
要であった。
は、１秒加速、２．５秒通電、１秒減速、１秒停止の
５．５秒／サイクルで、正転・逆転を所望の膜厚が得ら
れる迄、繰り返す事であつた。なお、同時にこの時の浴
内電流は、３０〜１００μｍのボールに対して、はんだ
析出量が一定になるように保つように制御させる事が重
要であった。
【００５８】工業的にある程度の成膜速度は必要とされ
るが、浴液での半田（析出させたい金属分計）及びボー
ルの固形分濃度はそれぞれ４０ｇ／Ｌ±１０ｇ／Ｌ）２
〜１０ｇ／Ｌ（１４０万球〜７００万球で別途鉄製ダミ
ーボールは１００万球程度随伴させる）の領域で調整す
る事で（被めっき対象固形分濃度の本市販装置でのカタ
ログ標準は１０ｇ／Ｌ）、少なくても片側２５μｍまで
の安定的めっき条件を実験的に見出した。
るが、浴液での半田（析出させたい金属分計）及びボー
ルの固形分濃度はそれぞれ４０ｇ／Ｌ±１０ｇ／Ｌ）２
〜１０ｇ／Ｌ（１４０万球〜７００万球で別途鉄製ダミ
ーボールは１００万球程度随伴させる）の領域で調整す
る事で（被めっき対象固形分濃度の本市販装置でのカタ
ログ標準は１０ｇ／Ｌ）、少なくても片側２５μｍまで
の安定的めっき条件を実験的に見出した。
【００５９】本発明の半田めっき方法の基本的考えは、
いかにボール同士の接触を避けつつ、陰極からの荷電を
満遍なく行えるように流動させる事、更に浴槽内接液部
は特に微細な突起、亀裂等の無い極めて滑らかな面状態
とする事が大切である。また、半田の析出に関しては、
ボール同士の付着防止と、均一な成膜を保持させるた
め、間欠的に電荷を与え、しかも付着してない状態での
めっき被覆ボールの解砕・解しによる成膜成長の均一性
を図る事が鍵であった。
いかにボール同士の接触を避けつつ、陰極からの荷電を
満遍なく行えるように流動させる事、更に浴槽内接液部
は特に微細な突起、亀裂等の無い極めて滑らかな面状態
とする事が大切である。また、半田の析出に関しては、
ボール同士の付着防止と、均一な成膜を保持させるた
め、間欠的に電荷を与え、しかも付着してない状態での
めっき被覆ボールの解砕・解しによる成膜成長の均一性
を図る事が鍵であった。
【００６０】従って、本発明の半田めっき方法は、装置
の種類に拘束されるものではない。
の種類に拘束されるものではない。
【００６１】図３はマイクロボールへの半田めっき方法
の一例を示す図である。また、図４はマイクロボールへ
の半田めっき方法の他の例を示す図である。図５（ａ）
は、本発明の実施の形態による複合マイクロボールの概
観を示す図、図５（ｂ）は図５の複合マイクロボールの
拡大断面図である。図６は本発明の実施の形態による複
合マイクロボールを示す図であり、図７は従来技術によ
る市販の全半田ボールを示す図である。
の一例を示す図である。また、図４はマイクロボールへ
の半田めっき方法の他の例を示す図である。図５（ａ）
は、本発明の実施の形態による複合マイクロボールの概
観を示す図、図５（ｂ）は図５の複合マイクロボールの
拡大断面図である。図６は本発明の実施の形態による複
合マイクロボールを示す図であり、図７は従来技術によ
る市販の全半田ボールを示す図である。
【００６２】図３に示すめっき方法は、振動法と呼ばれ
る方法であり、装置２０の側面に電極２８を備えた電解
槽２１内にめっき液２２を入れ、このめっき液２２に陽
極２３を浸漬する。さらに、電解槽２１の外側に冷却水
２５を収容するための容器２８を設けている。電解槽２
１の下側底部及び容器２８の外側にバイブレータ２６及
び２７を夫々設けている。マイクロボール１１が電解槽
２１内に挿入され、２台のバイブレータ２６，２７によ
って、ボールを３次元的に振動させて付着を抑制する。
る方法であり、装置２０の側面に電極２８を備えた電解
槽２１内にめっき液２２を入れ、このめっき液２２に陽
極２３を浸漬する。さらに、電解槽２１の外側に冷却水
２５を収容するための容器２８を設けている。電解槽２
１の下側底部及び容器２８の外側にバイブレータ２６及
び２７を夫々設けている。マイクロボール１１が電解槽
２１内に挿入され、２台のバイブレータ２６，２７によ
って、ボールを３次元的に振動させて付着を抑制する。
【００６３】図４に示す方法は回転法と呼ばれる方法で
あり、装置３０は、側面部が電極３１を構成する容器３
２内にめっき液２２を満たし、円筒状の回転陽極３３を
回転させながら、収容されたボール１１にめっきを施
す。めっき槽３２の高速回転・停止を繰り返すことで、
ボール同士の付着を抑制することができる。これらの通
常のめっき浴槽を利用してもほぼ同程度のボール被覆歩
留まりを得る事が出来た。
あり、装置３０は、側面部が電極３１を構成する容器３
２内にめっき液２２を満たし、円筒状の回転陽極３３を
回転させながら、収容されたボール１１にめっきを施
す。めっき槽３２の高速回転・停止を繰り返すことで、
ボール同士の付着を抑制することができる。これらの通
常のめっき浴槽を利用してもほぼ同程度のボール被覆歩
留まりを得る事が出来た。
【００６４】当然、間欠的な給電、めっきされつつある
状態での定期的解し（被覆ボール同士の解砕）、接液部
の微細な突起無し、亀裂無しで極めて滑らかな面状態に
しておく事は同様であり、かつめっき金属分濃度は実験
の結果、先述プ口セスと同じ４０ｇ／Ｌ±１０ｇ／Ｌで
素球銅ボールは２〜１０ｇ／Ｌに設定すれば良い事も分
かった。また、一方、半田は、ＰｂＳｎ系、ＳｎＡｇ
系、ＳｎＺｎ系の何れでも良く、１０μｍ以下の均一な
めっき膜が得られている。また、このような合金めっき
の他に、ＳｎとＡｇとをＳｎを下地面としてその上にＡ
ｇめっきを施すことんいよって、コアボールの周囲を均
一に被覆することができる。
状態での定期的解し（被覆ボール同士の解砕）、接液部
の微細な突起無し、亀裂無しで極めて滑らかな面状態に
しておく事は同様であり、かつめっき金属分濃度は実験
の結果、先述プ口セスと同じ４０ｇ／Ｌ±１０ｇ／Ｌで
素球銅ボールは２〜１０ｇ／Ｌに設定すれば良い事も分
かった。また、一方、半田は、ＰｂＳｎ系、ＳｎＡｇ
系、ＳｎＺｎ系の何れでも良く、１０μｍ以下の均一な
めっき膜が得られている。また、このような合金めっき
の他に、ＳｎとＡｇとをＳｎを下地面としてその上にＡ
ｇめっきを施すことんいよって、コアボールの周囲を均
一に被覆することができる。
【００６５】めっき後の複合ボールは脱液・乾燥し、図
５（ａ）の外観品を得た。また断面は図５（ｂ）に示す
通り均一に成膜されており、転がり性も支障無かった。
５（ａ）の外観品を得た。また断面は図５（ｂ）に示す
通り均一に成膜されており、転がり性も支障無かった。
【００６６】当然ポアも検出されずしっかりしためっき
層の出来ている様子と言える。市場にある直径６００〜
８００μｍの銅コアはんだ被覆ボールでは、数十μｍの
バラツキを有している上、図５（ｂ）に示すような（１
００μｍ以下のものでは）事例の写真に示すほど良好な
真円断面は得られていない。（東京タングステン（株）
社 プロダクトインフォメイション、Ｐ１、Ｎｏ．Ｃ０
２５／電子デバイス用はんだ複合（銅コア）マイクロボ
ール、平成１１年１１月１６日発行：参照）図６及び図
７の比較から、組織的には、全はんだ製ボール市販品
（現在市販されている徴小品）に比べ、本発明の実施の
形態によるマイクロボールに被覆したはんだ層は組織が
均一であり、リフローにおける温度バラツキに不安を感
じる事は無い。加えてはんだの組織も小さく、ポアも見
られない良好な被覆層である。
層の出来ている様子と言える。市場にある直径６００〜
８００μｍの銅コアはんだ被覆ボールでは、数十μｍの
バラツキを有している上、図５（ｂ）に示すような（１
００μｍ以下のものでは）事例の写真に示すほど良好な
真円断面は得られていない。（東京タングステン（株）
社 プロダクトインフォメイション、Ｐ１、Ｎｏ．Ｃ０
２５／電子デバイス用はんだ複合（銅コア）マイクロボ
ール、平成１１年１１月１６日発行：参照）図６及び図
７の比較から、組織的には、全はんだ製ボール市販品
（現在市販されている徴小品）に比べ、本発明の実施の
形態によるマイクロボールに被覆したはんだ層は組織が
均一であり、リフローにおける温度バラツキに不安を感
じる事は無い。加えてはんだの組織も小さく、ポアも見
られない良好な被覆層である。
【００６７】尚、ボールへのめっきは、粒径φ３００〜
６５０μｍについては、既に市場で良い精度が達成出来
ている。粒径φ１２５μｍでは、容易に厚膜めっき出来
たが、φ８０μｍでは凝集して全くめっきが進行出来な
かった。ボール自体の重さが少なく、一旦接触し、めっ
きが極僅かに進行しただけで、揺動させても剥がれる勢
いが無くそのまま葡萄状になる。
６５０μｍについては、既に市場で良い精度が達成出来
ている。粒径φ１２５μｍでは、容易に厚膜めっき出来
たが、φ８０μｍでは凝集して全くめっきが進行出来な
かった。ボール自体の重さが少なく、一旦接触し、めっ
きが極僅かに進行しただけで、揺動させても剥がれる勢
いが無くそのまま葡萄状になる。
【００６８】次に、本発明の重要な要素である発明の重
要な要素は前記ボールの作製であるが、その他の重要な
要素として、従来に無い微小な直径精度の検査・選別機
器の改良に特徴が有る。
要な要素は前記ボールの作製であるが、その他の重要な
要素として、従来に無い微小な直径精度の検査・選別機
器の改良に特徴が有る。
【００６９】特に、１００μｍ以下の微小ボールの高精
度検査機は市販されておらず、開発に苦労した処であ
る。先の工程で作製した調粒されたボールの、特別に工
夫した画像処理による方法を以下に記述する。
度検査機は市販されておらず、開発に苦労した処であ
る。先の工程で作製した調粒されたボールの、特別に工
夫した画像処理による方法を以下に記述する。
【００７０】本発明の実施の形態による選別機器では、
ボールを整列させるのに、所望のディンプレ形状の溝を
有する振り込みトレーと検査トレーを用意し、前者に振
動などにより被検査ボールを充填させる。次いで、前者
と各ディンプルの中心軸を完全に合わせて作製した後者
トレーに移し替えると、デインプルの形成していない平
坦部への付着ボールや複数のボールが一個のディンプル
に固着状に搭載した状況など次の作業の障害になるよう
なトラブルが起きない。
ボールを整列させるのに、所望のディンプレ形状の溝を
有する振り込みトレーと検査トレーを用意し、前者に振
動などにより被検査ボールを充填させる。次いで、前者
と各ディンプルの中心軸を完全に合わせて作製した後者
トレーに移し替えると、デインプルの形成していない平
坦部への付着ボールや複数のボールが一個のディンプル
に固着状に搭載した状況など次の作業の障害になるよう
なトラブルが起きない。
【００７１】本発明の実施の形態による選別機器では、
微細なボールの画像をカメラで撮像し、その面像を基に
ボール直径および色調（色濃度）検査を行う。ボール形
状を鮮明に捉えるために半球型の照明（ＬＥＤ若しくは
光フアイバー、この場合、前者を使用）を用いて、ボー
ルの表面が均−に光るようにした。更に、カメラを通常
よりも長時間露光させて、通常は一画面或いは一回の撮
像当たり０．０１〜０．３秒で完了に対し、複数回の画
像を重ね合わせて、画像のコントラストを改善した。ま
た、直径の測定には、エッジ位置を光学的に計測する方
法であるサブピクセル処理を用いた為、測定精度の一段
の向上を実現させた。その結果、分解能は約０．５５μ
ｍ／カメラ画素を可能にし、直径で±２μｍの保証精度
を達成させ、更に異形（へコミ、突起、潰れ）に対して
も±３μｍまで合否判定を可能にする事が出来た。
微細なボールの画像をカメラで撮像し、その面像を基に
ボール直径および色調（色濃度）検査を行う。ボール形
状を鮮明に捉えるために半球型の照明（ＬＥＤ若しくは
光フアイバー、この場合、前者を使用）を用いて、ボー
ルの表面が均−に光るようにした。更に、カメラを通常
よりも長時間露光させて、通常は一画面或いは一回の撮
像当たり０．０１〜０．３秒で完了に対し、複数回の画
像を重ね合わせて、画像のコントラストを改善した。ま
た、直径の測定には、エッジ位置を光学的に計測する方
法であるサブピクセル処理を用いた為、測定精度の一段
の向上を実現させた。その結果、分解能は約０．５５μ
ｍ／カメラ画素を可能にし、直径で±２μｍの保証精度
を達成させ、更に異形（へコミ、突起、潰れ）に対して
も±３μｍまで合否判定を可能にする事が出来た。
【００７２】全体のアルゴリズムとしては、上記特徴を
持たせる為、白面積測定、円形度測定、濃度判定など数
種類のアルゴリズム仕様から構成させる事で、実用性の
有る検査・選別機器を作製する事が出来た。
持たせる為、白面積測定、円形度測定、濃度判定など数
種類のアルゴリズム仕様から構成させる事で、実用性の
有る検査・選別機器を作製する事が出来た。
【００７３】この方法により得られる球体の測定精度
は、３０〜１００μｍの銅ボールで±２μｍ、ヘコミ、
異形状の程度は２μｍ以上での検出が可能である事が分
かった。
は、３０〜１００μｍの銅ボールで±２μｍ、ヘコミ、
異形状の程度は２μｍ以上での検出が可能である事が分
かった。
【００７４】次に、本発明の実施の形態による複合マイ
クロボールの適用例について、図８を用いて説明する。
図８（ａ）は、リフロー前のマイクロボールを配置した
図８（ｂ）は、リフロー後の状態を示す図である。
クロボールの適用例について、図８を用いて説明する。
図８（ａ）は、リフロー前のマイクロボールを配置した
図８（ｂ）は、リフロー後の状態を示す図である。
【００７５】図８（ａ）に示すように、試作基板に１５
０ミクロンピッチ、直径８０ミクロンのランドに先のマ
イクロボールを搭載し、Ａｒ中で２５０℃で３０秒間リ
フローした結果、図８（ｂ）示すように良好なセルフア
ライメントの得られる事が分かった。
０ミクロンピッチ、直径８０ミクロンのランドに先のマ
イクロボールを搭載し、Ａｒ中で２５０℃で３０秒間リ
フローした結果、図８（ｂ）示すように良好なセルフア
ライメントの得られる事が分かった。
【００７６】図９はリフロー後、高温保管した場合の接
合部の断面を示す図である。同様にに半田ボールの場合
も併せて示している。図９に示すように、本発明による
複合マイクロボールのリフローしたものは、パッドに搭
載後１５０℃にて時間経過後のはんだとコアの銅の反応
も起きず安定が保てる事が判明した。
合部の断面を示す図である。同様にに半田ボールの場合
も併せて示している。図９に示すように、本発明による
複合マイクロボールのリフローしたものは、パッドに搭
載後１５０℃にて時間経過後のはんだとコアの銅の反応
も起きず安定が保てる事が判明した。
【００７７】図１０（ａ）及び（ｂ）はリフローした複
合マイクロボールのシェアー強度試験方法を示す図であ
る。図１０（ａ）に示すように、パッド３６との接合部
３７から、水平方向にボール１’を切り取り、図１０に
示すように、その時の強度とその断面３８を観察した。
これは、前述に触れたＳｎ／Ｃｕの拡散層生成による、
脆化の起きていないか否かの実証実験の一例である。
合マイクロボールのシェアー強度試験方法を示す図であ
る。図１０（ａ）に示すように、パッド３６との接合部
３７から、水平方向にボール１’を切り取り、図１０に
示すように、その時の強度とその断面３８を観察した。
これは、前述に触れたＳｎ／Ｃｕの拡散層生成による、
脆化の起きていないか否かの実証実験の一例である。
【００７８】図１１は高温保持時間とシェアー強度との
関係を示す図である。図１２及び図１３は剪断試験の結
果を夫々示す断面図であり、図１２はＮｉ層が形成され
ているもの、図１３はＮｉ層が形成されていないものの
剪断面について夫々示している。
関係を示す図である。図１２及び図１３は剪断試験の結
果を夫々示す断面図であり、図１２はＮｉ層が形成され
ているもの、図１３はＮｉ層が形成されていないものの
剪断面について夫々示している。
【００７９】図１１に示すように、銅コアボールと半田
めっき層との間にＮｉ下地があるものは、Ｎｉ下地がな
いものに比べて明らかに、シェアー強度が優れているこ
とが分かる。
めっき層との間にＮｉ下地があるものは、Ｎｉ下地がな
いものに比べて明らかに、シェアー強度が優れているこ
とが分かる。
【００８０】また、図１２及び図１３の比較から、同様
に、Ｎｉ被覆の効果が分かる。
に、Ｎｉ被覆の効果が分かる。
【００８１】次に、本発明の実施の形態による複合マイ
クロボールと、半田ボールとを温度８５℃、湿度８５
％、時間５００Ｈｒで、バイアス電圧３．６Ｖ及び５．
５Ｖの条件での標準的に行われている高温高湿試験を行
った。下記表１は、高温高湿バイアス試験の結果を示し
ている。
クロボールと、半田ボールとを温度８５℃、湿度８５
％、時間５００Ｈｒで、バイアス電圧３．６Ｖ及び５．
５Ｖの条件での標準的に行われている高温高湿試験を行
った。下記表１は、高温高湿バイアス試験の結果を示し
ている。
【００８２】
【表１】 上記表１の結果から、本発明の実施の形態によるマイク
ロボールも実装部品として充分有用であることが実証出
来た。
ロボールも実装部品として充分有用であることが実証出
来た。
【００８３】通常基板とチップは何れも実装時は某かの
反り、変形を有しており、加圧圧接しただけでは、従来
の基板、チップ間の平行度、バンプ全体のコブラナリテ
イーを大幅改善する事には明らかに限界が有り、チップ
のラップ加工など追加工程も検討されている。
反り、変形を有しており、加圧圧接しただけでは、従来
の基板、チップ間の平行度、バンプ全体のコブラナリテ
イーを大幅改善する事には明らかに限界が有り、チップ
のラップ加工など追加工程も検討されている。
【００８４】従って、３次元実装する可能性の有る次世
代実装では実用上支障が有るが、本発明によれば、Ｚ軸
の寸法精度を大幅に向上させうることから実用上極めて
有用と言える。また、半田（ＰｂＳｎ系、ＳｎＡｇ系、
ＳｎＺｎ系）合金めっきの他に、例えば、Ｓｎを下地に
して、半田合金めっきと同様にコアボールの周囲を均一
に被覆することができ、パッケージのＺ軸の寸法を確保
することができる。更には、このＳｎ／Ａｇ等の複合め
っきによれば、、電気的・熱的にも上記合金めっきを何
ら劣ることのないパッケージを構成することができる。
代実装では実用上支障が有るが、本発明によれば、Ｚ軸
の寸法精度を大幅に向上させうることから実用上極めて
有用と言える。また、半田（ＰｂＳｎ系、ＳｎＡｇ系、
ＳｎＺｎ系）合金めっきの他に、例えば、Ｓｎを下地に
して、半田合金めっきと同様にコアボールの周囲を均一
に被覆することができ、パッケージのＺ軸の寸法を確保
することができる。更には、このＳｎ／Ａｇ等の複合め
っきによれば、、電気的・熱的にも上記合金めっきを何
ら劣ることのないパッケージを構成することができる。
【００８５】先に述べたとおり、３０〜１００μｍのコ
アボールに、はんだ１０μｍ以上被覆させた複合マイク
ロボールはパッドピッチが２００μｍ以下のパッケージ
に対応出来る。さらにコアボールの直径精度が±３μｍ
以内に９０％以上入っていて極端な大小ボールを包含し
ない複合マイクロボールは、パッドピッチ９０ミクロン
以下のパッケージに対応可能である。パッドピッチの値
は必然的に実装密度に関係する。配線ピッチと同じく高
密度実装化はいろいろな設計改良により達成され、必ず
しもパッドピッチだけでは示せない。
アボールに、はんだ１０μｍ以上被覆させた複合マイク
ロボールはパッドピッチが２００μｍ以下のパッケージ
に対応出来る。さらにコアボールの直径精度が±３μｍ
以内に９０％以上入っていて極端な大小ボールを包含し
ない複合マイクロボールは、パッドピッチ９０ミクロン
以下のパッケージに対応可能である。パッドピッチの値
は必然的に実装密度に関係する。配線ピッチと同じく高
密度実装化はいろいろな設計改良により達成され、必ず
しもパッドピッチだけでは示せない。
【００８６】しかし、本発明の産業への利用と実装密度
を示すパラメーターとしてパッドピッチによる表記を行
った。
を示すパラメーターとしてパッドピッチによる表記を行
った。
【００８７】以上の結果、次世代高密度実装におけるパ
ッケージのインナーバンプに、本発明の１００ミクロン
以下の銅コアボールを有した複合マイクロボールは極め
て期待出来ると言え、信頼性の極めて高い高密度パッケ
ージを提供出来ると期待される。
ッケージのインナーバンプに、本発明の１００ミクロン
以下の銅コアボールを有した複合マイクロボールは極め
て期待出来ると言え、信頼性の極めて高い高密度パッケ
ージを提供出来ると期待される。
【００８８】また一方、半導体検査機のブローパーにお
いても、本発明の複合ボールは利用可能と言える。
いても、本発明の複合ボールは利用可能と言える。
【００８９】
【発明の効果】以上説明したように、本発明によれば、
粒径が１００μｍ以下で且つ転がり性の優れたコアボー
ルと、その製造方法とを提供することができる。
粒径が１００μｍ以下で且つ転がり性の優れたコアボー
ルと、その製造方法とを提供することができる。
【００９０】また、本発明によれば、前記コアボールの
外周に少なくとも２０μｍの半田を備えた複合ボールと
その製造方法とを提供することができる。
外周に少なくとも２０μｍの半田を備えた複合ボールと
その製造方法とを提供することができる。
【００９１】さらに、本発明によれば、前記複合ボール
を用いて半導体素子を搭載した半導体パッケージを提供
することができる。
を用いて半導体素子を搭載した半導体パッケージを提供
することができる。
【図１】本発明の実施の形態による複合マイクロボール
を示す断面図である。
を示す断面図である。
【図２】選別処理後の銅コアボールの粒度分布を示す図
である。
である。
【図３】マイクロボールへの半田めっき方法の一例を示
す図である。
す図である。
【図４】マイクロボールへの半田めっき方法の他の例を
示す図である。
示す図である。
【図５】（ａ）は、本発明の実施の形態による複合マイ
クロボールの外観を示す図である。（ｂ）は（ａ）の複
合マイクロボールの拡大断面図である。
クロボールの外観を示す図である。（ｂ）は（ａ）の複
合マイクロボールの拡大断面図である。
【図６】本発明の実施の形態による複合マイクロボール
を示す図である。
を示す図である。
【図７】従来技術による市販の全半田ボールを示す図で
ある。
ある。
【図８】（ａ）は、リフロー前のマイクロボールを配置
した図である。（ｂ）は、リフロー後の状態を示す図で
ある。
した図である。（ｂ）は、リフロー後の状態を示す図で
ある。
【図９】リフロー後、高温保管した場合の接合部の断面
を示す図である。同様に半田ボールの場合も併せて示し
ている。
を示す図である。同様に半田ボールの場合も併せて示し
ている。
【図１０】（ａ）及び（ｂ）はリフローした複合マイク
ロボールのシェアー試験方法を示す図である。
ロボールのシェアー試験方法を示す図である。
【図１１】高温保持時間とシェアー強度との関係を示す
図である。
図である。
【図１２】剪断試験の結果を夫々示す断面図であり、Ｎ
ｉ層が形成されているものの剪断面について示してい
る。
ｉ層が形成されているものの剪断面について示してい
る。
【図１３】剪断試験の結果を夫々示す断面図であり、Ｎ
ｉ層が形成されていないものの剪断面について示してい
る。
ｉ層が形成されていないものの剪断面について示してい
る。
【図１４】従来のフリップチップ接続されたＣＳＰの一
例を示す図である。
例を示す図である。
１，１’ 複合マイクロボール ２ 銅コアボール ３ ニッケル（Ｎｉ）めっき層 ４ 半田めっき層 １１ マイクロボール ２０ 装置 ２１ 電解槽 ２２ めっき液 ２３ 陽極 ２５ 冷却水 ２６，２７ バイブレータ ２８ 電極 ２９ 容器 ３０ 装置 ３１ 電極 ３２ 容器（めっき槽） ３３ 回転陽極 ３６ パッド ３７ 接合部 ３８ 断面 １０１ 半導体チップ １０２ 配線基板 １０３ マイクロボール １０４ 樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水上 正彦 富山県富山市岩瀬古志町２番地 東京タン グステン株式会社富山製作所内 (72)発明者 土井 良彦 東京都台東区東上野五丁目24番８号 東京 タングステン株式会社内 Ｆターム(参考） 5F044 KK01 KK18 KK19 LL01
Claims (14)
- 【請求項１】 半導体素子を搭載するとともに電気接点
としてマイクロボールを搭載した半導体装置のパッケー
ジにおいて、 前記マイクロボールは、コアボールの周囲に導電膜を備
えた複合マイクロボールからなり、前記コアボールは、
直径が３０〜１００μｍで充分良い転がり性を有し、そ
の直径精度が優れており、前記導電膜は、外周面に均一
に形成された厚さ１０μｍ以上の半田めっき層を備え、
前記複合マイクロボールを搭載して、当該パッケージの
Ｚ軸の寸法精度を精密に制御出来ることを特徴とする半
導体パッケージ。 - 【請求項２】 半導体素子を搭載すると共に電気接点と
してマイクロボールを搭載した半導体装置のパッケージ
において、前記マイクロボールはコアボールの周囲に導
電膜を備えた複合マイクロボールからなり、前記コアボ
ールは、直径が３０〜１００μｍで充分良い転がり性を
有し、その直径精度が±３μｍ以内のボールを９０％以
上含み、前記導電膜は、前記コアボールの周囲を均一に
被覆する２０μｍ以上の半田めっき層を備え、前記複合
マイクロボールを搭載して、当該パッケージのＺ軸の寸
法精度を精密に制御出来ることを特徴とする半導体パッ
ケージ。 - 【請求項３】 請求項１又は２記載の半導体パッケージ
において、前記コアボールが電気伝導性の良好な銅、
金、又はこれらの内の少なくとも一種を含む合金からな
ることを特徴とする半導体パッケージ。 - 【請求項４】 請求項１乃至３の内のいずれかに記載の
半導体パッケージにおいて、前記半田めっき層は、Ｐｂ
Ｓｎ系、ＳｎＡｇ系、ＳｎＺｎ系の内の少なくとも一種
の半田からなることを特徴とする半導体パッケージ。 - 【請求項５】 請求項１記載の半導体パッケージを製造
する方法であって、前記コアボールに５〜１０Ａ／ｄｍ
２の高い電流密度の条件で、その結果緻密な安定しため
っき層を形成したＳｎＡｇ若しくはＳｎＡｇ系はんだめ
っき層を有する複合マイクロボールを備え、Ｚ軸の高精
度に保てることを特徴とする半導体パッケージの製造方
法。 - 【請求項６】 請求項１記載の半導体パッケージを製造
する方法であって、前記コアボールに、光沢剤を１／３
以下に減らし、多くとも０．５Ａ／ｄｍ２の低い電流密
度の条件で、その結果緻密な安定しためっき層を形成し
たＰｂＳｎ若しくはＰｂＳｎ系はんだめっき層を有する
複合マイクロボールを備え、Ｚ軸の高精度に保てること
を特徴とする半導体パッケージの製造方法。 - 【請求項７】 請求項１記載の半導体パッケージを製造
する方法であって、第二層がＳｎ、第三層即ち表層がＡ
ｇであるはんだめっき層を有する複合マイクロボールを
備えた、Ｚ軸の高精度に保てることを特徴とする半導体
パッケージの製造方法。 - 【請求項８】 半導体素子を搭載する半導体装置のパッ
ケージのチッブの回路と接合させる複数のマイクロボー
ルからなるマイクロボール集合体において、第二層がＳ
ｎ、第三層即ち表層がＡｇでＡｇがＳｎの４％以下であ
ることを特徴とする銅コア複合マイクロボール集合体。 - 【請求項９】 請求項４記載の半導体パッケージにおい
てＳｎＡｇ系めっき層を構成する第二層がＳｎ、第三層
即ち表層がＡｇであり、半導体パッケージでの接続電極
として電気的、熱的特性に優れていて当該パッケージの
Ｚ軸寸法精度を精密に制御出来ることを特徴とする半導
体パッケージ。 - 【請求項１０】 請求項１又は２記載の半導体パッケー
ジにおいて、前記複合マイクロボ一ルを搭載し、パッド
ピッチが２００μｍ以下、或いは９０μｍ以下の実装が
できるように構成したことを特徴とする半導体パッケー
ジ。 - 【請求項１１】 半導体パッケージに搭載されるマイク
ロボールの直径精度を検査して、前記マイクロボールを
選別するための装置であって、半球状の照明を前記マイ
クロボールにあてて、カメラによる色調検査を行う色調
検出装置と、複数回の画像重ね合わせによる外周囲の輪
郭の判断処理を行う輪郭判断処理装置と、サブピクセル
処理を行うサブピクセル処理装置とを備え、前記マイク
ロボールは、直径で±２μｍの測定保証精度が得られ、
前記マイクロボールが搭載されるパッケージのＺ軸方向
の精度向上をできるように構成したことを特徴とする検
査選別システム。 - 【請求項１２】 半導体素子を搭載する半導体装置のパ
ッケージのチップの回路と接合させる複数のマイクロボ
ールからなるマイクロボール集合体において、前記マイ
クロボールは、コアボールとその周囲に設けられた半田
めっき層とを備え、前記コアボールは、直径が３０〜１
００μｍで充分転がり性を有し、その直径精度が優れて
いて、前記半田めっき層は、１０μｍ以上均一に被覆さ
れていることを特徴とする銅コア複合マイクロボール集
合体。 - 【請求項１３】 半導体素子を搭載する半導体装置のパ
ッケージのチップの回路と接合させる複数のマイクロボ
ールからなるマイクロボール集合体において、前記マイ
クロボールは、コアボールとその周囲に設けられた半田
めっき層とを備え、複数の前記コアボールは、直径が３
０〜１００μｍで充分良い転がり性を夫々有し、その直
径精度が±３μｍ以内のコアボールを９０％以上含み、
前記半田めっき層は、前記コアボールを２０μｍ以上均
一に被覆されていることを特徴とする銅コア複合マイク
ロボール集合体。 - 【請求項１４】 ウエハーに一括に配線回路を施し、半
導体素子を作製する方法において、基板を接合させる前
にマイクロボールを搭載し、半導体素子を搭載する際、
請求項１２又は１３記載の銅コア複合マイクロボール集
合体を搭載することを特徴とする半導体パッケージの製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214982A JP2001319994A (ja) | 2000-02-29 | 2000-07-14 | 半導体パッケージとその製造方法 |
| US09/697,158 US6518667B1 (en) | 2000-02-29 | 2000-10-27 | Semiconductor package using micro balls and production method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-54219 | 2000-02-29 | ||
| JP2000054219 | 2000-02-29 | ||
| JP2000214982A JP2001319994A (ja) | 2000-02-29 | 2000-07-14 | 半導体パッケージとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001319994A true JP2001319994A (ja) | 2001-11-16 |
Family
ID=26586409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214982A Pending JP2001319994A (ja) | 2000-02-29 | 2000-07-14 | 半導体パッケージとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6518667B1 (ja) |
| JP (1) | JP2001319994A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905954B2 (en) | 2002-08-26 | 2005-06-14 | Infineon Technologies Ag | Method for producing a semiconductor device and corresponding semiconductor device |
| JP2007081141A (ja) * | 2005-09-14 | 2007-03-29 | Nippon Steel Materials Co Ltd | Ｃｕコアボールとその製造方法 |
| JP2007075856A (ja) * | 2005-09-14 | 2007-03-29 | Nippon Steel Materials Co Ltd | Ｃｕコアボール |
| JP2007235091A (ja) * | 2005-09-21 | 2007-09-13 | Shinriyou Denshi Kk | 接続端子用ボールおよびその集合体 |
| JP2010216004A (ja) * | 2009-02-20 | 2010-09-30 | Hitachi Metals Ltd | 電子部品用複合ボールの製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60325620D1 (de) * | 2002-09-27 | 2009-02-12 | Neomax Materials Co Ltd | Lotbeschichtete kugel und verfahren zu ihrer herstellung und verfahren zur bildung einer halbleiterverbindungsstruktur |
| US7098540B1 (en) * | 2003-12-04 | 2006-08-29 | National Semiconductor Corporation | Electrical interconnect with minimal parasitic capacitance |
| US7303400B2 (en) * | 2004-01-27 | 2007-12-04 | United Microelectronics Corp. | Package of a semiconductor device with a flexible wiring substrate and method for the same |
| US20050161815A1 (en) * | 2004-01-27 | 2005-07-28 | Joseph Sun | Package of a semiconductor device with a flexible wiring substrate and method for the same |
| JP2007532003A (ja) * | 2004-03-31 | 2007-11-08 | アプライド マテリアルズ インコーポレイテッド | 半導体デバイスの製造中に導電性断片を移送する方法及び装置 |
| US20080160309A1 (en) * | 2005-02-09 | 2008-07-03 | Takashi Kubota | Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method |
| KR101055485B1 (ko) * | 2008-10-02 | 2011-08-08 | 삼성전기주식회사 | 범프볼을 갖는 반도체 패키지 |
| CN102376586B (zh) * | 2010-08-18 | 2016-03-30 | 日立金属株式会社 | 电子器件用复合球的制造方法 |
| US8498127B2 (en) * | 2010-09-10 | 2013-07-30 | Ge Intelligent Platforms, Inc. | Thermal interface material for reducing thermal resistance and method of making the same |
| US9219030B2 (en) * | 2012-04-16 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package on package structures and methods for forming the same |
| DE102012109922B4 (de) * | 2012-04-16 | 2020-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package-on-Package-Struktur und Verfahren zur Herstellung derselben |
| US9768137B2 (en) | 2012-04-30 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stud bump structure for semiconductor package assemblies |
| KR101284363B1 (ko) * | 2013-01-03 | 2013-07-08 | 덕산하이메탈(주) | 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조 |
| US10056505B2 (en) | 2013-03-15 | 2018-08-21 | Inkron Ltd | Multi shell metal particles and uses thereof |
| JP5590259B1 (ja) * | 2014-01-28 | 2014-09-17 | 千住金属工業株式会社 | Ｃｕ核ボール、はんだペーストおよびはんだ継手 |
| JP6106154B2 (ja) * | 2014-12-26 | 2017-03-29 | 千住金属工業株式会社 | はんだ材料の製造方法 |
| JP7041477B2 (ja) * | 2017-07-05 | 2022-03-24 | 新光電気工業株式会社 | 導電性ボール及び電子装置とそれらの製造方法 |
| US11145614B2 (en) * | 2019-10-18 | 2021-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
| KR102461313B1 (ko) * | 2020-05-19 | 2022-11-01 | 엠케이전자 주식회사 | 리버스 리플로우용 심재를 이용한 반도체 패키지 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU1090697A (en) * | 1995-12-19 | 1997-07-14 | Thermicedge Corporation | Spheres useful in a detachable connective medium for ball grid array assemblies |
| JP3335575B2 (ja) * | 1997-06-06 | 2002-10-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US6130959A (en) * | 1997-07-16 | 2000-10-10 | Cognex Corporation | Analyzing an image of an arrangement of discrete objects |
| US6158644A (en) * | 1998-04-30 | 2000-12-12 | International Business Machines Corporation | Method for enhancing fatigue life of ball grid arrays |
| US6136689A (en) * | 1998-08-14 | 2000-10-24 | Micron Technology, Inc. | Method of forming a micro solder ball for use in C4 bonding process |
| US6165806A (en) * | 1999-06-25 | 2000-12-26 | Advanced Micro Devices, Inc. | Fault isolation within an inner lead bond region of a μBGA (micro ball grid array) package for an integrated circuit die |
-
2000
- 2000-07-14 JP JP2000214982A patent/JP2001319994A/ja active Pending
- 2000-10-27 US US09/697,158 patent/US6518667B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905954B2 (en) | 2002-08-26 | 2005-06-14 | Infineon Technologies Ag | Method for producing a semiconductor device and corresponding semiconductor device |
| JP2007081141A (ja) * | 2005-09-14 | 2007-03-29 | Nippon Steel Materials Co Ltd | Ｃｕコアボールとその製造方法 |
| JP2007075856A (ja) * | 2005-09-14 | 2007-03-29 | Nippon Steel Materials Co Ltd | Ｃｕコアボール |
| JP2007235091A (ja) * | 2005-09-21 | 2007-09-13 | Shinriyou Denshi Kk | 接続端子用ボールおよびその集合体 |
| JP2010216004A (ja) * | 2009-02-20 | 2010-09-30 | Hitachi Metals Ltd | 電子部品用複合ボールの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6518667B1 (en) | 2003-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001319994A (ja) | 半導体パッケージとその製造方法 | |
| TWI240979B (en) | Bumping process | |
| JP4753207B2 (ja) | バンプが均一な高さを有するように多層フリップチップバンプの高さを制御する方法 | |
| TWI532131B (zh) | 半導體結構及其製造方法 | |
| US7833897B2 (en) | Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface | |
| US9865569B2 (en) | Planarity-tolerant reworkable interconnect with integrated testing | |
| TWI244152B (en) | Bumping process and structure thereof | |
| JPH11124682A (ja) | 微小プラスチック球へのめっき方法 | |
| TWI252546B (en) | Bumping process and structure thereof | |
| TW511099B (en) | Conductive fine particles, method for plating fine particles, and substrate structural body | |
| TWI295378B (en) | Apparatus and method for testing conductive bumps | |
| TW583395B (en) | Method for producing micro probe tips | |
| JPH08306749A (ja) | プローブカードの製造方法 | |
| JP3360250B2 (ja) | 複合マイクロボールとその製造方法と製造装置 | |
| US9050654B2 (en) | Method of manufacturing composite ball for electronic parts | |
| JP3479898B2 (ja) | 半導体パッケージ | |
| US7666780B2 (en) | Alignment verification for C4NP solder transfer | |
| Oppert et al. | Wafer level solder bumping and flip chip assembly with solder balls down to 30μm | |
| Hu et al. | A novel flexible 3-D heterogeneous integration scheme using electroless plating on chips with advanced technology node | |
| US7061261B2 (en) | Semiconductor inspection device and method for manufacturing contact probe | |
| JP2001185570A (ja) | バンプ形成方法 | |
| TW202120704A (zh) | Ｓｎ－Ｂｉ－Ｉｎ系低熔點接合構件及其製造方法，以及半導體電子回路及其構裝方法 | |
| JP3635882B2 (ja) | 電子部品実装基板 | |
| TWI241008B (en) | Bumping process and plating process | |
| US20240038645A1 (en) | Semiconductor Package Interconnection Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080130 |