JP3635882B2 - 電子部品実装基板 - Google Patents

電子部品実装基板 Download PDF

Info

Publication number
JP3635882B2
JP3635882B2 JP21349597A JP21349597A JP3635882B2 JP 3635882 B2 JP3635882 B2 JP 3635882B2 JP 21349597 A JP21349597 A JP 21349597A JP 21349597 A JP21349597 A JP 21349597A JP 3635882 B2 JP3635882 B2 JP 3635882B2
Authority
JP
Japan
Prior art keywords
electrical connection
electronic component
inspection conductor
disposed
connection site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21349597A
Other languages
English (en)
Other versions
JPH1154881A (ja
Inventor
聡文 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP21349597A priority Critical patent/JP3635882B2/ja
Publication of JPH1154881A publication Critical patent/JPH1154881A/ja
Application granted granted Critical
Publication of JP3635882B2 publication Critical patent/JP3635882B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品とプリント基板とを通電用部材を融解して物理的および電気的に接続した電子部品実装基板に関し、特に、該電子部品および該プリント基板のそれぞれに検査用導体を設け、当該各検査用導体間の間隔を該通電用部材の沈み量以下とすることにより、該電子部品と該プリント基板との電気的接続状態を検査することができる電子部品実装基板に関する。
【0002】
【従来の技術】
半導体装置等の電子部品の高機能化に伴い、当該電子部品に設けられた入出力用の端子数が増大する傾向にある。また、プリント基板の実装密度を高くするため、電子部品の電極間ピッチは狭くなり、例えば、QFP(Quad FlatPackage)では、0.3mmピッチといった極めて狭いものまで使用されている。
【0003】
しかし、電極間ピッチの狭小化は製造工程の困難さを招き、電子部品の品質を確保するには、高度な製造技術が必要である等の問題がある。
【0004】
そこで、近年、電子部品の裏面にグリッド状に半田バンプ配置し、当該半田バンプを電極として使用するものが注目されている。この種の電子部品としては、例えば、BGA(Ball Grid Array)やCSP(Chip Scale Package)、あるいはフリップチップ等が挙げられる。
【0005】
上記のような半田バンプを具備する電子部品は、プリント基板に半田付けされた際に電極部が当該電子部品と当該プリント基板の間に隠れてしまうため、半田付けの状態を確認することが困難である。
【0006】
この問題を解決するため、従来は、半田付けの検査方法としてX線検査装置を使用して電極部の状態を透視する方法や、特開平7−234189に記載されているように、微細管にセンサを配置し、当該微細管を電子部品の電極部に挿入して接続状態を検知する方法が使用されている。
【0007】
また、特開平6−99429に開示されているように、光ファイバーを用いて端子間の隙間を観察するものや、特開平8−124985に開示されているように、端子間の隙間を機械的あるいは光学的に計測して検査するものが知られている。
【0008】
【発明が解決しようとする課題】
しかし、X線検査装置を使用する方法では、検査装置が非常に高額であり、また、プリント基板に設けられたパッドへの半田の濡れ不良を判別できないという問題や、検査部位がプリント基板の配線パターンの像と重なって良否の判定が困難であるという問題がある。
【0009】
また、特開平7−234189に開示されている方法では、隙間の狭い部分であってもセンサーを挿入することができるようにセンサーの固定には微細管を使用しているが、たとえ、どのように微細な管状のものであっても実際にBGA等の電極部を直接センシングすることは困難であり、検出精度が低くくなるという問題がある。
【0010】
また、特開平6−94429に開示されている方法では、非常に狭い隙間の中に配置された複数の電極の状態を個々に観察しなけらばならないため、検査に多大な時間を要するだけでなく、検査の精度が低いという問題がある。
【0011】
また、特開平8−124985に開示されている方法では、半田付けの状態を計測するための光学的検査装置が必要となるため、検査装置自体にコストがかかる。さらに、当該装置では、電極の数だけ検出動作を実行する必要があるため、特開平6−94429に開示されている方法と同様に検査に多大な時間を要するという問題がある。
【0012】
そこで、本発明は、電子部品とプリント基板との電気的接続状態を容易に検査することができる電子部品実装基板を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明は、第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、前記電子部品に設けられた第1の検査用導体と、前記基板に設けられた第2の検査用導体とを具備し、前記第1の検査用導体および前記通電用部材は、同一径の半田ボールから形成され、前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記電子部品の前記第1の検査用導体の配設位置に凹部を設けたことを特徴とする。
【0014】
また、請求項2の発明は、第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、前記電子部品に設けられた第1の検査用導体と、前記基板に設けられた第2の検査用導体とを具備し、前記第1の検査用導体および前記通電用部材は、同一径の半田ボールから形成され、前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記第1の検査用導体を形成する半田ボール一部を切り欠いたことを特徴とする
【0015】
また、請求項3の発明は、第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、前記電子部品に設けられた第1の検査用導体と、前記基板に設けられた第2の検査用導体とを具備し、前記第1の検査用導体および前記通電用部材は、同一径の半田ボールから形成され、前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記基板の前記第2の検査用導体の配設位置に凹部を設けたことを特徴とする
【0016】
また、請求項4の発明は、第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、前記電子部品に設けられた第1の検査用導体と、前記基板に設けられた第2の検査用導体とを具備し、前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記電子部品の前記第1の検査用導体の配設位置に凸部を設けたことを特徴とする
【0017】
また、請求項5の発明は、第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、前記電子部品に設けられた第1の検査用導体と、前記基板に設けられた第2の検査用導体とを具備し、前記第2の検査用導体は、ソルダーペーストから形成され、前記第1の検査用導体と前記ソルダーペーストとの間の距離が、該通電用部材の沈み量以下となるように、前記電子部品の前記第1の検査用導体の配設位置に凸部を設けるとともに、前記ソルダーペーストの塗布量を調整したことを特徴とする
【0018】
また、請求項6の発明は、第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、前記電子部品に設けられた第1の検査用導体と、前記基板に設けられた第2の検査用導体とを具備し、前記第2の検査用導体は、ソルダーペーストから形成され、前記第1の検査用導体と溶融した後の前記ソルダーペーストとの間の距離が、該通電用部材の沈み量以下となるように、前記ソルダーペーストの塗布量を調整したことを特徴とする
【0025】
【発明の実施の形態】
本発明は、電子部品とプリント基板とを溶融して電気的に接続させる通電用部材の溶融前と溶融後の高さの変化に着目し、当該変化量に対応した間隙を有する検査部位を当該電子部品を当該プリント基板に実装して電子部品実装基板に設けたことを特徴とする。
【0026】
ここで、本明細書中「沈み量」とは、前記通電用部材の溶融前の高さと溶融後の高さの差を意味し、当該通電用部材には、半田ボールやソルダーペースト等の金属あるいは溶融してその形状が変化し、かつ導体としての性質を有する樹脂等の化学物質が含まれるものとする。
【0027】
以下、本発明に係る電子部品実装基板およびその接続検査方法の一実施の形態を添付図面を参照して詳細に説明する。
【0028】
図1は、本発明をBGA型半導体装置の実装に適用した場合の一例を示す立体図であり、同図において、BGA型半導体装置は、半導体チップを内部に封止したBGAモールド10と、当該半導体チップの入出力に特定の配線パターンを供給するBGA基板11と、BGA基板11の裏側に設けられ当該半導体チップの入出力と電気的に接続し、外部端子となる半田バンプ13と、当該半田バンプの沈み量に対応する大きさを有するチェック用半田バンプ14と、当該チェック用半田バンプと電気的に接続され、BGA基板11の上面に露呈したチェック用電極30から構成される。
【0029】
ここで、チェック用半田バンプ14は、図1に示すように、BGA基板11の周縁部に沿って所定の間隔で設けられる。チェック用半田バンプ14は、理想的には、半田バンプ13が配置される間隔と同じ間隔で設けることが好ましいが、実質的には、図1に示すように、BGA基板11の周縁四隅並びに前縁中央付近および後縁中央付近または右即縁中央付近および左側縁中央付近に設ければ十分である。
【0030】
また、チェック用半田バンプ14を四隅にのみ設ければ、最小のチェック部位で効率の高い検査を実現することができる。
【0031】
一方、プリント基板20は、前記半田バンプ13に対応する位置に設けられ、BGA型半導体装置との電気的接続を達成するためのパッド21と、前記チェック用半田バンプ14に対応する位置に設けられ、前記チェック用電極30との電気的接続を達成するためのチェック用パッド22から構成される。
【0032】
ここで、チェック用パッド22は、BGA型半導体装置をプリント基板20に搭載した際に外部に露呈する大きさで形成される。プリント基板20の部品面の面積に余裕がない場合には、チェック用パッド22をパッド21と同じ大きさで形成し、チェック用パッド22にスルーホールを形成してプリント基板20の半田面にチェック用端子を形成することもできる。
【0033】
BGA型半導体装置は、図1に示す矢印の方向に搭載され、その後所定のリフロー工程を経てプリント基板20と電気的に接続される。
【0034】
図2は、図1に示すBGA型半導体装置をプリント基板に載置し、この状態を前面側から見た側面図である。
【0035】
図2に示すように、チェック用半田バンプ14は、半田バンプ13より径の小さい半田バンプであり、BGA基板11の底面に固着されている。
【0036】
一方、プリント基板20には、各チェック用半田バンプ14に対応する位置にチェック用パッド22が設けられ、各チェック用パッドには、半田付けを良好に行うためにフラックス40が塗布される。
【0037】
このように、BGA型半導体装置がプリント基板に載置された状態では、各半田バンプ13とフラックス40が接触しており、BGA基板11の底面と当該フラックス40との距離は、半田バンプ13の直径と等しくなる。
【0038】
このとき、チェック用半田バンプ14と、当該チェック用半田バンプに対応する位置のチェック用パッド22上に塗布されたフラックス40との距離は、半田バンプ13の沈み量hとなる。
【0039】
即ち、チェック用半田バンプ14は、半田バンプ13の径から当該半田バンプ13の沈み量だけ小さい径で形成される。この半田バンプの沈み量は、図5に示すように、BGA型半導体装置の重量を当該BGA型半導体装置に配置された半田バンプの数で乗じた「1電極あたりの重量」で決定される。
【0040】
図5は、BGA型半導体装置の1電極あたりの重量を横軸に、沈み量を縦軸にとったときの関係を示すグラフであり、このグラフを参照すれば、搭載する半導体装置に応じて沈み量を求めることができる。
【0041】
BGA型半導体装置をプリント基板に載置した後は、半田バンプ13が溶融する温度でリフロー工程を行い、各チェック用半田バンプ14を各チェック用パッド22に、半田バンプ13をパッド21に融着させる。
【0042】
ここで、リフロー時に半田バンプ13が溶融する温度に達しなかった場合、または、フラックスによる活性化が不十分であった場合には、半田バンプ13は完全に溶融せず、BGA型半導体装置は沈み量だけ沈まない状態となり、チェック用電極30とチェック用パッド22は絶縁状態となる。
【0043】
一方、半田バンプ13が正常に融解した場合には、チェック用パッド14は融解した状態でフラックス40に接触し、当該フラックスと融合してチェックパッド22に融着する。そして、チェック用電極30とチェック用パッド22は接触し、導通状態となる。
【0044】
従って、チェック用電極30とチェック用パッド22の間の導通を検査すれば、半田付けの良否を判定することができる。
【0045】
この検査の一例を図3および図4を使用して説明する。
【0046】
図3は、半田バンプ13が正常に溶融したときの状態を示しており、BGA基板11に設けられたチェック用半田バンプ14はすべてチェック用パッド22に接触し導通状態となっている。ここで、フラックス40は、リフロー工程で半田と融合する。
【0047】
この状態で、各チェック用電極30と当該チェック用電極に対応するチェック用パッド22との導通をテスター70を用いて測定する。このとき、チェック用パッド22は、パッド21よりも広めに形成されているため、テスターの端子を容易に接触させることができる。
【0048】
図3に示す状態では、各半田バンプは正常に溶融しており、テスターはすべてのチェック用電極で導通状態を示す。
【0049】
次に、図4に半田バンプ13の一部が正常に溶融しなかったときの状態を示す。同図に示すように、正常に溶融しなかった半田バンプ13の近くにあるチェック用半田バンプ14は、当該半田バンプ13の高さのためチェック用パッド22に接触しない状態となる。
【0050】
従って、各チェック用電極30とそれに対応するチェック用パッド22との間の導通をテスター70で測定すると、導通状態となっていないチェック用電極をが検出され、半田付け不良があるものと判定することができる。
【0051】
ところで、上記実施例で示したように、チェック用半田バンプ14を半田バンプ13の沈み量だけ小さい径で形成すると、半田バンプ13が当該沈み量だけ沈んだときのみチェック用パッド22と接触するため、電気的接続状態は、半田バンプ13が完全に融解したときのみ正常と判断されるため、厳格な検査結果を得ることができる。
【0052】
しかし、実際は、半田バンプがそこまで完全に融解しなくても電子部品とプリント基板との電気的接続は達成されるため、チェック用半田バンプ14の径は、半田バンプ13の沈み量だけ小さい径よりやや大きく(例えば沈み量の10%)形成すれば半田付けの良否を十分判定することができる。即ち、チェック用半田バンプの径は、検査精度に応じて形成すればよい。
【0053】
また、チェック用半田バンプには、電気を通すものであれば半田以外の金属または樹脂を使用してもよいし、また、その形状も図1に示したh以下の間隔さえ確保すればいかなる形状で形成してもよい。
【0054】
次に、図6を使用して本発明の別の実施形態を説明する。
【0055】
図6は、BGA基板11底面のうち、チェック用半田バンプが配置される位置に深さhの凹部を形成し、当該凹部に半田バンプを固着したBGA型半導体装置をプリント基板20に載置した状態を示す側面図である。
【0056】
ここで、チェック用半田バンプ14には、半田バンプ13と同じものを使用する。このような構成とすることにより、半田バンプ13が正常に融解すると、各チェック用半田バンプ13は対応するチェック用パッド22に接触し、導通状態となる。
【0057】
後は上述した方法と同じ方法で、各チェック用電極を調べ、半田付けの良否を判定する。
【0058】
尚、図6に示す構成においては、前記凹部の深さをhより浅くし半田バンプがあるていど融解すれば導通するように構成してもよい。
【0059】
また、前記凹部の深さをhより浅くした分チェック用半田バンプ14の径を小さくしたり、前記凹部の深さをhより深くしてその分半田バンプ14の径を大きくし、チェック用パッド22との距離が半田バンプ13の沈み量に対応した高さになるように構成してもよい。
【0060】
次に、図7を使用して本発明のさらに別の実施形態を説明する。
【0061】
図7は、チェック用半田バンプ14の底部をハンマリング、研磨、化学エッチング等によって切欠部を形成しチェック用半田バンプ14として使用する場合の例を示す側面図である。
【0062】
この場合、チェック用半田バンプ14には、半田バンプ13と同じ半田バンプの底面を研磨等によって沈み量以下の切欠部を形成し、当該切欠部がチェック用パッド22の表面に対峙するように配置する。
【0063】
その後、所定のリフローを行い、上述した方法と同じ方法で、各チェック用電極を調べ、半田付けの良否を判定する。
【0064】
次に、図8を使用して本発明のさらに別の実施形態を説明する。
【0065】
図8は、プリント基板20の表面のうち、チェック用パッド22が配置される位置に凹部を形成し、当該凹部に半田バンプを固着したBGA型半導体装置をプリント基板20に載置した状態を示す側面図である。
【0066】
ここで、チェック用半田バンプ14には、半田バンプ13と同じものを使用し、当該チェック用半田バンプ14とフラックス40との間の距離が沈み量hとなるように前記凹部を形成する。このような構成とすることにより、半田バンプ13が正常に融解すると、各チェック用半田バンプ13は対応するチェック用パッド22に接触し、導通状態となる。
【0067】
後は上述した方法と同じ方法で、各チェック用電極を調べ、半田付けの良否を判定する。
【0068】
尚、図8に示す構成においては、前記凹部の深さをより浅くし半田バンプがあるていど融解すれば導通するように構成してもよい。
【0069】
また、前記凹部の深さを浅くした分チェック用半田バンプ14の径を小さくしたり、前記凹部の深さをより深くしてその分半田バンプ14の径を大きくし、フラックス40との距離が半田バンプ13の沈み量に対応した高さになるように構成してもよい。
【0070】
次に、図9を使用して本発明のさらに別の実施形態を説明する。
【0071】
図9は、BGA基板11底面のうち、プリント基板20に設けられたチェック用パッド22が配置される位置に対応する位置に凸部を形成し、当該凸部に導体15を固着したBGA型半導体装置をプリント基板20に載置した状態を示す側面図である。
【0072】
この場合、導体15には、半田バンプ13と同じ半田を使用してもよいし、銅やアルミのような金属を使用してもよい。導体15に半田を使用する場合には、図9に示すようにチェック用パッド22の表面にフラックス40を塗布すると当該導体の融着状態が良くなる。
【0073】
ここで、導体15とフラックス40との間の距離は、半田バンプ13の沈み量h以下となるように構成する。その後、所定のリフローを行い、上述した方法と同じ方法で、各チェック用電極を調べ、半田付けの良否を判定する。
【0074】
尚、図9に示したような凸部は、プリント基板のチェック用パッド22が配置される位置に設けてもよい。
【0075】
次に、図10を使用して本発明のさらに別の実施形態を説明する。
【0076】
図10は、BGA基板11底面のうち、プリント基板20に設けられたチェック用パッド22が配置される位置に対応する位置に凸部を形成し、当該凸部に導体15を固着したBGA型半導体装置を、チェック用パッド22の表面にソルダーペースト41を塗布したプリント基板20に載置した状態を示す側面図である。
【0077】
ここで、前記凸部の高さと前記ソルダーペースト41の塗布量は、BGA型半導体装置をプリント基板に載置させた際に前記導体15とソルダーペースト41との間の距離が沈み量h以下となるように形成される。
【0078】
BGA型半導体装置をプリント基板に載置しリフローした後は、上述した方法と同じ方法で、各チェック用電極を調べ、半田付けの良否を判定する。
【0079】
尚、上記ソルダーペーストに代えて、チェック用パッド22の表面にメッキ処理を施し、メッキ量を調整して前記沈み量を確保してもよい。
【0080】
次に、図11を使用して本発明のさらに別の実施形態を説明する。
【0081】
図11は、BGA基板11底面のうち、プリント基板20に設けられたチェック用パッド22が配置される位置に対応する位置に凸部を形成し、当該凸部に導体15を固着したBGA型半導体装置を、チェック用パッド22の表面にソルダーペースト41を塗布したプリント基板20に載置した状態を示す側面図である。
【0082】
ここで、ソルダーペースト41は、チェック用パッド22の表面上に一定の厚さで塗布され、その塗布量は、当該ソルダーペーストがリフロー工程で溶融したときに、前記導体15と溶融後のソルダーペースト41との間の距離が沈み量h以下となるように形成される。
【0083】
BGA型半導体装置をプリント基板に載置しリフローした後は、上述した方法と同じ方法で、各チェック用電極を調べ、半田付けの良否を判定する。
【0084】
この場合には、ソルダーペースト41の塗布量を調整する治具として図12に示すようなスクリーンマスクを使用する。同図に示すように、スクリーンマスク80には、各チェック用パッド22に塗布するソルダーペーストの量に相当する開口容積を有する中空部H1、H2が設けられている。
【0085】
ここで、H1は、図11に示す中央部のチェック用パッド22にソルダーペーストを塗布するための中空部であり、H2は、図11の右側に示すチェック用パッド22にソルダーペーストを塗布するための中空部である。
【0086】
チェック用パッド22の表面にソルダーペーストを塗布する際には、当該各中空部を対応するチェック用パッドの上に位置決めし、スクリーンマスク80をプリント基板20に載置する。
【0087】
その後、ソルダーペストを各中空部が埋まるようにスクリーンマスク80の表面全体に塗布し、当該マスクをプリント基板20から取り除く。
【0088】
このようにして塗布されたソルダーペーストは、図12に示すように、H2のほうがH1よりも開口容積が広いため、リフロー工程を経た後のソルダーペーストの高さは、図11に示すように、右側のチェック用パッド22に塗布されたものの方が高くなり、それぞれ凸部との間に沈み量hの間隙を確保する。
【0089】
以上説明したように本発明では、BGA型半導体装置に設けられた半田バンプの沈み量を考慮して、半田バンプやBGA基板あるいはプリント基板の形状を変化させ、リフロー後の電気的接続状態を容易に検査することを可能とする。
【0090】
なお、上述した各実施形態では、チェック用パッド22にフラックス40を塗布し、チェック用半田バンプ14と当該フラックスが融合してチェック用半田バンプ14がチェック用パッド22に融着する構成について説明したが、このフラックスは、本発明の必須要件ではなく、特に使用しなくてもよい。
【0091】
この場合には、チェック用半田バンプ14の底面とチェック用パッド22の表面との距離が沈み量hとなるように構成すればよい。
【0092】
また、上述した半田バンプやBGA基板あるいはプリント基板の形状の変化をそれぞれ組み合わせて使用してもよい。例えば、あるチェック用パッドはプリント基板に形成された凹部の中に配置され、あるチェック用パッドはプリント基板に形成された凸部の上に配置され、あるチェック用パッドはパッドの代わりに半田バンプを使用するような組合せが考えられる。
【0093】
また、本発明は、BGA型半導体装置にかぎらず、表面実装部品等通電用部材を溶融して、電気的接続を行うすべての電子部品の実装検査に適用することができる。
【0094】
【発明の効果】
以上説明したように、本発明によれば、BGA型半導体装置に代表される表面実装型電子部品の半田付け不良を特別な検査装置等を使用することなく、テスターのみで簡易にかつ精度よく判定することができる。
【図面の簡単な説明】
【図1】本発明をBGA型半導体装置のプリント基板への実装に適用した場合の一実施の形態を示す立体図。
【図2】図1に示すBGA型半導体装置をプリント基板に載置した状態を示す側面図。
【図3】図1に示すBGA型半導体装置をプリント基板に載置した後、所定のリフロー工程を行い、当該工程において半田付けが正常に終了したときの状態を示す側面図。
【図4】図1に示すBGA型半導体装置をプリント基板に載置した後、所定のリフロー工程を行い、当該工程において半田付けが正常に終了しなかったときの状態を示す側面図。
【図5】図1に示すBGA型半導体装置の1電極あたりの重量と沈み量との関係を示すプロット図。
【図6】図1に示すBGA基板の裏面に凹部を形成してチェック用半田バンプを配置し、プリント基板に載置したときの状態を示す側面図。
【図7】図1に示すBGA型半導体装置に切欠部を形成した半田バンプを配置し、プリント基板に載置したときの状態を示す側面図。
【図8】図1に示すプリント基板の表面に凹部を形成してチェック用パッドを配置し、BGA型半導体装置を載置したときの状態を示す側面図。
【図9】図1に示すBGA基板の裏面に凸部を形成して導体を配置し、プリント基板に載置したときの状態を示す側面図。
【図10】図1に示すBGA基板の裏面に凸部を形成して導体を配置し、プリント基板に配置されたパッドにソルダーペーストをその厚みを変化させて塗布し、BGA型半導体装置をプリント基板に載置したときの状態を示す側面図。
【図11】図1に示すBGA基板の裏面に凸部を形成して導体を配置し、プリント基板に配置されたパッドにソルダーペーストをその面積を変化させて塗布し、BGA型半導体装置をプリント基板に載置したときの状態を示す側面図。
【図12】図11で使用するソルダーペーストを塗布する際に使用するスクリーンマスクの構造および使用例を示す立体図。
【符号の説明】
10…BGAモールド、11…BGA基板、13…半田バンプ、14…チェック用半田バンプ、15…導体、20…プリント基板、21…パッド、22…チェック用パッド、30…チェック用電極、40…フラックス、41…ソルダーペースト、70…テスター、80…スクリーンマスク、H1、H2…中空部。

Claims (6)

  1. 第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、
    前記電子部品に設けられた第1の検査用導体と、
    前記基板に設けられた第2の検査用導体
    を具備し、
    前記第1の検査用導体および前記通電用部材は、
    同一径の半田ボールから形成され、
    前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記電子部品の前記第1の検査用導体の配設位置に凹部を設けた
    ことを特徴とする電子部品実装基板。
  2. 第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、
    前記電子部品に設けられた第1の検査用導体と、
    前記基板に設けられた第2の検査用導体と
    を具備し、
    前記第1の検査用導体および前記通電用部材は、
    同一径の半田ボールから形成され、
    前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記第1の検査用導体を形成する半田ボール一部を切り欠いた
    ことを特徴とする電子部品実装基板。
  3. 第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、
    前記電子部品に設けられた第1の検査用導体と、
    前記基板に設けられた第2の検査用導体と
    を具備し、
    前記第1の検査用導体および前記通電用部材は、
    同一径の半田ボールから形成され、
    前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記基板の前記第2の検査用導体の配設位置に凹部を設けた
    ことを特徴とする電子部品実装基板。
  4. 第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、
    前記電子部品に設けられた第1の検査用導体と、
    前記基板に設けられた第2の検査用導体と
    を具備し、
    前記第1の検査用導体と前記第2の検査用導体との間の距離が該通電用部材の沈み量以下となるように、前記電子部品の前記第1の検査用導体の配設位置に凸部を設けた
    ことを特徴とする電子部品実装基板。
  5. 第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を 介して接続した電子部品実装基板において、
    前記電子部品に設けられた第1の検査用導体と、
    前記基板に設けられた第2の検査用導体と
    を具備し、
    前記第2の検査用導体は、
    ソルダーペーストから形成され、
    前記第1の検査用導体と前記ソルダーペーストとの間の距離が、該通電用部材の沈み量以下となるように、前記電子部品の前記第1の検査用導体の配設位置に凸部を設けるとともに、前記ソルダーペーストの塗布量を調整した
    ことを特徴とする電子部品実装基板。
  6. 第1の電気的接続部位が配置された電子部品と、該第1の電気的接続部位に対応する位置に第2の電気的接続部位が配置された基板とを、溶融することにより該第1の電気的接続部位と該第2の電気的接続部位との間を電気的に接続する通電用部材を介して接続した電子部品実装基板において、
    前記電子部品に設けられた第1の検査用導体と、
    前記基板に設けられた第2の検査用導体と
    を具備し、
    前記第2の検査用導体は、
    ソルダーペーストから形成され、
    前記第1の検査用導体と溶融した後の前記ソルダーペーストとの間の距離が、該通電用部材の沈み量以下となるように、前記ソルダーペーストの塗布量を調整した
    ことを特徴とする電子部品実装基板。
JP21349597A 1997-08-07 1997-08-07 電子部品実装基板 Expired - Fee Related JP3635882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21349597A JP3635882B2 (ja) 1997-08-07 1997-08-07 電子部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21349597A JP3635882B2 (ja) 1997-08-07 1997-08-07 電子部品実装基板

Publications (2)

Publication Number Publication Date
JPH1154881A JPH1154881A (ja) 1999-02-26
JP3635882B2 true JP3635882B2 (ja) 2005-04-06

Family

ID=16640152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21349597A Expired - Fee Related JP3635882B2 (ja) 1997-08-07 1997-08-07 電子部品実装基板

Country Status (1)

Country Link
JP (1) JP3635882B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894804B1 (ko) 2007-06-25 2009-04-24 (주)씨앤에스 테크놀로지 반도체부품의 결합 체크 방법
JP5186344B2 (ja) 2008-12-01 2013-04-17 パナソニック株式会社 チップを有する半導体装置
JP2011254053A (ja) * 2010-06-04 2011-12-15 Nec Corp 半導体パッケージ、配線基板、及びリフロー炉

Also Published As

Publication number Publication date
JPH1154881A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
US5828128A (en) Semiconductor device having a bump which is inspected from outside and a circuit board used with such a semiconductor device
US20200113056A1 (en) Printed circuit board and electronic device
JP3613167B2 (ja) パッド電極の接続状態の検査方法
KR20010017187A (ko) 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크
JP3635882B2 (ja) 電子部品実装基板
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
JP2715793B2 (ja) 半導体装置及びその製造方法
US20020146920A1 (en) Method of soldering contact pins and the contact pins
JP2022173486A (ja) プリント回路板及び電子機器
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP3601714B2 (ja) 半導体装置及び配線基板
JPH1126931A (ja) 電子部品実装基板およびその接続検査方法
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JPH0758173A (ja) 半導体装置のバーンイン方法及び半導体装置
JP3761479B2 (ja) 半導体装置およびその製造方法
JP3845314B2 (ja) Bga部品、bga部品の実装方法及び半導体装置
JPH1126903A (ja) 電子部品実装基板およびその接続検査方法
JPH08340164A (ja) Bga型パッケージの面実装構造
JPH1041426A (ja) ボールグリッドアレイパッケージ実装構造とボールグリッドアレイパッケージ
JP2002313998A (ja) 半導体装置
JP2932999B2 (ja) 半導体チップ
JP2000164772A (ja) エリアアレイパッケージic用の補助プリント配線板、icのテスト方法およびプリント配線板の修復方法
JPS59218754A (ja) チツプキヤリアのバンプの形成方法
JPH09127178A (ja) 基板間の接続状態検査方法及び基板
JP3061726B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees