JP3601714B2 - 半導体装置及び配線基板 - Google Patents
半導体装置及び配線基板 Download PDFInfo
- Publication number
- JP3601714B2 JP3601714B2 JP2002004698A JP2002004698A JP3601714B2 JP 3601714 B2 JP3601714 B2 JP 3601714B2 JP 2002004698 A JP2002004698 A JP 2002004698A JP 2002004698 A JP2002004698 A JP 2002004698A JP 3601714 B2 JP3601714 B2 JP 3601714B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bumps
- semiconductor device
- soldering
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体チップ等の電子部品をパッケージ内に設けた半導体装置に関し、より詳細にはボールグリッドアレイ（以下ＢＧＡという）型の半導体装置に関する。より詳細には、本発明はＢＧＡ型半導体装置の検査の精度の向上を考慮した構成を有するＢＧＡ型半導体装置に関する。
【０００２】
近年、半導体チップが高集積化してきており、また、半導体装置の実装の高密度化が要求されてきている。
【０００３】
そこで、ＱＦＰ型半導体装置に比べて、半導体装置の裏面にボール状の外部接続用端子を広いピッチでアレイ状に設けることができ、かつ端子の変形が少ないという特徴を有するＢＧＡ型半導体装置が注目されてきている。ＱＦＰ型半導体装置の外部接続用端子はその端部に沿って設けられているので、これを配線基板（プリント基板、回路基板、マザーボード又は単に基板などとも言われる）上にはんだ付けした状態を目視で容易に確認できる。
【０００４】
しかしながら、ＢＧＡ型半導体装置では裏面の全面又は一部にアレイ状にボール状の端子が設けられているため、内部のはんだ付け状態を外から確認することは極めて困難である。本発明は、この点に着目してなされたものである。
【０００５】
【従来の技術】
ここで、図３６を参照して、従来のＢＧＡ型半導体装置を簡単に説明する。図３６は、ＢＧＡ型半導体装置のパッケージ１０の裏面を示す。パッケージ１０内には、図示しないＬＳＩ等のベアチップが収容されている。パッケージの裏面であってチップの位置に対応する領域部分を除き、ボール状のはんだバンプ１２がマトリクス状に設けられている。ボール状のはんだバンプ１２は、例えば銅のコアとその周囲を覆うニッケルと金（Ｎｉ−Ａｕ）の合金でメタライズしたものである。
【０００６】
図３７は、上記ＢＧＡ型半導体装置を配線基板１４上に搭載し、はんだバンプ１２と配線基板１４上のフットプリント１６とをはんだ付けする様子を示す図である。配線基板１４上のフットプリント１６にメタルマスクを用いてはんだペーストを印刷した後、ＢＧＡパッケージ１０をペースト上に搭載し、リフロー処理によってはんだ付けする。
【０００７】
【発明が解決しようとする課題】
はんだ付けの状態を目視又は顕微鏡で行う場合、はんだバンプ１２はパッケージ１０の裏面内部にまで配置されているので、全てのはんだバンプ１２のはんだ付け状態を検査することが困難である。例えば、図３６のはんだバンプ１２ａはパッケージ１０の周辺部分にあるので、そのはんだ付け状態の確認は容易である。しかしながら、はんだバンプ１２ｂは内側に位置しているので、パッケージ１０の外からはんだ付け状態を確認することは困難である。なお、上記はんだ付け状態とは、具体的にはリフロー処理で形成されるはんだフィレット（はんだバンプ１２とフットプリント１６とを結合するはんだ部分）の状態を意味する。特に、通常はんだバンプ１２の厚みは約０．３５ｍｍと薄いため、内側に位置するはんだフィレットの状態を検査するのは困難である。
【０００８】
本発明は、上記従来技術の問題点を解決し、ＢＧＡ型半導体装置等の内部に端子（電極）を有する半導体装置と配線基板とのはんだ付け状態を精度よく容易に確認可能とする構成を有する半導体装置及び配線基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、はんだバンプをパッケージの所定面に有する半導体装置において、
前記はんだバンプは、はんだバンプから所定方向に延びる複数のパターンを有するはんだバンプを含み、
かつ、前記複数のパターンは、平面十字状に設けられていることを特徴とする半導体装置である。
【００２２】
【発明の実施の形態】
以下、本発明の実施例を添付図面を参照して説明する。
【００２３】
図１は、本発明の第１実施例によるＢＧＡ型半導体装置のパッケージの裏面を示す図、図２はこのパッケージの裏面の一部を示す斜視図、図３はパッケージ一部を示す側面図である。第１実施例の特徴は、パッケージの裏面の周囲（外側から見える部分）に３種類の異なる大きさのはんだバンプを交互に配置したことを特徴とする。また、配線基板上のフットプリントははんだバンプの大きさに関係なく全て同一寸法とし、はんだペーストの供給量もすべて同一とする。
【００２４】
ガラスエポキシ等で形成されたパッケージ２０の裏面の最外周に位置するはんだバンプは、大型バンプ２１、標準バンプ２２、及び小型バンプ２３が順番に配列されている。最外周以外に位置するはんだバンプはすべて標準バンプ２２である。標準バンプ２２は一般に使用されているはんだバンプと同等の大きさを有し、大型バンプ２１は標準バンプ２２よりも大きいサイズであり、小型バンプ２３は標準バンプ２２よりも小さいサイズを有する。
【００２５】
これらの３種類のはんだバンプ２１、２２、２３の大きさは、ＢＧＡ型半導体装置が搭載される配線基板１４（図４参照）上に供給されるはんだ膜厚から算出する。通常のはんだバンプである標準バンプ２２の径（最大径）が０．７ｍｍで高さが０．３５ｍｍの場合、はんだペーストは厚みｔ（図４参照）が２．０ｍｍ程度のメタルマスク１８を用いて供給され、リフロー後のはんだ膜厚は約０．１ｍｍである。このことから、大型バンプ２１と小型バンプ２３とのバンプの高さの差Ｄ（図３参照）は０．１ｍｍ以下とする必要がある。なお、図３において、バンプの大きさに応じてランド２４、２５、２６の大きさも異なる。ランド２４、２５、２６のそれぞれの中心間の距離は同一であるが、ランドの大きさ（はんだバンプの大きさ）が異なるので、図３に示す隣接するはんだバンプ間のギャップＧ１、Ｇ２は異なる。
【００２６】
以下に、各はんだバンプ２１、２２、２３の大きさの一例を示す。
【００２７】
【表１】
第１実施例では、最外周に配列された３種類のバンプ２１、２２、２３のはんだ付け状態を検査することで、内側のはんだ付け状態の良否を判断する。即ち、３種類のバンプ２１、２２、２３のはんだつけ状態が不良であれば、内側のはんだ付け状態も不良である可能性が高いので、この場合にははんだ不良と判断する。以下、この検査を詳述する。
【００２８】
まず、上記ＢＧＡ型半導体装置のはんだ付け及び検査の手順を図５を参照して説明する。
【００２９】
まず、スクリーン印刷機２７を用いて、配線基板にはんだペーストを印刷する。次に、はんだペースト印刷量検査機２８ではんだペースト印刷量が適切かどうかを検査する。前述したように、内側のはんだ付けの状態は、外側のはんだバンプ２１、２２、２３が全て良好にはんだ付けされているかどうかで判断する。よって、スクリーン印刷後にはんだペースト印刷状態をはんだペースト印刷量検査機２８を用いて検査し、はんだ膜厚及びはんだ量をチェックする。
【００３０】
図６は、このチェックを説明するための図である。図６（ａ）ははんだペーストが良好に印刷された状態を示し、図６（ｂ）は不良状態を示す。良好な印刷状態のはんだペースト３１は、配線基板１４上のフットプリント上に、所定の厚みでかつ上面が平坦である。この状態を確認すると、図５に示す部品搭載機３９による部品搭載工程に進む。図６（ｂ）に示す不良状態を確認すると、印刷不良として、配線基板１４をリジェクトする。不良状態のはんだペーストは、所定の厚みがなく、また上面は平坦でない。そして、図５に示すように、印刷条件を見直す。例えば、はんだペーストを塗布するスキージのスピードや印圧等を調整する。このようにして、フットプリント１４にはんだペースト３１が確実に供給されていることを確認することによって、ＢＧＡ型半導体装置の内側のはんだ付け状態を保証する。
【００３１】
次に、部品搭載機２９を用いてＢＧＡ型半導体装置を配線基板１４に搭載し、リフローはんだ付け機３０ではんだ付けする。そして、以下に説明する検査工程に進む。
【００３２】
図７（ａ）は、部品搭載後であってリフロー処理前の状態を示す図であり、図７（ｂ）はリフロー処理後の状態を示す。大型バンプ２１ははんだ過剰となり、そのはんだフィレット３３と標準バンプ２２のはんだフィレットとの間隙は小さい。しかしながら、この間隙に、図７（ｃ）の参照番号３４で示すはんだブリッジが発生していなければ、内側の標準バンプ２２間は間隙が上記間隙よりも広いので、内側の標準バンプ２２は良好なはんだ付け状態であると判断できる。また、小型バンプ２３が良好にはんだ付けされていれば、内側の標準バンプ２２は小型バンプ２３よりも高さが高いので、未はんだ（未接合）の発生はないと判断できる。即ち、図７（ｃ）に示すように、小型バンプ２３に未はんだ３５を確認すると、内側の標準バンプ２２にも未はんだが発生していると考えられる。
【００３３】
なお、異なるサイズのはんだバンプは最外周のみならず、外側から確認できる範囲でその内側に設けてもよい。また、大型バンプ２１、標準バンプ２２及び小型バンプ２３を検査専用に設けてもよく、また実際に信号を伝達するものであってもよい。
【００３４】
図８は、上記本発明の第１実施例の変形例を示す図である。この変形例は、第１実施例を簡略化したものである。図８（ａ）に示すように、小型バンプ２３のみからなる最外周を作成し、その内側に標準バンプ２２を配列する。図８（ｂ）に示すように、目視又は顕微鏡で小型バンプ２３が良好にはんだ付けされていれることが確認できれば、内側の標準バンプ２２は小型バンプ２３よりも高さが高いので、未はんだ（未接合）の発生はないと判断できる。この変形例では、大型バンプ２１を用いていないので、検査の精度は第１実施例よりも劣るが、簡易的に接合品質をチェックすることができる。
【００３５】
図９は、本発明の第２実施例を示す図である。第２実施例では、第１実施例及びその変形例とはことなり標準バンプ２２のみで構成されるが、最外周にあるいくつかの標準バンプ２２ａ、２２ｂ間の距離Ｌ１を通常の標準バンプ２２間の距離Ｌ２よりも小さくし、Ｌ１の距離にはんだブリッジ３６が生じているかどうかを検査する。ブリッジが生じていなければ、その他の部分にははんだブリッジが生じていないと判断できる。ブリッジ３６が生じていれば、その他の部分にはんだブリッジが生じている可能性があると判断する。第２実施例は、第１実施例よりも検査精度は劣るが、簡易的に接合品質をチェックすることができる。
【００３６】
次に、本発明の第３実施例について説明する。第３実施例は、従来から行われているＸ線透過像を用いてはんだ接合部の状態を判断する方法において、その精度を向上させることができる構成を有したＢＧＡ型半導体装置である。
【００３７】
まず、図１０を参照して、Ｘ線透過像を用いた従来の検査方法について説明する。いま、図１０（ａ）は、良好なはんだ付け状態及び不良なはんだ付け状態を示す。Ｘ線透過像を例えば、矢印Ｘ方向から照射する。Ｘ線透過像を図１０（ｂ）に示す。図示するように、はんだのある部分は丸い影となって写るため、はんだ付けの状態がわからない。
【００３８】
図１１及び図１２は、本発明の第３実施例によるＢＧＡ型半導体装置の要部を示す図である。ガラスエポキシ等のパッケージ３８にはスルーホール３７が設けられ、この中及び対向する面上に図示するパターン部分を有する銅等の導体３９が設けられている。パッケージ３８の裏面（下面）には、スルーホール３７の周囲にリング状のはんだバンプ４２、及び導体３９の一部であるリング状のランドから４つの直交する方向に延びる４つの引き出しパターン（検査パターンともいう）３９ａ、３９ｂ、３９ｃ及び３９ｄが形成されている。スルーホール３７内部には銅等の導電材４０が充填され、はんだバンプ４２を形成する部分の表面には、銅の酸化防止用Ｎｉ−Ａｕ等のメッキ層４１が設けられている。
【００３９】
はんだバンプ４０の径Ｄ１は、対向する２つの引き出しパターン（例えば、（ａ）の３９ａと３９ｂ）の端部間の距離Ｄ２よりも小さく、例えばＤ１＝０．７ｍｍ、Ｄ２＝１．０ｍｍである。また、各引き出しパターン３９ａ〜３９ｄの長さＬ３及び幅は、例えばそれぞれ０．１５ｍｍ及び０．３ｍｍである。
【００４０】
上記引き出しパターン３９ａ〜３９ｄは、Ｘ線透過像によるはんだ付け状態の検査精度を向上させる機能を有する。このような引き出しパターン３９ａ〜３９ｄを有するはんだバンプ４２を、例えばパッケージ３８の裏面の最外周をバンプの並びを形成するように設ける。
【００４１】
図１３は、上記ＢＧＡ型半導体装置を配線基板１４上に搭載した後、リフロー処理してはんだ付けした状態を示す。はんだバンプ４２とフットプリント１６との間には、はんだフィレット４３が図示するように形成されている。はんだ付けが正常な場合、はんだフィレット４３は引き出しパターン３９ａ既往３９ｄ上にも形成されている。この引き出しパターン３９ａ〜３９ｄ上に、はんだがどのように形成されているかをＸ線透過像を観察することで、はんだ付けの良否を判断する。
【００４２】
図１４は、はんだ付けが良好な状態及び不良な状態、並びにこれらのＸ線透過像を示す。はんだ付けが良好な場合は、４つの引き出しパターン３９ａ〜３９ｄ上にはんだがのるので、すべての引き出しパターン３９ａ〜３９ｄが確認できる。ただし、図１４中に良品限度として示してあるように、４つの引き出しパターン３９ａ〜３９ｄにおいて各パターンの一部が確認できる場合の良品と判断して差しつかえない。未はんだの場合にははんだが引き出しパターン３９ａ〜３９ｄにのらないので、Ｘ線透過像でランド部分のみが確認でき、４つの引き出しパターン３９ａ〜３９ｄのいずれも確認することができない。
【００４３】
図１５は、引き出しパターン３９ａ〜３９ｄを形成する方法を示す図である。まず、図１５（ａ）に示すように、ガラスエポキシ等の基板３８に適当な治具でスルーホール３７を形成する。次に、図１５（ｂ）に示すように、銅等の導体をメッキ処理等でスルーホール３７内及び基板３８の両面全面に設けた後、パターニングする。そして、図１５（ｃ）に示すように、コアを形成するための銅等をスルーホール３７内及びランド上に設ける。最後に、図１５（ｄ）に示すように、Ｎｉ−Ａｕメッキ４１を形成する。
【００４４】
なお、はんだバンプ４２間のピッチＰ１を狭くするためには、図１６に示すような配置とすることが好ましい。隣り合うはんだバンプ４２から延びている引き出しパターン３９ａ〜３９ｄは、４５°傾斜している。この配列でＰ＝０．６５ｍｍの狭ピッチ化が可能となる。
【００４５】
次に、図１７を参照して本発明の第４実施例によるＢＧＡ型半導体装置について説明する。第４実施例は、スリット５２を有するはんだバンプ５１を、パッケージ５０の最外周に並べたことを特徴とする。図１７に示すスリット５２は十字形である。リフロー処理で溶融したはんだは、はんだ付けが正常な場合、このスリット５２内に漏れ上がり、はんだフィレットが形成される。この状態を観察して、はんた付けの良否を判断する。
【００４６】
図１８は、上記はんだバンプ５１を形成する方法を示す図である。まず、図１８（ａ）に示すように、ガラスエポキシ等の基板５０にスルーホール５３を形成し、銅等の導体をメッキ等で形成した後、パターニングする。次に、図１８（ｂ）に示すように、スルーホール５３内部に銅等を充填し、はんだバンプ５１のコア５５を形成する。そして、図１８（ｂ）に示す十字状の突起を有する金型５６をコア５５に押し当て、コア５５に十字状のスリットを形成する。最後に、Ｎｉ−Ａｕメッキ層５７を図１８（ｃ）に示すように形成する。
【００４７】
図１９は、上記第４実施例において、はんだ付けが良好な場合と不良な場合を示す図である。はんだ付けが良好な状態では、はんだフィレット５８がはんだバンプ５１の周囲のみならず、スリット５２内部にも存在する。一方、はんだ付けが不良な状態では、スリット５２内部にはんだが存在せず、スリット５２が露出している。よって、容易かつ精度よくはんだ付け状態を検査することができる。
なお、バンプ５１のスリット５２内にはんだが存在することで、バンプ５１とはんだが接触する面積が大きくなるため、はんだ付け強度が上がるという効果も得られる。
【００４８】
次に、図２０を参照して、本発明の第５実施例によるＢＧＡ型半導体装置を説明する。第５実施例は、基板５９のそりや作業条件等により不良はんだ付けが発生する可能性の高い位置に、通常サイズ（前述の標準バンプ２２に相当）のはんだバンプ６１よりも小さいサイズ（少なくとも、標準バンプ２２よりも高さが低い）のはんだバンプ６２を設けたことを特徴とする。この小型バンプ６２にはんだ付けが正しく行われていることが確認できれば、標準バンプ６１のはんだ付けも正常であると判断できる。
【００４９】
この確認を行うために、小型バンプ６２に対応する位置にある配線基板５９上のフットプリントは、引き出しパターン７０でパッケージ６０の外側に位置するフットプリント６５に電気的に接続されている。フットプリント６５には、プローブ６６が接続可能である。
【００５０】
他方、小型バンプ６２は、ガラスエポキシ等のパッケージ６０に設けられたスルーホール６３（内部に導体が設けられている）に結合し、図２０に示すようにプローブ６７が接続可能になっている。このスルーホール６３がないＢＧＡ型半導体装置に対応するため、配線基板５９には小型バンプ６２に対応する位置に設けられたスルーホール６４が設けてある。スルーホール６４内には、銅等の導電体６９が設けれている。更に、プローブ６８が接続できるように、スルーホール６４の周囲にフットプリントが設けられている。
【００５１】
プローブ６６と６７、又はプローブ６６と６８が導通するがどうかをチェックすることで、小型バンプ６２のはんだ付けが良好であるかどうか、即ち標準はんだバンプ６１のはんだ付けが良好であるかどうかを判断することができる。
【００５２】
図２１は、本発明の第６実施例を示す図である。第６実施例では、基板７５のそりや作業条件等により不良はんだ付けが発生する可能性の高い位置に、はんだバンプ７１を通常ピッチよりも狭いピッチで配列したことを特徴とする。図２１では、狭いピッチで配列されているはんだバンプを７４ａ、７４ｂとして示してある。狭いピッチのはんだバンプ７４ａ、７４ｂにはんだブリッジ７６が発生していないことが確認できれば、標準ピッチで配列されている他のはんだバンプ７４のはんだ付けも正常であると判断できる。なお、配線基板７５上のフットプリントも狭いピッチに対応させて、配置されている。
【００５３】
狭いピッチのはんだバンプ７４ａ、７４ｂは、内部に導体を有するスルーホール７２、７３でパッケージの表面（上面）でプローブ６６、６７に接続可能である。はんだプリッジ７６が発生していれば、プローブ６６と６７は導通する。この場合には、他のバンプ７４部分にはんだブリッジが発生している可能性があると判断できる。プローブ６６と６７が導通していなければ、他のバンプ７４部分にはんだブリッジが発生している可能性はないと判断してよい。
【００５４】
なお、第６実施例は、前述の第２実施例に類似しているが、第２実施例ではパッケージの外側から観察できる点で異なる。
【００５５】
図２２は、本発明の第７実施例を示す図である。第７実施例は、配線基板８０に検査用のスルーホール８１を設け、このスルーホール８１を介してＢＧＡ型半導体装置のパッケージ７７に設けられたはんだバンプ７８とのはんだ付けの状態を検査することを特徴とする。なお、図示するスルーホール８１内部には導体が設けられている。
【００５６】
図２３は、スルーホール８１を介したはんだ付け検査を示す図である。図２３（ａ）は、良好ははんだ付けを示す。図示するように、良好なはんだフィレット８２が形成されている場合には、スルーホール８１内部のはんだが吸い上げられた状態（スルーホール８１の端部近傍のはんだ凹面）にある。換言すれば、このような状態が形成されるようなはんだペースト量を塗布する必要がある。
【００５７】
図２３（ｂ）は、未はんだ不良を示す。はんだがはんだボール７８に接続されていないため、はんだが吸い上げられていない。図２３（ｃ）は、はんだブリッジによる不良を示す。この場合には、スルーホール８１内のはんだが極端に吸い上げられている。
【００５８】
次に、本発明の第８実施例を説明する。第８実施例は、従来から行われている超音波を用いてはんだ接合部の電気的特性を検出することではんだ接合部の状態を判断する方法において、その精度を向上させることができる構成を有したＢＧＡ型半導体装置である。
【００５９】
まず、図２４及び図２５を参照して、超音波を用いた従来の検査方法について説明する。超音波プローブ８８をＢＧＡ型半導体装置のパッケージ８５内に設けられたスルーホール８６から延びている導体のランド部分に一定の荷重をもって接触させる。そして、上記ランドと一体に形成され、かつスルーホール８６内に形成されている導体膜を介してはんだバンプ８７に超音波を伝搬させ、その反射エネルギーを検出することではんだ付け状態（はんだフィレット８９の状態）の良否を判断する。
【００６０】
図２６は、この測定方法の原理を示す図である。一定の荷重をもってプローブをリードに接触させ、超音波を出力する。この超音波はリードの下にあるはんだフィレットを歪ませる。反射してプローブに戻る超音波は、はんだフィレットの歪み量を反映している。正常にはんだフィレットが形成されている場合の特性を予め測定しておき、この特性に合致しない場合にははんだ付け不良と判断できる。
【００６１】
はんだフィレットが超音波振動の観点から周囲の影響を受けない場合には、精度よくはんだ付けの良否を判断できる。しかしながら、実際には図２５に示すように、複数のはんだバンプが近接してパッケージ８５に支持されているため、被測定バンプに超音波を与えてもすべてが被測定バンプに伝達されるものではなく、一部はパッケージ８５を伝搬する。したがって、超音波プローブ８８が受ける反射波も被測定バンプの周囲から入力される。これでは、精度よくはんだ接合状態の良否を判断できない。以下に説明するように、第８実施例はこの点を考慮した構成を有する。
【００６２】
図２７は本発明の第８実施例によるＢＧＡ型半導体装置の要部を示す断面図、図２８はこのＢＧＡ型半導体装置の裏面（底面）を示す図である。また、図２９は図２７に示す要部の周辺部分も含めた断面図である。
【００６３】
第８実施例は、図２７に示すスリット１００を図２８示すように格子状に設けて、各はんだバンプ９３を音響的に分離した構成としたことを特徴とする。スリット１００は、パッケージ９０の表面及び裏面に形成されている。なお、パッケージ９０の裏面のベアチップ９５に対応する部分にははんだバンプ９３が形成されていないので、スリット１００を設ける必要はない。だたし、製造工程の都合から、この部分にスリット１００を設けてもよい。
【００６４】
スリット１００は、プローブ８８をスルーホール９１内の導体９２と一体に形成されるランド部分に一定の荷重をもって接触させて、はんだフィレット９４を振動させたときに、この振動が隣接するはんだ接合部に伝搬するのを阻止する機能を有する。スリット１００の深さは、パッケージ９０の材料や厚み等の種々の要素によって決められる。例えば、パッケージ９０がガラスエポキシ製で１．９ｍｍの厚みを有するときに、０．６ｍｍ程度の深さがあれば、音響的に各はんだバンプ９３を切り離すことができる。
【００６５】
図２９に示すように、１つずつプローブ８８を接触させて、音響特性を測定する。
【００６６】
図３０は、図２９に示す４つのポイントを測定した結果の一例を示すグラフである。予め良好ははんだ付けで測定して得られたインピーダンスから、基準値を決定する。この基準値は、この値以上のインピーダンス値は、正常なはんだ付けであると判断できるものである。図２９に示すポイント１、２及び４のインピーダンスは、上記基準値を越えているのに対し、ポイント３は基準値を下回っている。よって、図３０に示す測定結果から、ポイント３ははんだ不良であると判断できる。なお、未はんだの場合は得られるインピーダンスはパッケージ９０のインピーダンスにほぼ等しい。
【００６７】
上記測定において、各ポイントはスリット１００で音響的に分離されているため、各ポイントのはんだ付け状態の良否判断の信頼性は高いものである。
【００６８】
次に、本発明の第９実施例を説明する。本発明は、前述の第１ないし第８実施例と同様にボール状のはんだバンプを用いているが、第９実施例では半導体装置にボール状のはんだバンプを設けておくのではなく、実装配線基板にスルーホールを設けておき、この中にはんだの固まり（はんだボール）を挿入しておくことを特徴とする。これにより、製造工程を簡略化できるとともに、はんた付けの状態を容易に確認することができる。
【００６９】
図３１は、第９実施例を示す図である。半導体装置のパッケージ１２０には、平面を有する電極１２１が設けられている。パッケージ１２０内には半導体チップが設けられ、平面電極１２１は内部配線で半導体チップに電気的に接続されている。一方、半導体装置を実装する配線基板１２３は、半導体装置の平面電極１２１に対応したスルーホール１２５を有する。図３１（ｃ）に示すように、スルーホール１２５をジグザグに設け、ピッチＰ２＝Ｐ３とすることで、半導体装置の端子を効率的に配置できる。各スルーホール内には、銅等のメッキで形成されるスルーホール電極１２４が設けられている。このスルーホール電極１２４は、配線基板１２３の実装面に又はこれに加え実装面と対向する面にパターン部分を有する。なお、このパターン部分は省略してもよい。
【００７０】
はんだボール１２２の直径は、スルーホール電極１２４が設けられたスルーホール１２５の径よりもわずかに大きい。一例として、スルーホール１２５の径が１．６ｍｍの場合、はんだボール１２２の径は１．３ｍｍ程度である。これは、はんだボール１２２をスルーホール１２５内に圧入するためである。圧入されたはんだボール１２２は実装面から部分的に突出している。はんだボール１２２は延性があるため、上記圧入作業は容易である。この圧入作業を更に容易にするために、配線基板１２３を予熱してもよい。例えば、はんだボール１２２が共晶はんだＳｎ６０Ｐｂ４０の場合その融点は１８３℃なので、配線基板１２３を約１００℃に予熱しておく。勿論、他の実施例と同様に、Ｓｎ９０Ｐｂ１０等の高融点はんだやＳｎ、Ｐｂ＋Ｂｉ１５等の低融点はんだを用いてもよい。また、余熱に代えて、フラックスをスルーホール１２５内部へ塗布してもよい。フラックスの粘着性により、はんだボール１２２が仮固定される。
【００７１】
はんだボール１２１２が圧入された状態で半導体装置の平面電極１２１をはんだボール１２２上に搭載し、前述したようなリフロー処理ではんだを溶融してはんだ付けを行う。図３１（ｄ）に、はんだ付けの状態を示す。図示するように、はんだフィレット１２６が形成されている。このはんだ付けの状態は、図２２及び図２３を参照して説明したように、配線基板の裏面から容易にチェックできる。また、第９実施例によれば、半導体装置にボール状のはんだバンプを設ける必要がないため、第１ないし第８実施例で必要であったバンプ形成設備が不要になるという効果も得られる。
【００７２】
図３２は、図３１に示す第９実施例の変形例を示す図である。第９実施例でははんだボール１２２を用いていたが、図３２に示す変形例では、くさび形はんだ１３１を用いることを特徴とする。くさび形はんだ１３１の最大径は例えば１．２ｍｍである。最小径Ｄ４は０．６ｍｍで、テーパ状に幅広がりとなっていおり、その根元付近の径は０．９ｍｍのスルーホールの径Ｄ３よりも大きい。くさび形はんだ１３１を用いても第９実施例と同様な効果が得られる。
【００７３】
図３３は、本発明の第１０実施例の説明図である。第１０実施例は、配線基板又は半導体装置のパッケージの反りを測定することで、はんだ接合部の良否を判断することを特徴とする。第１０実施例による半導体装置のパッケージ１４０の上面の４つのコーナー部分には、銅等で構成されるパッド等の反射部１４１が設けられている。この反射部１４１にレーザービームを照射し、その反射光を例えば図３４に示す４分割フォトディテクタ１５０で検出することで、半導体装置のパッケージ１４０の歪みを検出する。パッケージ１４０にバンプ１４３が取り付けられているので、パッケージ１４０が歪んでいる場合には接合部のはんだ付け不良が予想される。
【００７４】
４分割フォトディテクタ１５０は、４つの分割されたフォトディテクタ１５１〜１５４を有する。パッケージ１４０に歪みがなければ、反射光は入射光Ｌ１、Ｌ２と同一光軸を通り、４分割フォトディテクタ１５０上にを均等に照射される。これに対し、基板が歪んでいる場合には、反射光は入射光Ｌ１，Ｌ２とは異なる光軸を有し、４分割フォトディテクタ１５０上の照射位置がずれる。このずれを４分割フォトディテクタの４つの出力信号を処理して特定する。この処理を４つのコーナー部分に設けられた反射部１４１についてそれぞれ行い、パッケージ１４０の反り等の歪みを特定して、ぱんだ付けの状態を推定する。
【００７５】
併せて、配線基板１４５の歪みを同様に測定する。基板１４５上には、銅等で構成されるパッド等の反射部１４６及び１４７が設けられている。反射部１４６及び１４７は、パッケージ１４０の４隅に対応して４つ設けることが好ましい。配線基板１４５に歪みがなければ、反射光は入射光ｌ１、ｌ２と同一光軸を通り、４分割フォトディテクタ１５０上にを均等に照射される。これに対し、基板が歪んでいる場合には、反射光は入射光ｌ１，ｌ２とは異なる光軸を有し、４分割フォトディテクタ１５０上の照射位置がずれる。このずれを４分割フォトディテクタの４つの出力信号を処理して特定する。この処理を４つのコーナー部分に設けられた反射部１４１についてそれぞれ行うことで、配線基板１４５の歪みが特定できる。
【００７６】
以上のようにして求めたパッケージ１４０及び配線基板１４５の歪みに基づいて、はんだ付けの良否を判断することができる。
【００７７】
最後に、上記実施例及び変形例の内部構成の一例を、図３５を参照して説明する。この構成例はあくまでも一例であって、この他に数多くの公知の構成が存在しいずれも本発明で採用することができるが、本発明では内部構成そのものには特別な特徴はないので、上記一例のみ以下に説明する。
【００７８】
図３５に示すＢＧＡ型半導体装置１５０は、ベース１５１と封止部１５４とを有する。ベース１５１と封止部１５４とが、前述のパッケージを構成する。このパッケージ（ベース１５１）の裏面一面又は一部を除いて、ボール状のはんだバンプ１５３が設けられている。
【００７９】
以上本発明の実施例及び変形例を説明した。本発明は、上記実施例や変形例に限定されず、これらの実施例を介して説明した技術的思想を有する他の構成を含むものである。また、上記実施例や変形例を適宜組み合わせることも当業者には自明であり、ここでは一々説明しない。
【００８０】
【発明の効果】
以上説明したように、本発明によれば以下の効果が得られる。
【００８１】
請求項１に記載の発明によれば、はんだバンプから所定方向に延びる複数のパターンを有するはんだバンプにどのようにはんだが乗っているかを観察（例えばＸ線で）することで、容易かつ高い信頼性で内部のはんだ付けの状態の良否を判断できる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す平面図である。
【図２】図１に示す第１実施例の一部拡大斜視図である。
【図３】図１に示す第１実施例の一部拡大側面図である。
【図４】はんだペーストの塗布を説明するための図である。
【図５】はんだ付け及び検査の手順を示す図である。
【図６】はんだペーストの塗布の良否を説明するための図である。
【図７】本発明の第１実施例のはんだ付けを説明する図である。
【図８】本発明の第１実施例の変形例を示す側面図である。
【図９】本発明の第２実施例を示す側面図である。
【図１０】本発明の第３実施例を示す断面図である。
【図１１】第３実施例の要部拡大図である。
【図１２】第３実施例の要部斜視図である。
【図１３】第３実施例のはんだ付けの状態を示す図である。
【図１４】第３実施例におけるはんだ付けの良否を示す図である。
【図１５】第３実施例におけるスルーホール及び引き出しパターンの製造工程を示す断面図である。
【図１６】第３実施例の引き出しパターンの好ましい配列を示す図である。
【図１７】本発明の第４実施例を示す図である。
【図１８】第４実施例の要部及びその製造工程を示す断面図である。
【図１９】第４実施例におけるはんだ付けの状態を示す側面図である。
【図２０】本発明の第５実施例を示す断面図である。
【図２１】本発明の第６実施例を示す断面図である。
【図２２】本発明の第７実施例を示す断面図である。
【図２３】第７実施例におけるはんだ付けの良否の判断を示す断面図である。
【図２４】本発明の第８実施例の背景を示す斜視図である。
【図２５】第８実施例の背景となる超音波検査を示す図である。
【図２６】超音波検査の原理を説明するための図である。
【図２７】本発明の第８実施例の要部断面図である。
【図２８】第８実施例の平面図である。
【図２９】図２７に示す要部周辺を示す断面図図である。
【図３０】第８実施例の超音波測定結果の一例を示す図である。
【図３１】本発明の第９実施例を示す図である。
【図３２】第９実施例の変形例を示す図である。
【図３３】本発明の第１０実施例を示す図である。
【図３４】本発明の第１０実施例の光反射部で反射した光を受ける４分割フォトディテクタの構成を示す図である。
【図３５】本発明の各実施例の基本構成を示す図である。
【図３６】従来のＢＧＡ型半導体装置の底面図である。
【図３７】ＢＧＡ装置を基板に搭載した状態を示す斜視図である。
【符号の説明】
２０ パッケージ
２１ 大型バンプ
２２ 標準バンプ
２３ 小型バンプ
３９ａ〜３９ｄ 引き出しパターン
５２ スリット
【発明の属する技術分野】
本発明は半導体チップ等の電子部品をパッケージ内に設けた半導体装置に関し、より詳細にはボールグリッドアレイ（以下ＢＧＡという）型の半導体装置に関する。より詳細には、本発明はＢＧＡ型半導体装置の検査の精度の向上を考慮した構成を有するＢＧＡ型半導体装置に関する。
【０００２】
近年、半導体チップが高集積化してきており、また、半導体装置の実装の高密度化が要求されてきている。
【０００３】
そこで、ＱＦＰ型半導体装置に比べて、半導体装置の裏面にボール状の外部接続用端子を広いピッチでアレイ状に設けることができ、かつ端子の変形が少ないという特徴を有するＢＧＡ型半導体装置が注目されてきている。ＱＦＰ型半導体装置の外部接続用端子はその端部に沿って設けられているので、これを配線基板（プリント基板、回路基板、マザーボード又は単に基板などとも言われる）上にはんだ付けした状態を目視で容易に確認できる。
【０００４】
しかしながら、ＢＧＡ型半導体装置では裏面の全面又は一部にアレイ状にボール状の端子が設けられているため、内部のはんだ付け状態を外から確認することは極めて困難である。本発明は、この点に着目してなされたものである。
【０００５】
【従来の技術】
ここで、図３６を参照して、従来のＢＧＡ型半導体装置を簡単に説明する。図３６は、ＢＧＡ型半導体装置のパッケージ１０の裏面を示す。パッケージ１０内には、図示しないＬＳＩ等のベアチップが収容されている。パッケージの裏面であってチップの位置に対応する領域部分を除き、ボール状のはんだバンプ１２がマトリクス状に設けられている。ボール状のはんだバンプ１２は、例えば銅のコアとその周囲を覆うニッケルと金（Ｎｉ−Ａｕ）の合金でメタライズしたものである。
【０００６】
図３７は、上記ＢＧＡ型半導体装置を配線基板１４上に搭載し、はんだバンプ１２と配線基板１４上のフットプリント１６とをはんだ付けする様子を示す図である。配線基板１４上のフットプリント１６にメタルマスクを用いてはんだペーストを印刷した後、ＢＧＡパッケージ１０をペースト上に搭載し、リフロー処理によってはんだ付けする。
【０００７】
【発明が解決しようとする課題】
はんだ付けの状態を目視又は顕微鏡で行う場合、はんだバンプ１２はパッケージ１０の裏面内部にまで配置されているので、全てのはんだバンプ１２のはんだ付け状態を検査することが困難である。例えば、図３６のはんだバンプ１２ａはパッケージ１０の周辺部分にあるので、そのはんだ付け状態の確認は容易である。しかしながら、はんだバンプ１２ｂは内側に位置しているので、パッケージ１０の外からはんだ付け状態を確認することは困難である。なお、上記はんだ付け状態とは、具体的にはリフロー処理で形成されるはんだフィレット（はんだバンプ１２とフットプリント１６とを結合するはんだ部分）の状態を意味する。特に、通常はんだバンプ１２の厚みは約０．３５ｍｍと薄いため、内側に位置するはんだフィレットの状態を検査するのは困難である。
【０００８】
本発明は、上記従来技術の問題点を解決し、ＢＧＡ型半導体装置等の内部に端子（電極）を有する半導体装置と配線基板とのはんだ付け状態を精度よく容易に確認可能とする構成を有する半導体装置及び配線基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、はんだバンプをパッケージの所定面に有する半導体装置において、
前記はんだバンプは、はんだバンプから所定方向に延びる複数のパターンを有するはんだバンプを含み、
かつ、前記複数のパターンは、平面十字状に設けられていることを特徴とする半導体装置である。
【００２２】
【発明の実施の形態】
以下、本発明の実施例を添付図面を参照して説明する。
【００２３】
図１は、本発明の第１実施例によるＢＧＡ型半導体装置のパッケージの裏面を示す図、図２はこのパッケージの裏面の一部を示す斜視図、図３はパッケージ一部を示す側面図である。第１実施例の特徴は、パッケージの裏面の周囲（外側から見える部分）に３種類の異なる大きさのはんだバンプを交互に配置したことを特徴とする。また、配線基板上のフットプリントははんだバンプの大きさに関係なく全て同一寸法とし、はんだペーストの供給量もすべて同一とする。
【００２４】
ガラスエポキシ等で形成されたパッケージ２０の裏面の最外周に位置するはんだバンプは、大型バンプ２１、標準バンプ２２、及び小型バンプ２３が順番に配列されている。最外周以外に位置するはんだバンプはすべて標準バンプ２２である。標準バンプ２２は一般に使用されているはんだバンプと同等の大きさを有し、大型バンプ２１は標準バンプ２２よりも大きいサイズであり、小型バンプ２３は標準バンプ２２よりも小さいサイズを有する。
【００２５】
これらの３種類のはんだバンプ２１、２２、２３の大きさは、ＢＧＡ型半導体装置が搭載される配線基板１４（図４参照）上に供給されるはんだ膜厚から算出する。通常のはんだバンプである標準バンプ２２の径（最大径）が０．７ｍｍで高さが０．３５ｍｍの場合、はんだペーストは厚みｔ（図４参照）が２．０ｍｍ程度のメタルマスク１８を用いて供給され、リフロー後のはんだ膜厚は約０．１ｍｍである。このことから、大型バンプ２１と小型バンプ２３とのバンプの高さの差Ｄ（図３参照）は０．１ｍｍ以下とする必要がある。なお、図３において、バンプの大きさに応じてランド２４、２５、２６の大きさも異なる。ランド２４、２５、２６のそれぞれの中心間の距離は同一であるが、ランドの大きさ（はんだバンプの大きさ）が異なるので、図３に示す隣接するはんだバンプ間のギャップＧ１、Ｇ２は異なる。
【００２６】
以下に、各はんだバンプ２１、２２、２３の大きさの一例を示す。
【００２７】
【表１】
【００２８】
まず、上記ＢＧＡ型半導体装置のはんだ付け及び検査の手順を図５を参照して説明する。
【００２９】
まず、スクリーン印刷機２７を用いて、配線基板にはんだペーストを印刷する。次に、はんだペースト印刷量検査機２８ではんだペースト印刷量が適切かどうかを検査する。前述したように、内側のはんだ付けの状態は、外側のはんだバンプ２１、２２、２３が全て良好にはんだ付けされているかどうかで判断する。よって、スクリーン印刷後にはんだペースト印刷状態をはんだペースト印刷量検査機２８を用いて検査し、はんだ膜厚及びはんだ量をチェックする。
【００３０】
図６は、このチェックを説明するための図である。図６（ａ）ははんだペーストが良好に印刷された状態を示し、図６（ｂ）は不良状態を示す。良好な印刷状態のはんだペースト３１は、配線基板１４上のフットプリント上に、所定の厚みでかつ上面が平坦である。この状態を確認すると、図５に示す部品搭載機３９による部品搭載工程に進む。図６（ｂ）に示す不良状態を確認すると、印刷不良として、配線基板１４をリジェクトする。不良状態のはんだペーストは、所定の厚みがなく、また上面は平坦でない。そして、図５に示すように、印刷条件を見直す。例えば、はんだペーストを塗布するスキージのスピードや印圧等を調整する。このようにして、フットプリント１４にはんだペースト３１が確実に供給されていることを確認することによって、ＢＧＡ型半導体装置の内側のはんだ付け状態を保証する。
【００３１】
次に、部品搭載機２９を用いてＢＧＡ型半導体装置を配線基板１４に搭載し、リフローはんだ付け機３０ではんだ付けする。そして、以下に説明する検査工程に進む。
【００３２】
図７（ａ）は、部品搭載後であってリフロー処理前の状態を示す図であり、図７（ｂ）はリフロー処理後の状態を示す。大型バンプ２１ははんだ過剰となり、そのはんだフィレット３３と標準バンプ２２のはんだフィレットとの間隙は小さい。しかしながら、この間隙に、図７（ｃ）の参照番号３４で示すはんだブリッジが発生していなければ、内側の標準バンプ２２間は間隙が上記間隙よりも広いので、内側の標準バンプ２２は良好なはんだ付け状態であると判断できる。また、小型バンプ２３が良好にはんだ付けされていれば、内側の標準バンプ２２は小型バンプ２３よりも高さが高いので、未はんだ（未接合）の発生はないと判断できる。即ち、図７（ｃ）に示すように、小型バンプ２３に未はんだ３５を確認すると、内側の標準バンプ２２にも未はんだが発生していると考えられる。
【００３３】
なお、異なるサイズのはんだバンプは最外周のみならず、外側から確認できる範囲でその内側に設けてもよい。また、大型バンプ２１、標準バンプ２２及び小型バンプ２３を検査専用に設けてもよく、また実際に信号を伝達するものであってもよい。
【００３４】
図８は、上記本発明の第１実施例の変形例を示す図である。この変形例は、第１実施例を簡略化したものである。図８（ａ）に示すように、小型バンプ２３のみからなる最外周を作成し、その内側に標準バンプ２２を配列する。図８（ｂ）に示すように、目視又は顕微鏡で小型バンプ２３が良好にはんだ付けされていれることが確認できれば、内側の標準バンプ２２は小型バンプ２３よりも高さが高いので、未はんだ（未接合）の発生はないと判断できる。この変形例では、大型バンプ２１を用いていないので、検査の精度は第１実施例よりも劣るが、簡易的に接合品質をチェックすることができる。
【００３５】
図９は、本発明の第２実施例を示す図である。第２実施例では、第１実施例及びその変形例とはことなり標準バンプ２２のみで構成されるが、最外周にあるいくつかの標準バンプ２２ａ、２２ｂ間の距離Ｌ１を通常の標準バンプ２２間の距離Ｌ２よりも小さくし、Ｌ１の距離にはんだブリッジ３６が生じているかどうかを検査する。ブリッジが生じていなければ、その他の部分にははんだブリッジが生じていないと判断できる。ブリッジ３６が生じていれば、その他の部分にはんだブリッジが生じている可能性があると判断する。第２実施例は、第１実施例よりも検査精度は劣るが、簡易的に接合品質をチェックすることができる。
【００３６】
次に、本発明の第３実施例について説明する。第３実施例は、従来から行われているＸ線透過像を用いてはんだ接合部の状態を判断する方法において、その精度を向上させることができる構成を有したＢＧＡ型半導体装置である。
【００３７】
まず、図１０を参照して、Ｘ線透過像を用いた従来の検査方法について説明する。いま、図１０（ａ）は、良好なはんだ付け状態及び不良なはんだ付け状態を示す。Ｘ線透過像を例えば、矢印Ｘ方向から照射する。Ｘ線透過像を図１０（ｂ）に示す。図示するように、はんだのある部分は丸い影となって写るため、はんだ付けの状態がわからない。
【００３８】
図１１及び図１２は、本発明の第３実施例によるＢＧＡ型半導体装置の要部を示す図である。ガラスエポキシ等のパッケージ３８にはスルーホール３７が設けられ、この中及び対向する面上に図示するパターン部分を有する銅等の導体３９が設けられている。パッケージ３８の裏面（下面）には、スルーホール３７の周囲にリング状のはんだバンプ４２、及び導体３９の一部であるリング状のランドから４つの直交する方向に延びる４つの引き出しパターン（検査パターンともいう）３９ａ、３９ｂ、３９ｃ及び３９ｄが形成されている。スルーホール３７内部には銅等の導電材４０が充填され、はんだバンプ４２を形成する部分の表面には、銅の酸化防止用Ｎｉ−Ａｕ等のメッキ層４１が設けられている。
【００３９】
はんだバンプ４０の径Ｄ１は、対向する２つの引き出しパターン（例えば、（ａ）の３９ａと３９ｂ）の端部間の距離Ｄ２よりも小さく、例えばＤ１＝０．７ｍｍ、Ｄ２＝１．０ｍｍである。また、各引き出しパターン３９ａ〜３９ｄの長さＬ３及び幅は、例えばそれぞれ０．１５ｍｍ及び０．３ｍｍである。
【００４０】
上記引き出しパターン３９ａ〜３９ｄは、Ｘ線透過像によるはんだ付け状態の検査精度を向上させる機能を有する。このような引き出しパターン３９ａ〜３９ｄを有するはんだバンプ４２を、例えばパッケージ３８の裏面の最外周をバンプの並びを形成するように設ける。
【００４１】
図１３は、上記ＢＧＡ型半導体装置を配線基板１４上に搭載した後、リフロー処理してはんだ付けした状態を示す。はんだバンプ４２とフットプリント１６との間には、はんだフィレット４３が図示するように形成されている。はんだ付けが正常な場合、はんだフィレット４３は引き出しパターン３９ａ既往３９ｄ上にも形成されている。この引き出しパターン３９ａ〜３９ｄ上に、はんだがどのように形成されているかをＸ線透過像を観察することで、はんだ付けの良否を判断する。
【００４２】
図１４は、はんだ付けが良好な状態及び不良な状態、並びにこれらのＸ線透過像を示す。はんだ付けが良好な場合は、４つの引き出しパターン３９ａ〜３９ｄ上にはんだがのるので、すべての引き出しパターン３９ａ〜３９ｄが確認できる。ただし、図１４中に良品限度として示してあるように、４つの引き出しパターン３９ａ〜３９ｄにおいて各パターンの一部が確認できる場合の良品と判断して差しつかえない。未はんだの場合にははんだが引き出しパターン３９ａ〜３９ｄにのらないので、Ｘ線透過像でランド部分のみが確認でき、４つの引き出しパターン３９ａ〜３９ｄのいずれも確認することができない。
【００４３】
図１５は、引き出しパターン３９ａ〜３９ｄを形成する方法を示す図である。まず、図１５（ａ）に示すように、ガラスエポキシ等の基板３８に適当な治具でスルーホール３７を形成する。次に、図１５（ｂ）に示すように、銅等の導体をメッキ処理等でスルーホール３７内及び基板３８の両面全面に設けた後、パターニングする。そして、図１５（ｃ）に示すように、コアを形成するための銅等をスルーホール３７内及びランド上に設ける。最後に、図１５（ｄ）に示すように、Ｎｉ−Ａｕメッキ４１を形成する。
【００４４】
なお、はんだバンプ４２間のピッチＰ１を狭くするためには、図１６に示すような配置とすることが好ましい。隣り合うはんだバンプ４２から延びている引き出しパターン３９ａ〜３９ｄは、４５°傾斜している。この配列でＰ＝０．６５ｍｍの狭ピッチ化が可能となる。
【００４５】
次に、図１７を参照して本発明の第４実施例によるＢＧＡ型半導体装置について説明する。第４実施例は、スリット５２を有するはんだバンプ５１を、パッケージ５０の最外周に並べたことを特徴とする。図１７に示すスリット５２は十字形である。リフロー処理で溶融したはんだは、はんだ付けが正常な場合、このスリット５２内に漏れ上がり、はんだフィレットが形成される。この状態を観察して、はんた付けの良否を判断する。
【００４６】
図１８は、上記はんだバンプ５１を形成する方法を示す図である。まず、図１８（ａ）に示すように、ガラスエポキシ等の基板５０にスルーホール５３を形成し、銅等の導体をメッキ等で形成した後、パターニングする。次に、図１８（ｂ）に示すように、スルーホール５３内部に銅等を充填し、はんだバンプ５１のコア５５を形成する。そして、図１８（ｂ）に示す十字状の突起を有する金型５６をコア５５に押し当て、コア５５に十字状のスリットを形成する。最後に、Ｎｉ−Ａｕメッキ層５７を図１８（ｃ）に示すように形成する。
【００４７】
図１９は、上記第４実施例において、はんだ付けが良好な場合と不良な場合を示す図である。はんだ付けが良好な状態では、はんだフィレット５８がはんだバンプ５１の周囲のみならず、スリット５２内部にも存在する。一方、はんだ付けが不良な状態では、スリット５２内部にはんだが存在せず、スリット５２が露出している。よって、容易かつ精度よくはんだ付け状態を検査することができる。
なお、バンプ５１のスリット５２内にはんだが存在することで、バンプ５１とはんだが接触する面積が大きくなるため、はんだ付け強度が上がるという効果も得られる。
【００４８】
次に、図２０を参照して、本発明の第５実施例によるＢＧＡ型半導体装置を説明する。第５実施例は、基板５９のそりや作業条件等により不良はんだ付けが発生する可能性の高い位置に、通常サイズ（前述の標準バンプ２２に相当）のはんだバンプ６１よりも小さいサイズ（少なくとも、標準バンプ２２よりも高さが低い）のはんだバンプ６２を設けたことを特徴とする。この小型バンプ６２にはんだ付けが正しく行われていることが確認できれば、標準バンプ６１のはんだ付けも正常であると判断できる。
【００４９】
この確認を行うために、小型バンプ６２に対応する位置にある配線基板５９上のフットプリントは、引き出しパターン７０でパッケージ６０の外側に位置するフットプリント６５に電気的に接続されている。フットプリント６５には、プローブ６６が接続可能である。
【００５０】
他方、小型バンプ６２は、ガラスエポキシ等のパッケージ６０に設けられたスルーホール６３（内部に導体が設けられている）に結合し、図２０に示すようにプローブ６７が接続可能になっている。このスルーホール６３がないＢＧＡ型半導体装置に対応するため、配線基板５９には小型バンプ６２に対応する位置に設けられたスルーホール６４が設けてある。スルーホール６４内には、銅等の導電体６９が設けれている。更に、プローブ６８が接続できるように、スルーホール６４の周囲にフットプリントが設けられている。
【００５１】
プローブ６６と６７、又はプローブ６６と６８が導通するがどうかをチェックすることで、小型バンプ６２のはんだ付けが良好であるかどうか、即ち標準はんだバンプ６１のはんだ付けが良好であるかどうかを判断することができる。
【００５２】
図２１は、本発明の第６実施例を示す図である。第６実施例では、基板７５のそりや作業条件等により不良はんだ付けが発生する可能性の高い位置に、はんだバンプ７１を通常ピッチよりも狭いピッチで配列したことを特徴とする。図２１では、狭いピッチで配列されているはんだバンプを７４ａ、７４ｂとして示してある。狭いピッチのはんだバンプ７４ａ、７４ｂにはんだブリッジ７６が発生していないことが確認できれば、標準ピッチで配列されている他のはんだバンプ７４のはんだ付けも正常であると判断できる。なお、配線基板７５上のフットプリントも狭いピッチに対応させて、配置されている。
【００５３】
狭いピッチのはんだバンプ７４ａ、７４ｂは、内部に導体を有するスルーホール７２、７３でパッケージの表面（上面）でプローブ６６、６７に接続可能である。はんだプリッジ７６が発生していれば、プローブ６６と６７は導通する。この場合には、他のバンプ７４部分にはんだブリッジが発生している可能性があると判断できる。プローブ６６と６７が導通していなければ、他のバンプ７４部分にはんだブリッジが発生している可能性はないと判断してよい。
【００５４】
なお、第６実施例は、前述の第２実施例に類似しているが、第２実施例ではパッケージの外側から観察できる点で異なる。
【００５５】
図２２は、本発明の第７実施例を示す図である。第７実施例は、配線基板８０に検査用のスルーホール８１を設け、このスルーホール８１を介してＢＧＡ型半導体装置のパッケージ７７に設けられたはんだバンプ７８とのはんだ付けの状態を検査することを特徴とする。なお、図示するスルーホール８１内部には導体が設けられている。
【００５６】
図２３は、スルーホール８１を介したはんだ付け検査を示す図である。図２３（ａ）は、良好ははんだ付けを示す。図示するように、良好なはんだフィレット８２が形成されている場合には、スルーホール８１内部のはんだが吸い上げられた状態（スルーホール８１の端部近傍のはんだ凹面）にある。換言すれば、このような状態が形成されるようなはんだペースト量を塗布する必要がある。
【００５７】
図２３（ｂ）は、未はんだ不良を示す。はんだがはんだボール７８に接続されていないため、はんだが吸い上げられていない。図２３（ｃ）は、はんだブリッジによる不良を示す。この場合には、スルーホール８１内のはんだが極端に吸い上げられている。
【００５８】
次に、本発明の第８実施例を説明する。第８実施例は、従来から行われている超音波を用いてはんだ接合部の電気的特性を検出することではんだ接合部の状態を判断する方法において、その精度を向上させることができる構成を有したＢＧＡ型半導体装置である。
【００５９】
まず、図２４及び図２５を参照して、超音波を用いた従来の検査方法について説明する。超音波プローブ８８をＢＧＡ型半導体装置のパッケージ８５内に設けられたスルーホール８６から延びている導体のランド部分に一定の荷重をもって接触させる。そして、上記ランドと一体に形成され、かつスルーホール８６内に形成されている導体膜を介してはんだバンプ８７に超音波を伝搬させ、その反射エネルギーを検出することではんだ付け状態（はんだフィレット８９の状態）の良否を判断する。
【００６０】
図２６は、この測定方法の原理を示す図である。一定の荷重をもってプローブをリードに接触させ、超音波を出力する。この超音波はリードの下にあるはんだフィレットを歪ませる。反射してプローブに戻る超音波は、はんだフィレットの歪み量を反映している。正常にはんだフィレットが形成されている場合の特性を予め測定しておき、この特性に合致しない場合にははんだ付け不良と判断できる。
【００６１】
はんだフィレットが超音波振動の観点から周囲の影響を受けない場合には、精度よくはんだ付けの良否を判断できる。しかしながら、実際には図２５に示すように、複数のはんだバンプが近接してパッケージ８５に支持されているため、被測定バンプに超音波を与えてもすべてが被測定バンプに伝達されるものではなく、一部はパッケージ８５を伝搬する。したがって、超音波プローブ８８が受ける反射波も被測定バンプの周囲から入力される。これでは、精度よくはんだ接合状態の良否を判断できない。以下に説明するように、第８実施例はこの点を考慮した構成を有する。
【００６２】
図２７は本発明の第８実施例によるＢＧＡ型半導体装置の要部を示す断面図、図２８はこのＢＧＡ型半導体装置の裏面（底面）を示す図である。また、図２９は図２７に示す要部の周辺部分も含めた断面図である。
【００６３】
第８実施例は、図２７に示すスリット１００を図２８示すように格子状に設けて、各はんだバンプ９３を音響的に分離した構成としたことを特徴とする。スリット１００は、パッケージ９０の表面及び裏面に形成されている。なお、パッケージ９０の裏面のベアチップ９５に対応する部分にははんだバンプ９３が形成されていないので、スリット１００を設ける必要はない。だたし、製造工程の都合から、この部分にスリット１００を設けてもよい。
【００６４】
スリット１００は、プローブ８８をスルーホール９１内の導体９２と一体に形成されるランド部分に一定の荷重をもって接触させて、はんだフィレット９４を振動させたときに、この振動が隣接するはんだ接合部に伝搬するのを阻止する機能を有する。スリット１００の深さは、パッケージ９０の材料や厚み等の種々の要素によって決められる。例えば、パッケージ９０がガラスエポキシ製で１．９ｍｍの厚みを有するときに、０．６ｍｍ程度の深さがあれば、音響的に各はんだバンプ９３を切り離すことができる。
【００６５】
図２９に示すように、１つずつプローブ８８を接触させて、音響特性を測定する。
【００６６】
図３０は、図２９に示す４つのポイントを測定した結果の一例を示すグラフである。予め良好ははんだ付けで測定して得られたインピーダンスから、基準値を決定する。この基準値は、この値以上のインピーダンス値は、正常なはんだ付けであると判断できるものである。図２９に示すポイント１、２及び４のインピーダンスは、上記基準値を越えているのに対し、ポイント３は基準値を下回っている。よって、図３０に示す測定結果から、ポイント３ははんだ不良であると判断できる。なお、未はんだの場合は得られるインピーダンスはパッケージ９０のインピーダンスにほぼ等しい。
【００６７】
上記測定において、各ポイントはスリット１００で音響的に分離されているため、各ポイントのはんだ付け状態の良否判断の信頼性は高いものである。
【００６８】
次に、本発明の第９実施例を説明する。本発明は、前述の第１ないし第８実施例と同様にボール状のはんだバンプを用いているが、第９実施例では半導体装置にボール状のはんだバンプを設けておくのではなく、実装配線基板にスルーホールを設けておき、この中にはんだの固まり（はんだボール）を挿入しておくことを特徴とする。これにより、製造工程を簡略化できるとともに、はんた付けの状態を容易に確認することができる。
【００６９】
図３１は、第９実施例を示す図である。半導体装置のパッケージ１２０には、平面を有する電極１２１が設けられている。パッケージ１２０内には半導体チップが設けられ、平面電極１２１は内部配線で半導体チップに電気的に接続されている。一方、半導体装置を実装する配線基板１２３は、半導体装置の平面電極１２１に対応したスルーホール１２５を有する。図３１（ｃ）に示すように、スルーホール１２５をジグザグに設け、ピッチＰ２＝Ｐ３とすることで、半導体装置の端子を効率的に配置できる。各スルーホール内には、銅等のメッキで形成されるスルーホール電極１２４が設けられている。このスルーホール電極１２４は、配線基板１２３の実装面に又はこれに加え実装面と対向する面にパターン部分を有する。なお、このパターン部分は省略してもよい。
【００７０】
はんだボール１２２の直径は、スルーホール電極１２４が設けられたスルーホール１２５の径よりもわずかに大きい。一例として、スルーホール１２５の径が１．６ｍｍの場合、はんだボール１２２の径は１．３ｍｍ程度である。これは、はんだボール１２２をスルーホール１２５内に圧入するためである。圧入されたはんだボール１２２は実装面から部分的に突出している。はんだボール１２２は延性があるため、上記圧入作業は容易である。この圧入作業を更に容易にするために、配線基板１２３を予熱してもよい。例えば、はんだボール１２２が共晶はんだＳｎ６０Ｐｂ４０の場合その融点は１８３℃なので、配線基板１２３を約１００℃に予熱しておく。勿論、他の実施例と同様に、Ｓｎ９０Ｐｂ１０等の高融点はんだやＳｎ、Ｐｂ＋Ｂｉ１５等の低融点はんだを用いてもよい。また、余熱に代えて、フラックスをスルーホール１２５内部へ塗布してもよい。フラックスの粘着性により、はんだボール１２２が仮固定される。
【００７１】
はんだボール１２１２が圧入された状態で半導体装置の平面電極１２１をはんだボール１２２上に搭載し、前述したようなリフロー処理ではんだを溶融してはんだ付けを行う。図３１（ｄ）に、はんだ付けの状態を示す。図示するように、はんだフィレット１２６が形成されている。このはんだ付けの状態は、図２２及び図２３を参照して説明したように、配線基板の裏面から容易にチェックできる。また、第９実施例によれば、半導体装置にボール状のはんだバンプを設ける必要がないため、第１ないし第８実施例で必要であったバンプ形成設備が不要になるという効果も得られる。
【００７２】
図３２は、図３１に示す第９実施例の変形例を示す図である。第９実施例でははんだボール１２２を用いていたが、図３２に示す変形例では、くさび形はんだ１３１を用いることを特徴とする。くさび形はんだ１３１の最大径は例えば１．２ｍｍである。最小径Ｄ４は０．６ｍｍで、テーパ状に幅広がりとなっていおり、その根元付近の径は０．９ｍｍのスルーホールの径Ｄ３よりも大きい。くさび形はんだ１３１を用いても第９実施例と同様な効果が得られる。
【００７３】
図３３は、本発明の第１０実施例の説明図である。第１０実施例は、配線基板又は半導体装置のパッケージの反りを測定することで、はんだ接合部の良否を判断することを特徴とする。第１０実施例による半導体装置のパッケージ１４０の上面の４つのコーナー部分には、銅等で構成されるパッド等の反射部１４１が設けられている。この反射部１４１にレーザービームを照射し、その反射光を例えば図３４に示す４分割フォトディテクタ１５０で検出することで、半導体装置のパッケージ１４０の歪みを検出する。パッケージ１４０にバンプ１４３が取り付けられているので、パッケージ１４０が歪んでいる場合には接合部のはんだ付け不良が予想される。
【００７４】
４分割フォトディテクタ１５０は、４つの分割されたフォトディテクタ１５１〜１５４を有する。パッケージ１４０に歪みがなければ、反射光は入射光Ｌ１、Ｌ２と同一光軸を通り、４分割フォトディテクタ１５０上にを均等に照射される。これに対し、基板が歪んでいる場合には、反射光は入射光Ｌ１，Ｌ２とは異なる光軸を有し、４分割フォトディテクタ１５０上の照射位置がずれる。このずれを４分割フォトディテクタの４つの出力信号を処理して特定する。この処理を４つのコーナー部分に設けられた反射部１４１についてそれぞれ行い、パッケージ１４０の反り等の歪みを特定して、ぱんだ付けの状態を推定する。
【００７５】
併せて、配線基板１４５の歪みを同様に測定する。基板１４５上には、銅等で構成されるパッド等の反射部１４６及び１４７が設けられている。反射部１４６及び１４７は、パッケージ１４０の４隅に対応して４つ設けることが好ましい。配線基板１４５に歪みがなければ、反射光は入射光ｌ１、ｌ２と同一光軸を通り、４分割フォトディテクタ１５０上にを均等に照射される。これに対し、基板が歪んでいる場合には、反射光は入射光ｌ１，ｌ２とは異なる光軸を有し、４分割フォトディテクタ１５０上の照射位置がずれる。このずれを４分割フォトディテクタの４つの出力信号を処理して特定する。この処理を４つのコーナー部分に設けられた反射部１４１についてそれぞれ行うことで、配線基板１４５の歪みが特定できる。
【００７６】
以上のようにして求めたパッケージ１４０及び配線基板１４５の歪みに基づいて、はんだ付けの良否を判断することができる。
【００７７】
最後に、上記実施例及び変形例の内部構成の一例を、図３５を参照して説明する。この構成例はあくまでも一例であって、この他に数多くの公知の構成が存在しいずれも本発明で採用することができるが、本発明では内部構成そのものには特別な特徴はないので、上記一例のみ以下に説明する。
【００７８】
図３５に示すＢＧＡ型半導体装置１５０は、ベース１５１と封止部１５４とを有する。ベース１５１と封止部１５４とが、前述のパッケージを構成する。このパッケージ（ベース１５１）の裏面一面又は一部を除いて、ボール状のはんだバンプ１５３が設けられている。
【００７９】
以上本発明の実施例及び変形例を説明した。本発明は、上記実施例や変形例に限定されず、これらの実施例を介して説明した技術的思想を有する他の構成を含むものである。また、上記実施例や変形例を適宜組み合わせることも当業者には自明であり、ここでは一々説明しない。
【００８０】
【発明の効果】
以上説明したように、本発明によれば以下の効果が得られる。
【００８１】
請求項１に記載の発明によれば、はんだバンプから所定方向に延びる複数のパターンを有するはんだバンプにどのようにはんだが乗っているかを観察（例えばＸ線で）することで、容易かつ高い信頼性で内部のはんだ付けの状態の良否を判断できる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す平面図である。
【図２】図１に示す第１実施例の一部拡大斜視図である。
【図３】図１に示す第１実施例の一部拡大側面図である。
【図４】はんだペーストの塗布を説明するための図である。
【図５】はんだ付け及び検査の手順を示す図である。
【図６】はんだペーストの塗布の良否を説明するための図である。
【図７】本発明の第１実施例のはんだ付けを説明する図である。
【図８】本発明の第１実施例の変形例を示す側面図である。
【図９】本発明の第２実施例を示す側面図である。
【図１０】本発明の第３実施例を示す断面図である。
【図１１】第３実施例の要部拡大図である。
【図１２】第３実施例の要部斜視図である。
【図１３】第３実施例のはんだ付けの状態を示す図である。
【図１４】第３実施例におけるはんだ付けの良否を示す図である。
【図１５】第３実施例におけるスルーホール及び引き出しパターンの製造工程を示す断面図である。
【図１６】第３実施例の引き出しパターンの好ましい配列を示す図である。
【図１７】本発明の第４実施例を示す図である。
【図１８】第４実施例の要部及びその製造工程を示す断面図である。
【図１９】第４実施例におけるはんだ付けの状態を示す側面図である。
【図２０】本発明の第５実施例を示す断面図である。
【図２１】本発明の第６実施例を示す断面図である。
【図２２】本発明の第７実施例を示す断面図である。
【図２３】第７実施例におけるはんだ付けの良否の判断を示す断面図である。
【図２４】本発明の第８実施例の背景を示す斜視図である。
【図２５】第８実施例の背景となる超音波検査を示す図である。
【図２６】超音波検査の原理を説明するための図である。
【図２７】本発明の第８実施例の要部断面図である。
【図２８】第８実施例の平面図である。
【図２９】図２７に示す要部周辺を示す断面図図である。
【図３０】第８実施例の超音波測定結果の一例を示す図である。
【図３１】本発明の第９実施例を示す図である。
【図３２】第９実施例の変形例を示す図である。
【図３３】本発明の第１０実施例を示す図である。
【図３４】本発明の第１０実施例の光反射部で反射した光を受ける４分割フォトディテクタの構成を示す図である。
【図３５】本発明の各実施例の基本構成を示す図である。
【図３６】従来のＢＧＡ型半導体装置の底面図である。
【図３７】ＢＧＡ装置を基板に搭載した状態を示す斜視図である。
【符号の説明】
２０ パッケージ
２１ 大型バンプ
２２ 標準バンプ
２３ 小型バンプ
３９ａ〜３９ｄ 引き出しパターン
５２ スリット
Claims (1)
- はんだバンプをパッケージの所定面に有する半導体装置において、
前記はんだバンプは、はんだバンプから所定方向に延びる複数のパターンを有するはんだバンプを含み、
かつ、前記複数のパターンは、平面十字状に設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004698A JP3601714B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体装置及び配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004698A JP3601714B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体装置及び配線基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19648295A Division JP3310499B2 (ja) | 1995-08-01 | 1995-08-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289745A JP2002289745A (ja) | 2002-10-04 |
| JP3601714B2 true JP3601714B2 (ja) | 2004-12-15 |
Family
ID=19191026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004698A Expired - Fee Related JP3601714B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体装置及び配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3601714B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572935B2 (ja) * | 2007-01-29 | 2010-11-04 | Ｔｄｋ株式会社 | 接合装置の検出対象物の検出方法、接合装置及び接合方法 |
| JP5207659B2 (ja) | 2007-05-22 | 2013-06-12 | キヤノン株式会社 | 半導体装置 |
| JP2009212104A (ja) | 2008-02-29 | 2009-09-17 | Toshiba Corp | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
| JP5066208B2 (ja) * | 2010-03-17 | 2012-11-07 | 株式会社東芝 | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
| JP6761697B2 (ja) * | 2016-08-18 | 2020-09-30 | トレックス・セミコンダクター株式会社 | 半導体装置 |
| CN115066092B (zh) * | 2021-10-09 | 2023-03-24 | 荣耀终端有限公司 | 电路板组件、制造方法及电子设备 |
-
2002
- 2002-01-11 JP JP2002004698A patent/JP3601714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289745A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310499B2 (ja) | 半導体装置 | |
| CA2687424C (en) | A contact pad and method of forming a contact pad for an integrated circuit | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US6498307B2 (en) | Electronic component package, printing circuit board, and method of inspecting the printed circuit board | |
| JP5143211B2 (ja) | 半導体モジュール | |
| JPH1187003A (ja) | 実装検査システム | |
| JP3601714B2 (ja) | 半導体装置及び配線基板 | |
| US6546622B2 (en) | Printed-wiring substrate and method for fabricating the same | |
| JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
| US8233288B2 (en) | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board | |
| US8716868B2 (en) | Semiconductor module for stacking and stacked semiconductor module | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JP4179234B2 (ja) | 半導体装置 | |
| JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
| JP2002313998A (ja) | 半導体装置 | |
| JP2009239239A5 (ja) | ||
| JP4828139B2 (ja) | 半導体装置 | |
| JP2007266501A (ja) | 半導体装置の実装方法及び実装基板 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP3635882B2 (ja) | 電子部品実装基板 | |
| JPH10335796A (ja) | 回路基板と電子回路装置、及びその製造方法、及びその接合部の検査方法 | |
| JP2011003890A (ja) | 積層用半導体モジュール及び積層型半導体モジュール | |
| KR100716805B1 (ko) | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 | |
| JP4712426B2 (ja) | 半導体装置 | |
| JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |