JP2001015882A - 歪みゲージ内蔵回路基板およびその製造方法 - Google Patents
歪みゲージ内蔵回路基板およびその製造方法Info
- Publication number
- JP2001015882A JP2001015882A JP11188422A JP18842299A JP2001015882A JP 2001015882 A JP2001015882 A JP 2001015882A JP 11188422 A JP11188422 A JP 11188422A JP 18842299 A JP18842299 A JP 18842299A JP 2001015882 A JP2001015882 A JP 2001015882A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- strain gauge
- strain
- circuit
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】 接着剤を介さず、任意の場所で、歪みゲージ
により回路基板の歪み量を正確に測定することができる
歪みゲージ内蔵回路基板およびその製造方法を提供す
る。 【解決手段】 回路基板１１の歪みを測定する歪みゲー
ジ１３を、回路基板の回路の一部として形成し、回路基
板に歪みゲージを内蔵した。歪みケージを、回路基板の
回路パターン形成時に作り込む。
により回路基板の歪み量を正確に測定することができる
歪みゲージ内蔵回路基板およびその製造方法を提供す
る。 【解決手段】 回路基板１１の歪みを測定する歪みゲー
ジ１３を、回路基板の回路の一部として形成し、回路基
板に歪みゲージを内蔵した。歪みケージを、回路基板の
回路パターン形成時に作り込む。
Description
【０００１】
【発明の属する技術分野】この発明は、歪みゲージ内蔵
回路基板およびその製造方法に関し、特に、ＣＳＰやＢ
ＧＡにおける歪みゲージ内蔵回路基板およびその製造方
法に関する。
回路基板およびその製造方法に関し、特に、ＣＳＰやＢ
ＧＡにおける歪みゲージ内蔵回路基板およびその製造方
法に関する。
【０００２】
【従来の技術】電子機器の小型・軽量・薄型化や高速・
高機能化への進展に伴い、表面実装技術（Ｓｕｒｆａｃ
ｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：ＳＭＴ）の高
度化が要求されている。
高機能化への進展に伴い、表面実装技術（Ｓｕｒｆａｃ
ｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：ＳＭＴ）の高
度化が要求されている。
【０００３】半導体パッケージの主流は、ＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代表されるリード
付きの周辺実装タイプから、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄＡｒｒａｙ）等の面実装タイプに移行しつつあり、最
近では、携帯情報端末機器を中心に、ＢＧＡより更に狭
ピッチであるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）の実用化が急速に進みつつある。
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代表されるリード
付きの周辺実装タイプから、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄＡｒｒａｙ）等の面実装タイプに移行しつつあり、最
近では、携帯情報端末機器を中心に、ＢＧＡより更に狭
ピッチであるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）の実用化が急速に進みつつある。
【０００４】回路基板にＣＳＰ等の部品を実装すると、
部品の熱膨張係数と回路基板の熱膨張係数が異なるた
め、基板に反りが生じる。ＣＳＰやＢＧＡでは、部品側
に付けられたはんだボールで回路基板の電極パッドに接
続するため、その接続構造上基板の反りに弱く、回路基
板の歪みを測定することは、回路基板及び搭載部品の評
価にとって非常に重要となる。
部品の熱膨張係数と回路基板の熱膨張係数が異なるた
め、基板に反りが生じる。ＣＳＰやＢＧＡでは、部品側
に付けられたはんだボールで回路基板の電極パッドに接
続するため、その接続構造上基板の反りに弱く、回路基
板の歪みを測定することは、回路基板及び搭載部品の評
価にとって非常に重要となる。
【０００５】従来、このような基板の歪み量は、例え
ば、基板表面に接着された歪みゲージを用いて計測され
ている。
ば、基板表面に接着された歪みゲージを用いて計測され
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の計測方法では、回路基板と歪みゲージの間に接着剤
の層が形成されるため、基板自体の歪みを計測している
のか、接着剤の歪みを計測しているのか、が定かではな
い。また、歪みゲージを接着する場所もＣＳＰやＢＧＡ
の搭載部品の周辺となり、これらの部品の直下やはんだ
接続部付近の歪み量を測定することができない。
来の計測方法では、回路基板と歪みゲージの間に接着剤
の層が形成されるため、基板自体の歪みを計測している
のか、接着剤の歪みを計測しているのか、が定かではな
い。また、歪みゲージを接着する場所もＣＳＰやＢＧＡ
の搭載部品の周辺となり、これらの部品の直下やはんだ
接続部付近の歪み量を測定することができない。
【０００７】この発明の目的は、接着剤を介さず、任意
の場所で、歪みゲージにより回路基板の歪み量を正確に
測定することができる歪みゲージ内蔵回路基板およびそ
の製造方法を提供することである。
の場所で、歪みゲージにより回路基板の歪み量を正確に
測定することができる歪みゲージ内蔵回路基板およびそ
の製造方法を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る歪みゲージ内蔵回路基板は、回路基
板の歪みを測定する歪みゲージを、前記回路基板の回路
の一部として形成し、前記回路基板に前記歪みゲージを
内蔵したことを特徴としている。
め、この発明に係る歪みゲージ内蔵回路基板は、回路基
板の歪みを測定する歪みゲージを、前記回路基板の回路
の一部として形成し、前記回路基板に前記歪みゲージを
内蔵したことを特徴としている。
【０００９】上記構成を有することにより、回路基板の
歪みを測定する歪みゲージが、回路基板の回路の一部と
して形成され、回路基板に歪みゲージが内蔵される。こ
れにより、接着剤を介さず、任意の場所で、歪みゲージ
により回路基板の歪み量を正確に測定することができ
る。
歪みを測定する歪みゲージが、回路基板の回路の一部と
して形成され、回路基板に歪みゲージが内蔵される。こ
れにより、接着剤を介さず、任意の場所で、歪みゲージ
により回路基板の歪み量を正確に測定することができ
る。
【００１０】また、この発明に係る歪みゲージ内蔵回路
基板の製造方法により、上記歪みゲージ内蔵回路基板を
製造することができる。
基板の製造方法により、上記歪みゲージ内蔵回路基板を
製造することができる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１２】図１は、歪みの定義と歪みゲージの原理に
ついて説明する説明図である。図１に示すように、長さ
Ｌの材料が引張（或いは圧縮）を受けると、その長さＬ
はＬ＋ΔＬ（或いはＬ−ΔＬ）に変化する。このときの
ＬとΔＬの比ΔＬ／Ｌが歪みである。
ついて説明する説明図である。図１に示すように、長さ
Ｌの材料が引張（或いは圧縮）を受けると、その長さＬ
はＬ＋ΔＬ（或いはＬ−ΔＬ）に変化する。このときの
ＬとΔＬの比ΔＬ／Ｌが歪みである。
【００１３】ここで、金属材料について考えると、図１
の例と同様に、引張（或いは圧縮）を受けることで歪み
が発生し、歪みによる寸法変化が起こる。この寸法変化
により導通抵抗値も変化するため、寸法変化を利用して
歪みを電気的に測定するのが歪みゲージである。−２０
℃〜２００℃位の領域で一般的に使われている歪みゲー
ジの材料は、銅ニッケル合金である。
の例と同様に、引張（或いは圧縮）を受けることで歪み
が発生し、歪みによる寸法変化が起こる。この寸法変化
により導通抵抗値も変化するため、寸法変化を利用して
歪みを電気的に測定するのが歪みゲージである。−２０
℃〜２００℃位の領域で一般的に使われている歪みゲー
ジの材料は、銅ニッケル合金である。
【００１４】この歪みゲージの、部品、特にＣＳＰやＢ
ＧＡのプリント基板への実装について考える。ＣＳＰや
ＢＧＡ内部のＳｉチップは、熱膨張係数が３〜５ｐｐｍ
と小さく熱により延び難い。ところが、これらの部品を
搭載するプリント基板の熱膨張係数は１５ｐｐｍであ
り、Ｓｉチップと比較して大きく熱により延び易い。
ＧＡのプリント基板への実装について考える。ＣＳＰや
ＢＧＡ内部のＳｉチップは、熱膨張係数が３〜５ｐｐｍ
と小さく熱により延び難い。ところが、これらの部品を
搭載するプリント基板の熱膨張係数は１５ｐｐｍであ
り、Ｓｉチップと比較して大きく熱により延び易い。
【００１５】この熱膨張係数の違いにより、ＣＳＰやＢ
ＧＡを実装したプリント基板に熱が加わると、基板の延
びが拘束されて基板が反る。この反りは、ＣＳＰやＢＧ
Ａとプリント基板を接合しているはんだ接続部の熱疲労
寿命に大きく影響するので、その反り量を歪みゲージで
測定することは、有用なデータを得る一つの手段とな
る。
ＧＡを実装したプリント基板に熱が加わると、基板の延
びが拘束されて基板が反る。この反りは、ＣＳＰやＢＧ
Ａとプリント基板を接合しているはんだ接続部の熱疲労
寿命に大きく影響するので、その反り量を歪みゲージで
測定することは、有用なデータを得る一つの手段とな
る。
【００１６】そこで、予め、ＣＳＰやＢＧＡのキャリア
基板またはプリント基板に、歪みゲージを形成してお
く。これにより、実装後の歪み量測定が容易に可能とな
る。
基板またはプリント基板に、歪みゲージを形成してお
く。これにより、実装後の歪み量測定が容易に可能とな
る。
【００１７】図２は、この発明の実施の形態に係る歪み
ゲージ内蔵回路基板の概略構成を示し、（ａ）は平面
図、（ｂ）は断面図である。図２に示すように、歪みゲ
ージ内蔵回路基板１０は、回路基板１１上に、電気回路
１２の一部として歪みゲージ１３を形成する。
ゲージ内蔵回路基板の概略構成を示し、（ａ）は平面
図、（ｂ）は断面図である。図２に示すように、歪みゲ
ージ内蔵回路基板１０は、回路基板１１上に、電気回路
１２の一部として歪みゲージ１３を形成する。
【００１８】この歪みゲージ１３のパターンは、複数の
ＣＳＰ（或いはＢＧＡ）搭載用電極パッド１４が矩形状
に配置されたその中心部分に、配置方向に沿うように略
９０度の角度を有して２つ（（ａ）参照）形成されてい
る。これは、縦方向の歪みと横方向の歪みを別々に検出
するためである。電気回路１２及び歪みゲージ１３の表
面は、電極パッド１４等の接続端を除いて、ソルダレジ
スト１５により覆われている（（ｂ）参照）。
ＣＳＰ（或いはＢＧＡ）搭載用電極パッド１４が矩形状
に配置されたその中心部分に、配置方向に沿うように略
９０度の角度を有して２つ（（ａ）参照）形成されてい
る。これは、縦方向の歪みと横方向の歪みを別々に検出
するためである。電気回路１２及び歪みゲージ１３の表
面は、電極パッド１４等の接続端を除いて、ソルダレジ
スト１５により覆われている（（ｂ）参照）。
【００１９】電気回路１２及び歪みゲージ１３の材料
は、一般的な回路基板の材料とは異なりＣｕ−Ｎｉ合金
が用いられる。これは、歪みゲージの温度特性を考慮し
たものであり、−２０℃〜２００℃位の温度領域で一般
的に使われている歪みゲージと同様のものである。
は、一般的な回路基板の材料とは異なりＣｕ−Ｎｉ合金
が用いられる。これは、歪みゲージの温度特性を考慮し
たものであり、−２０℃〜２００℃位の温度領域で一般
的に使われている歪みゲージと同様のものである。
【００２０】図３は、図２の歪みゲージ内蔵回路基板の
製造方法の工程説明図である。図３に示すように、先
ず、回路基板１１として、接着剤付きガラスエポキシ基
板を用意し、所定箇所に穴１６を開ける（（ａ）参
照）。ここで、プリント基板の製造において一般的に使
われている銅箔付きガラスエポキシ基板を用いた場合、
その銅箔のため、寸法変化による導通抵抗の変化が小さ
く歪み測定値の精度が落ちてしまう。
製造方法の工程説明図である。図３に示すように、先
ず、回路基板１１として、接着剤付きガラスエポキシ基
板を用意し、所定箇所に穴１６を開ける（（ａ）参
照）。ここで、プリント基板の製造において一般的に使
われている銅箔付きガラスエポキシ基板を用いた場合、
その銅箔のため、寸法変化による導通抵抗の変化が小さ
く歪み測定値の精度が落ちてしまう。
【００２１】次に、ガラスエポキシ基板１１の接着剤表
面を粗面化処理した後に、触媒付与処理を施し、無電解
銅めっきにより、接着剤表面に０．３〜０．５μｍの厚
さの銅めっき１７を形成する（（ｂ）参照）。
面を粗面化処理した後に、触媒付与処理を施し、無電解
銅めっきにより、接着剤表面に０．３〜０．５μｍの厚
さの銅めっき１７を形成する（（ｂ）参照）。
【００２２】次に、感光性を持つ液状樹脂を塗布或いは
樹脂フィルムをラミネートし、露光・現像により、回路
を形成しない部分にめっきレジスト１８を形成する
（（ｃ）参照）。このめっきレジスト１８を形成したガ
ラスエポキシ基板１１を、銅ニッケル合金めっきに浸漬
し、電気めっきにより回路となる部分に銅ニッケル合金
めっき１９を１５〜２０μｍ析出する（（ｄ）参照）。
樹脂フィルムをラミネートし、露光・現像により、回路
を形成しない部分にめっきレジスト１８を形成する
（（ｃ）参照）。このめっきレジスト１８を形成したガ
ラスエポキシ基板１１を、銅ニッケル合金めっきに浸漬
し、電気めっきにより回路となる部分に銅ニッケル合金
めっき１９を１５〜２０μｍ析出する（（ｄ）参照）。
【００２３】その後、めっきレジスト１８を剥離し
（（ｅ）参照）、エッチング液により、めっきレジスト
１８の下にある無電解銅めっき皮膜を溶解して、回路を
形成する（（ｆ）参照）。これにより、本来の電気回路
１２と歪みゲージ１３となる回路を、同時に形成するこ
とができる。
（（ｅ）参照）、エッチング液により、めっきレジスト
１８の下にある無電解銅めっき皮膜を溶解して、回路を
形成する（（ｆ）参照）。これにより、本来の電気回路
１２と歪みゲージ１３となる回路を、同時に形成するこ
とができる。
【００２４】このように、歪みゲージ１３の回路パター
ンは、他の電気回路１２と混在する形で配置され、回路
基板１１の配線の一部として作成される。この回路基板
１１にＣＳＰやＢＧＡを搭載するときや搭載後の信頼性
試験等において、歪みゲージ１３の回路パターンからリ
ードを引き出し、或いは回路パターンにプローブピンを
当てることにより、抵抗測定器（図示しない）で導通抵
抗値を計り歪み量を求めることができる。
ンは、他の電気回路１２と混在する形で配置され、回路
基板１１の配線の一部として作成される。この回路基板
１１にＣＳＰやＢＧＡを搭載するときや搭載後の信頼性
試験等において、歪みゲージ１３の回路パターンからリ
ードを引き出し、或いは回路パターンにプローブピンを
当てることにより、抵抗測定器（図示しない）で導通抵
抗値を計り歪み量を求めることができる。
【００２５】図４は、この発明の他の実施の形態に係る
ＣＳＰ及びＢＧＡのインタポーザへの適用例を示す断面
図である。図５は、この発明の他の実施の形態に係る両
面基板への適用例を示す断面図である。図６は、この発
明の他の実施の形態に係る多層基板への適用例を示す断
面図である。図７は、この発明の他の実施の形態に係る
両面基板の反対側面への適用例を示す断面図である。
ＣＳＰ及びＢＧＡのインタポーザへの適用例を示す断面
図である。図５は、この発明の他の実施の形態に係る両
面基板への適用例を示す断面図である。図６は、この発
明の他の実施の形態に係る多層基板への適用例を示す断
面図である。図７は、この発明の他の実施の形態に係る
両面基板の反対側面への適用例を示す断面図である。
【００２６】図４に示すように、ＣＳＰ及びＢＧＡで
は、通常インタポーザ２０と呼ばれる回路基板上に、電
極パッド１４上のバンプ２１及び封止樹脂２２を介して
チップ２３が１次実装される。このインタポーザ２０と
チップ２３は熱膨張差が大きく、実装等で熱が加わると
部品全体が大きく反るという現象がみられる。
は、通常インタポーザ２０と呼ばれる回路基板上に、電
極パッド１４上のバンプ２１及び封止樹脂２２を介して
チップ２３が１次実装される。このインタポーザ２０と
チップ２３は熱膨張差が大きく、実装等で熱が加わると
部品全体が大きく反るという現象がみられる。
【００２７】１次実装がフリップチップ（Ｆｌｉｐ−Ｃ
ｈｉｐ：ＦＣ）実装の場合、この反りにより接合部が破
壊することも考えられるため、インタポーザ２０の歪み
量を知ることは非常に重要となる。歪みゲージ１３を内
蔵した基板１１をＣＳＰ及びＢＧＡのインタポーザ２０
として用いることにより、１次実装によるインタポーザ
２０の歪み量を簡単に測定することができる。
ｈｉｐ：ＦＣ）実装の場合、この反りにより接合部が破
壊することも考えられるため、インタポーザ２０の歪み
量を知ることは非常に重要となる。歪みゲージ１３を内
蔵した基板１１をＣＳＰ及びＢＧＡのインタポーザ２０
として用いることにより、１次実装によるインタポーザ
２０の歪み量を簡単に測定することができる。
【００２８】なお、図４では、１例としてＦＣ−ＣＳＰ
のインタポーザに適用した場合を示しているが、同様
に、ＡｕワイヤによりワイヤボンディングしたＢＧＡ
や、ファインピッチＢＧＡ等のインタポーザにも適用可
能である。
のインタポーザに適用した場合を示しているが、同様
に、ＡｕワイヤによりワイヤボンディングしたＢＧＡ
や、ファインピッチＢＧＡ等のインタポーザにも適用可
能である。
【００２９】また、ＣＳＰ等の実装部の歪みを測定する
場合に、歪みゲージ１３からＣＳＰの外へ配線を引き出
すのが困難なことがある（図２（ａ）参照）。このよう
な場合、図５に示すように、両面基板２４とし、貫通ス
ルーホール２５を用いて裏面側に引き出すことも可能で
ある。両面基板２４の上面には、電気回路１２の電極パ
ッド１４上のバンプ２１を介して、部品（ＣＳＰ及びＢ
ＧＡ等）２６が実装されている。
場合に、歪みゲージ１３からＣＳＰの外へ配線を引き出
すのが困難なことがある（図２（ａ）参照）。このよう
な場合、図５に示すように、両面基板２４とし、貫通ス
ルーホール２５を用いて裏面側に引き出すことも可能で
ある。両面基板２４の上面には、電気回路１２の電極パ
ッド１４上のバンプ２１を介して、部品（ＣＳＰ及びＢ
ＧＡ等）２６が実装されている。
【００３０】また、図６に示すように、多層基板２７の
場合には、ビア２８により電気回路１２を下層へ落とし
込んで外部へ引き出すことも可能である。多層基板２７
の上面には、電気回路１２の電極パッド１４上のバンプ
２１を介して、部品（ＣＳＰ及びＢＧＡ等）２６が実装
されている。
場合には、ビア２８により電気回路１２を下層へ落とし
込んで外部へ引き出すことも可能である。多層基板２７
の上面には、電気回路１２の電極パッド１４上のバンプ
２１を介して、部品（ＣＳＰ及びＢＧＡ等）２６が実装
されている。
【００３１】また、必ずしも基板の部品側に歪みゲージ
を配置する必要はなく、図７に示すように、両面基板２
４等では、部品（ＣＳＰ及びＢＧＡ等）２６が搭載され
た部品搭載面の反対側面に歪みゲージ１３を形成し、歪
み量を測定することも可能である。
を配置する必要はなく、図７に示すように、両面基板２
４等では、部品（ＣＳＰ及びＢＧＡ等）２６が搭載され
た部品搭載面の反対側面に歪みゲージ１３を形成し、歪
み量を測定することも可能である。
【００３２】更に、上記実施の形態では、プリント基板
における歪みゲージ内蔵回路基板１０の製造方法を示し
たが、これに限らず、ＣＳＰやＢＧＡに用いられるキャ
リア基板の製造方法についても適用することができる。
における歪みゲージ内蔵回路基板１０の製造方法を示し
たが、これに限らず、ＣＳＰやＢＧＡに用いられるキャ
リア基板の製造方法についても適用することができる。
【００３３】キャリア基板としてプリント基板を用いる
タイプのＣＳＰやＢＧＡであれば、上述した歪みゲージ
内蔵回路基板１０の製造方法（図３参照）と同様の製造
方法により、歪みゲージ１３を形成することが可能とな
る。
タイプのＣＳＰやＢＧＡであれば、上述した歪みゲージ
内蔵回路基板１０の製造方法（図３参照）と同様の製造
方法により、歪みゲージ１３を形成することが可能とな
る。
【００３４】また、上記実施の形態では、この発明に係
る歪みゲージ内蔵回路基板１０の製造方法を、両面基板
（図５参照）の製造方法に適用したが、多層基板（図６
参照）についても適用することができる。ＣＳＰやＢＧ
Ａを搭載する回路基板は、微細回路形成を要求される場
合が多く、このとき、ビルドアップ基板が採用される。
ビルドアップ基板の外層回路形成時において、上記実施
の形態の製造方法と同じ方法により、歪みゲージ１３を
形成することができる。
る歪みゲージ内蔵回路基板１０の製造方法を、両面基板
（図５参照）の製造方法に適用したが、多層基板（図６
参照）についても適用することができる。ＣＳＰやＢＧ
Ａを搭載する回路基板は、微細回路形成を要求される場
合が多く、このとき、ビルドアップ基板が採用される。
ビルドアップ基板の外層回路形成時において、上記実施
の形態の製造方法と同じ方法により、歪みゲージ１３を
形成することができる。
【００３５】このように、この発明に係る歪みゲージ内
蔵回路基板１０によれば、回路基板の回路の一部として
歪みゲージ１３を形成し、歪みゲージ１３を内蔵した回
路基板とする。この歪みゲージ１３により、基板反りに
よる歪み量を測定することができる。
蔵回路基板１０によれば、回路基板の回路の一部として
歪みゲージ１３を形成し、歪みゲージ１３を内蔵した回
路基板とする。この歪みゲージ１３により、基板反りに
よる歪み量を測定することができる。
【００３６】従って、接着剤を介さないため、回路基板
の歪み量を正確に測定することができると共に、歪みゲ
ージ１３の取り扱いが容易になり誰でも使える。その
上、歪みゲージ１３を接着する等の手間を省くことがで
きる。
の歪み量を正確に測定することができると共に、歪みゲ
ージ１３の取り扱いが容易になり誰でも使える。その
上、歪みゲージ１３を接着する等の手間を省くことがで
きる。
【００３７】また、この発明に係る歪みゲージ内蔵回路
基板１０の製造方法により、特に、ＣＳＰ及びＢＧＡ用
のキャリア基板（インタポーザ）や、ＣＳＰ及びＢＧＡ
を搭載するプリント基板に、回路基板の回路の一部とし
て歪み量測定回路、即ち、歪みゲージ１３を形成する
（図２参照）ことができる。
基板１０の製造方法により、特に、ＣＳＰ及びＢＧＡ用
のキャリア基板（インタポーザ）や、ＣＳＰ及びＢＧＡ
を搭載するプリント基板に、回路基板の回路の一部とし
て歪み量測定回路、即ち、歪みゲージ１３を形成する
（図２参照）ことができる。
【００３８】従って、有機基板を用いた回路基板の製造
と同時に歪みゲージ１３が形成されるため、歪みゲージ
１３を接着する手間が不要となり、また、接着剤を介さ
ないため、回路基板の歪み量を正確に測定することがで
きる。更に、ＣＳＰやＢＧＡの部品下部やはんだ接続部
の近辺等、任意の箇所に歪みゲージ１３を形成すること
が可能となり、より信頼度の高いデータの入手が可能と
なる。
と同時に歪みゲージ１３が形成されるため、歪みゲージ
１３を接着する手間が不要となり、また、接着剤を介さ
ないため、回路基板の歪み量を正確に測定することがで
きる。更に、ＣＳＰやＢＧＡの部品下部やはんだ接続部
の近辺等、任意の箇所に歪みゲージ１３を形成すること
が可能となり、より信頼度の高いデータの入手が可能と
なる。
【００３９】なお、上記実施の形態において、縦方向及
び横方向の歪みを検出する目的で２つの歪みゲージ１３
をほぼ直交方向に配置している（図２参照）が、斜め方
向の歪みを測定する目的で、３つ目の歪みゲージをほぼ
斜め４５度方向に配置してもよい。
び横方向の歪みを検出する目的で２つの歪みゲージ１３
をほぼ直交方向に配置している（図２参照）が、斜め方
向の歪みを測定する目的で、３つ目の歪みゲージをほぼ
斜め４５度方向に配置してもよい。
【００４０】また、回路の材料としてＣｕ−Ｎｉ合金を
用いているが、一般的な回路基板の配線材料であるＣｕ
等、回路形成可能な金属材料であれば、全て適用するこ
とができる。
用いているが、一般的な回路基板の配線材料であるＣｕ
等、回路形成可能な金属材料であれば、全て適用するこ
とができる。
【００４１】更に、歪みゲージ内蔵回路基板の製造方法
において、下地めっきとして無電解めっきを用い、回路
形成としてエッチング液を用いるウエット処理を示した
が、無電解銅めっきの代わりに銅蒸着を、エッチング液
の代わりにイオンビームエッチングを用いるドライプロ
セスを採用してもよい。
において、下地めっきとして無電解めっきを用い、回路
形成としてエッチング液を用いるウエット処理を示した
が、無電解銅めっきの代わりに銅蒸着を、エッチング液
の代わりにイオンビームエッチングを用いるドライプロ
セスを採用してもよい。
【００４２】
【発明の効果】以上説明したように、この発明によれ
ば、回路基板の歪みを測定する歪みゲージが、回路基板
の回路の一部として形成され、回路基板に歪みゲージが
内蔵されるので、接着剤を介さず、任意の場所で、歪み
ゲージにより回路基板の歪み量を正確に測定することが
できる。
ば、回路基板の歪みを測定する歪みゲージが、回路基板
の回路の一部として形成され、回路基板に歪みゲージが
内蔵されるので、接着剤を介さず、任意の場所で、歪み
ゲージにより回路基板の歪み量を正確に測定することが
できる。
【００４３】また、この発明に係る歪みゲージ内蔵回路
基板の製造方法により、上記歪みゲージ内蔵回路基板を
製造することができる。
基板の製造方法により、上記歪みゲージ内蔵回路基板を
製造することができる。
【図１】歪みの定義と歪みゲージの原理について説明す
る説明図である。
る説明図である。
【図２】この発明の実施の形態に係る歪みゲージ内蔵回
路基板の概略構成を示し、（ａ）は平面図、（ｂ）は断
面図である。
路基板の概略構成を示し、（ａ）は平面図、（ｂ）は断
面図である。
【図３】図２の歪みゲージ内蔵回路基板の製造方法の工
程説明図である。
程説明図である。
【図４】この発明の他の実施の形態に係るＣＳＰ及びＢ
ＧＡのインタポーザへの適用例を示す断面図である。
ＧＡのインタポーザへの適用例を示す断面図である。
【図５】この発明の他の実施の形態に係る両面基板への
適用例を示す断面図である。
適用例を示す断面図である。
【図６】この発明の他の実施の形態に係る多層基板への
適用例を示す断面図である。
適用例を示す断面図である。
【図７】この発明の他の実施の形態に係る両面基板の反
対側面への適用例を示す断面図である。
対側面への適用例を示す断面図である。
１０ 歪みゲージ内蔵回路基板 １１ 回路基板 １２ 電気回路 １３ 歪みゲージ １４ 電極パッド １５ ソルダレジスト １６ 穴 １７ 銅めっき １８ めっきレジスト １９ 銅ニッケル合金めっき ２０ インタポーザ ２１ バンプ ２２ 封止樹脂 ２３ チップ ２４ 両面基板 ２５ 貫通スルーホール ２６ 部品 ２７ 多層基板 ２８ ビア
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 BB07 BB33 BB35 CC06 CC07 DD04 DD19 DD21 5E343 AA02 BB16 BB24 BB44 BB53 CC61 CC71 DD33 DD43 DD76 ER01 ER11 GG20
Claims (6)
- 【請求項１】回路基板の歪みを測定する歪みゲージを、
前記回路基板の回路の一部として形成し、前記回路基板
に前記歪みゲージを内蔵したことを特徴とする歪みゲー
ジ内蔵回路基板。 - 【請求項２】前記歪みケージは、前記回路基板の回路パ
ターンと共に作り込まれることを特徴とする請求項１に
記載の歪みゲージ内蔵回路基板。 - 【請求項３】前記回路基板は、半導体パッケージのキャ
リア基板或いはプリント基板であることを特徴とする請
求項１または２に記載の歪みゲージ内蔵回路基板。 - 【請求項４】回路基板の歪みを測定する歪みゲージを、
前記回路基板に内蔵するように前記回路基板の回路の一
部として形成することを特徴とする歪みゲージ内蔵回路
基板の製造方法。 - 【請求項５】前記歪みケージは、前記回路基板の回路パ
ターン形成時に作り込まれることを特徴とする請求項４
に記載の歪みゲージ内蔵回路基板の製造方法。 - 【請求項６】接着剤付き回路基板の前記接着剤に触媒付
与処理を施し、前記接着剤表面に銅めっきを形成する工
程と、 回路を形成しない部分にめっきレジストを形成した回路
基板を、銅ニッケル合金めっきに浸漬し、回路形成部分
に銅ニッケル合金めっきを析出する工程と、 前記めっきレジストを剥離し、前記めっきレジストの下
にある無電解銅めっき皮膜を溶解して、回路を形成する
工程と を有することを特徴とする請求項４または５に記載の歪
みゲージ内蔵回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188422A JP2001015882A (ja) | 1999-07-02 | 1999-07-02 | 歪みゲージ内蔵回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188422A JP2001015882A (ja) | 1999-07-02 | 1999-07-02 | 歪みゲージ内蔵回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015882A true JP2001015882A (ja) | 2001-01-19 |
Family
ID=16223399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11188422A Pending JP2001015882A (ja) | 1999-07-02 | 1999-07-02 | 歪みゲージ内蔵回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015882A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069707A1 (ja) * | 2004-01-16 | 2005-07-28 | Ibiden Co., Ltd. | 多層プリント配線板およびプリント配線板用試験体 |
| US6948377B2 (en) | 2003-12-08 | 2005-09-27 | Honeywell International, Inc. | Method and apparatus for detecting the strain levels imposed on a circuit board |
| GB2414116A (en) * | 2004-05-11 | 2005-11-16 | Sun Microsystems Inc | Printed circuit board with integrated strain gauge |
| US7094061B1 (en) | 2005-02-22 | 2006-08-22 | Vishay Measurements Group, Inc. | Printed circuit board with integral strain gage |
| WO2006091188A1 (en) * | 2005-02-22 | 2006-08-31 | Vishay Measurements Group, Inc. | Printed circuit board with integral strain gage |
| JP2011119403A (ja) * | 2009-12-02 | 2011-06-16 | Mitsubishi Electric Corp | フレキシブルプリント基板 |
| EP2388811A3 (de) * | 2006-03-23 | 2014-09-10 | CeramTec GmbH | Trägerkörper für Bauelemente oder Schaltungen |
| JP2017101982A (ja) * | 2015-12-01 | 2017-06-08 | 日本写真印刷株式会社 | 多点計測用のひずみセンサとその製造方法 |
| WO2017158028A1 (en) * | 2016-03-15 | 2017-09-21 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with integrated strain gauge |
| WO2017206769A1 (zh) * | 2016-05-30 | 2017-12-07 | 华为技术有限公司 | 印刷电路板 |
| CN108139283A (zh) * | 2015-08-07 | 2018-06-08 | 电子部品研究院 | 柔性触角传感器及其制造方法 |
| JP2021081363A (ja) * | 2019-11-21 | 2021-05-27 | 三菱電機株式会社 | 基板反り検出装置及び基板反り検出プログラム |
-
1999
- 1999-07-02 JP JP11188422A patent/JP2001015882A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6948377B2 (en) | 2003-12-08 | 2005-09-27 | Honeywell International, Inc. | Method and apparatus for detecting the strain levels imposed on a circuit board |
| WO2005069707A1 (ja) * | 2004-01-16 | 2005-07-28 | Ibiden Co., Ltd. | 多層プリント配線板およびプリント配線板用試験体 |
| US7812261B2 (en) | 2004-01-16 | 2010-10-12 | Ibiden Co., Ltd. | Multilayer printed wiring board and test body for printed wiring board |
| GB2414116A (en) * | 2004-05-11 | 2005-11-16 | Sun Microsystems Inc | Printed circuit board with integrated strain gauge |
| US7036387B2 (en) | 2004-05-11 | 2006-05-02 | Sun Microsystems, Inc. | Integrated strain gages for board strain characterization |
| GB2414116B (en) * | 2004-05-11 | 2007-03-14 | Sun Microsystems Inc | Integrated strain gauges for board strain characterization |
| US7094061B1 (en) | 2005-02-22 | 2006-08-22 | Vishay Measurements Group, Inc. | Printed circuit board with integral strain gage |
| WO2006091188A1 (en) * | 2005-02-22 | 2006-08-31 | Vishay Measurements Group, Inc. | Printed circuit board with integral strain gage |
| EP2320457A3 (de) * | 2006-03-23 | 2014-09-10 | CeramTec GmbH | Trägerkörper für Bauelemente oder Schaltungen |
| EP2388811A3 (de) * | 2006-03-23 | 2014-09-10 | CeramTec GmbH | Trägerkörper für Bauelemente oder Schaltungen |
| JP2011119403A (ja) * | 2009-12-02 | 2011-06-16 | Mitsubishi Electric Corp | フレキシブルプリント基板 |
| CN108139283A (zh) * | 2015-08-07 | 2018-06-08 | 电子部品研究院 | 柔性触角传感器及其制造方法 |
| EP3333558A4 (en) * | 2015-08-07 | 2019-03-06 | Korea Electronics Technology Institute | FLEXIBLE POCKET SENSOR AND MANUFACTURING METHOD THEREFOR |
| US10190864B2 (en) | 2015-12-01 | 2019-01-29 | Nissha Co., Ltd. | Multipoint-measurement strain sensor and method for producing the same |
| WO2017094365A1 (ja) * | 2015-12-01 | 2017-06-08 | 日本写真印刷株式会社 | 多点計測用のひずみセンサとその製造方法 |
| JP2017101982A (ja) * | 2015-12-01 | 2017-06-08 | 日本写真印刷株式会社 | 多点計測用のひずみセンサとその製造方法 |
| WO2017158028A1 (en) * | 2016-03-15 | 2017-09-21 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with integrated strain gauge |
| CN108780787A (zh) * | 2016-03-15 | 2018-11-09 | 奥特斯奥地利科技与系统技术有限公司 | 具有集成应变计的部件承载件 |
| US11081436B2 (en) | 2016-03-15 | 2021-08-03 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with integrated strain gauge |
| WO2017206769A1 (zh) * | 2016-05-30 | 2017-12-07 | 华为技术有限公司 | 印刷电路板 |
| CN107449349A (zh) * | 2016-05-30 | 2017-12-08 | 华为终端（东莞）有限公司 | 印刷电路板 |
| JP2021081363A (ja) * | 2019-11-21 | 2021-05-27 | 三菱電機株式会社 | 基板反り検出装置及び基板反り検出プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129828B2 (en) | Wiring substrate with reinforcement | |
| US8405229B2 (en) | Electronic package including high density interposer and circuitized substrate assembly utilizing same | |
| US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
| US6869665B2 (en) | Wiring board with core layer containing inorganic filler | |
| JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8245392B2 (en) | Method of making high density interposer and electronic package utilizing same | |
| US20120162928A1 (en) | Electronic package and method of making same | |
| US7755203B2 (en) | Circuit substrate and semiconductor device | |
| JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
| US7684205B2 (en) | System and method of using a compliant lead interposer | |
| KR100723489B1 (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
| KR100491412B1 (ko) | 전자부품 장착용 적층필름 및 전자부품 장착용 필름캐리어 테이프 | |
| US7911048B2 (en) | Wiring substrate | |
| US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| US20110083892A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP4140366B2 (ja) | 層間接続ビアホールの検査方法及び多層回路配線板 | |
| WO2000019532A1 (en) | Package for providing improved electrical contact and methods for forming the same | |
| Aschenbrenner | System-in-package solutions with embedded active and passive components | |
| JPH08255976A (ja) | 多層配線基板 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JP3061726B2 (ja) | 半導体装置 | |
| JP2007005495A (ja) | プリント配線板及び半導体パッケージの実装方法 | |
| Hung et al. | Processing characteristics and reliability of embedded DDR2 memory chips |