CN107449349A - 印刷电路板 - Google Patents

Abstract

本申请涉及电路板领域，提供了一种印刷电路板(Printed Circuit Board简称：PCB)，用于对印刷电路板组件(Printed Circuit Board Assembly，简称：PCBA)进行应变的测试。一种印刷电路板，所述印刷电路板包括多层导电层以及将所述导电层分开的绝缘层，所述印刷电路板还包括：应变阵列层，所述应变阵列层置于相邻绝缘层之间。通过本申请提供的方案，可以对PCB板的整板应力进行测试，覆盖率高，实现对PCB板的整板应力进行测试，提高应力测试的有效性以及准确率。

Description

印刷电路板

技术领域

本发明涉及电路板领域，尤其涉及多层印刷电路板(Printed CircuitBoard简称：PCB)对印刷电路板组件(Printed Circuit Board Assembly，简称：PCBA)进行应变的测试。

背景技术

目前，随着智能终端尺寸的增大，但终端的厚度越来越薄，且终端内元器件数量越来越多，终端内部PCBA的应力失效问题变得突出复杂，所述应力具体是指物体由于外因(受力、湿度、温度场变化等)而发生变形时，在物体内各部分之间产生相互作用的内力，以抵抗这种外因的作用，并试图使物体从变形后的位置恢复到变形前的位置。所述应力失效具体是指当器件或PCBA变形过大时，超出了器件或PCBA材料的屈服极限或疲劳极限，进而产生器件或PCBA失效。在终端的生产、测试、组装、使用过程中，需对PCBA的应力进行测试，以实现对终端的质量控制。

现有技术中，采用在PCBA上的局部点位置贴装应变片的方式，以实现对PCBA的应力进行测试，一般情况，局部点均置于PCBA的上表面或者下表面。

具体测试过程为：将应变片贴装在局部点位置上，使应变片随着局部点受到的应变一起伸缩，在应变片中的金属箔材会随着应变伸长或缩短。在金属箔材机械性地伸长或缩短时，金属箔材的电阻也会随之变化。将应变片的引线连接到专用设备上，在不同场景中测量金属箔材的电阻变化，根据该电阻变化得到局部点位置处的应变情况。

但是，现有技术中的PCBA的应力测试方案仍存在下述缺陷：1)现有PCBA的应力测试无法对整板进行全面覆盖，应力测试的有效性降低；2)在局部点贴装应变片时，需将PCBA上原有位置的元器件铲除，开辟引线空间，才可实现应力测试；且贴装应变片的连接线在测试过程中容易断，导致测试结果的准确率降低。

发明内容

本文描述了一种印刷电路板，以实现对PCBA的整板应力进行测试，提高应力测试的有效性以及准确率。

一方面，本申请的实施例提供一种印刷电路板，该PCB板包括多层导电层以及将导电层分开的绝缘层，多层导电层与多层绝缘层相间分布。该PCB板还包括：应变阵列层，应变阵列层置于相邻绝缘层之间。

在一个可能的设计中，应变阵列层置于PCB板中靠近顶层的绝缘层与相邻的绝缘层之间，或者，

应变阵列层置于PCB板中靠近底层的绝缘层与相邻的绝缘层之间。

在描述PCB板结构时，PCB板中多层导电层与多层绝缘层相间分布，在本发明实施例中，应变阵列层置于PCB板中相邻绝缘层之间，具体是指将应变阵列层替换PCB板中相邻绝缘层之间的导电层。

应变阵列层具体为半导体介质的线路，该半导体介质可在外界力的作用下产生机械变形时，发生阻抗变化。

在一个可能的设计中，应变阵列层的个数为1个或2个。当设置为一个时，该应变阵列层设置在PCB板中靠近顶层，或者靠近底层的相邻绝缘层之间；当设置为2个时，该应变阵列层设置在PCB板中靠近顶层以及靠近底层的相邻绝缘层之间。

在一个可能的设计中，应变阵列层与导电层上贴装的处理器连接，处理器用于通过应变阵列层采集PCB板的应变数据，并将采集的应变数据发送至终端。其中，应变数据即为应变阵列层的阻抗变化值，由于应变阵列层已压合在PCB板内，因此，应变阵列层的阻抗变化也即是PCB板的实际变形状态。处理器采集的阻抗变化值也即是PCB板的应变数据。

相较于现有技术，本发明提供的方案可以对PCBA的整板应力进行测试，覆盖率高，实现对PCBA的应力进行测试，提高应力测试的有效性以及准确率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面附图中反映的仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得本发明的其他实施方式。而所有这些实施例或实施方式都在本发明的保护范围之内。

图1为本发明实施例提供的一种PCB结构示意图；

图2为本发明实施例提供的另一种PCB结构示意图；

图3为本发明实施例提供的应变阵列层示意图。

具体实施方式

下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例描述的PCB板的结构是为了更加清楚的说明本发明实施例的技术方案，并不构成对于本发明实施例提供的技术方案的限定，本领域普通技术人员可知，随着新业务场景的出现，本发明实施例提供的技术方案对于类似的技术问题，同样适用。

如图1所示，图1为本发明实施例提供的一种PCB板结构示意图。在本发明实施例中以多层PCB板为例进行说明。该PCB板包括导电层110(coppershee t)，绝缘层120(prepreg)，以及应变阵列层130。

在本发明实施例中，所述PCB板具体是指具有导电层110、绝缘层120以及应变阵列层130的光板，该光板具体是指未焊接电子器件的PCB板，所述PCBA具体是指将各种电子器件通过表面封装工艺组装在PCB板上。

其中，顶层或者底层的导电层110上贴装有电子器件，电子器件通过表面贴装技术(Sur-face Mount Technology，简称：SMT)贴装在顶层或者底层的导电层110表面，PCB板中多层导电层110与多层绝缘层120相间分布，应变阵列层130置于相邻绝缘层120之间，如图1所示。

可以理解的是，多层PCB板由导电层110和绝缘层120组成。其中，导电层110可具体由铜层实现，用于进行导电；绝缘层具体由绝缘介质实现，用于进行绝缘。

在一个例子中，应变阵列层130置于PCB板中靠近顶层的绝缘层120与相邻的绝缘层120之间，或者，应变阵列层130置于PCB板中靠近底层的绝缘层120与相邻的绝缘层120之间，如图2所示。

需要说明的是，在描述PCB板结构时，PCB板中多层导电层110与多层绝缘层120相间分布，因此，在本发明实施例中，应变阵列层130置于PCB板中相邻绝缘层120之间，具体是指用应变阵列层130替换PCB板中相邻绝缘层120之间的导电层110。

在本发明实施例中，表层导电层110或者底层导电层110均是用来贴装或焊接电子器件，以使电子器件相互连接导通。

其中，应变阵列层130可具体为半导体介质的片状结构，应变阵列层130的长、宽数据与PCB板的长、宽数据相同。应变阵列层130由多个应变片组成，其中，每个应变片具有蛇形线路，也即是多个应变片具有的蛇行线路构成应变阵列层130，该蛇行线路用于对阻抗的变化进行放大。如图3所示的应变阵列层130。图中标号为1的应变片为水平方向应变片，其具有水平蛇行线路，用于放大水平方向的形变；图中标号为2的应变片为垂直方向应变片，其具有垂直蛇行线路，用于放大垂直方向的形变；图中标号为3的应变片为45度方向应变片，其具有45度蛇行线路，用于放大45度方向的形变。

应变阵列层130中应变片的蛇行线路可在外界力的作用下产生机械变形，发生阻抗变化，贴装在顶层或者底层导电层110上的电子器件对蛇行线路的阻抗变化值进行采集，进而确定PCB整板的应力。在本发明实施例中，贴装在顶层或者底层导电层110上的电子器件可直接与应变阵列层130中应变片的蛇行线路进行连接，无需采用引线方式测量，提高了测试方便性和稳定性。

在本发明实施例中，根据PCB板具有的层数，可设置应变阵列层130为1个或2个。例如，当PCB板具有的层数为四层，或者小于四层时，可设置1个应变阵列层130；当PCB板具有的层数大于四层时，如，六层板，8层板时，可设置1个或2个应变阵列层130。当设置为1个时，该应变阵列层130设置在PCB板中靠近顶层，或者靠近底层的相邻绝缘层之间；当设置为2个时，该应变阵列层130设置在PCB板中靠近顶层以及靠近底层的相邻绝缘层之间。

可以理解的是，当PCB板中设置2个应变阵列层130时，2个应变阵列层可以相互修正，使结果更为准确可靠。

在本发明实施例中，PCB板的顶层导电层110和底层导电层110上均贴装或焊接有电子器件，电子器件包括处理器。可以理解的是，导电层110上还可包括其它实现PCB板功能的电子器件，例如，电阻，电容等。

处理器可通过应变阵列层130采集PCB板的应变数据，并将采集的应变数据发送至终端，所述应变数据即为应变阵列层130的阻抗变化值。具体地，处理器可通过应变阵列层130实时测量PCB板中阻抗变化值，并进行存储，将阻抗变化值发送至终端，终端通过专业软件分析PCB板的变形情况。由于应变阵列层130已压合在PCB板内，因此，应变阵列层130的阻抗变化也即是PCB板的实际变形状态。处理器采集的阻抗变化值也即是PCB板的应变数据。

本发明实施例提供的PCB板，由于将应变阵列层130压合在PCB板内，可以对PCBA的整板应力进行测试，覆盖率高，提高应力测试的有效性；在测试过程中，无需铲除导电层110上原有的元器件，也无需开辟引线空间，对测试结果影响小；且导电层上的元器件通过SMT技术贴装在导电层110上，简单可靠，无连接线，提高应力测试的准确率。

可以理解的是，本发明实施例提供的应变阵列层130还可置于结构件中，以实现对结构件整体应力进行测量。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种印刷电路板，所述印刷电路板包括多层导电层以及将所述导电层分开的绝缘层，其特征在于，所述印刷电路板还包括：

应变阵列层，所述应变阵列层置于相邻绝缘层之间。

2.根据权利要求1所述的印刷电路板，其特征在于，所述应变阵列层置于相邻绝缘层之间具体为，

所述应变阵列层置于所述印刷电路板中靠近顶层的绝缘层与相邻的绝缘层之间，或者，

所述应变阵列层置于所述印刷电路板中靠近底层的绝缘层与相邻的绝缘层之间。

3.根据权利要求1-2任一项所述的印刷电路板，其特征在于，所述应变阵列层具体为半导体介质的线路。

4.根据权利要求3所述的印刷电路板，其特征在于，所述应变阵列层的个数为1个或2个。

5.根据权利要求4所述的印刷电路板，其特征在于，所述应变阵列层与所述导电层上贴装的处理器连接，所述处理器用于通过所述应变阵列层采集所述印刷电路板的应变数据，并将采集的所述应变数据发送至终端。