CN103906371A - 具有内埋元件的电路板及其制作方法 - Google Patents

具有内埋元件的电路板及其制作方法 Download PDF

Info

Publication number
CN103906371A
CN103906371A CN201210577546.4A CN201210577546A CN103906371A CN 103906371 A CN103906371 A CN 103906371A CN 201210577546 A CN201210577546 A CN 201210577546A CN 103906371 A CN103906371 A CN 103906371A
Authority
CN
China
Prior art keywords
conducting wire
wire layer
insulating barrier
conductive
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210577546.4A
Other languages
English (en)
Other versions
CN103906371B (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201210577546.4A priority Critical patent/CN103906371B/zh
Priority to TW102101269A priority patent/TWI466606B/zh
Priority to US14/138,126 priority patent/US9730328B2/en
Publication of CN103906371A publication Critical patent/CN103906371A/zh
Application granted granted Critical
Publication of CN103906371B publication Critical patent/CN103906371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种电路板，包括双面线路板、电子元件、多个导电膏及分别邻近于该第一和第二导电线路层的两组绝缘层和导电线路层。该双面线路板包括基底层及第一和第二导电线路层，该第一和第二导电线路层分别设置于基底层的相对两侧。该第二导电线路层包括多个电性连接垫，该基底层内形成有多个导电孔，每个电性连接垫与一个导电孔电连接，该多个导电孔的相对的另一端显露于该第一表面。该多个导电膏对应连接于该多个导电孔，该电子元件粘接并电连接于该多个电性连接垫。两个绝缘层分别覆盖电子元件和第二导电线路层。本发明还涉及一种电路板的制作方法。

Description

具有内埋元件的电路板及其制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种具有内埋元件的电路板及其制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
现有技术的多层电路板为了要达到轻薄短小的目的，并增加产品的电性品质水平，各制造商开始致力于将原来焊接于多层电路板表面的电子元件改为内埋于多层电路板内部，以此来增加电路板表面的布线面积从而缩小电路板尺寸并减少其重量和厚度。该电子元件可以为主动或被动元件，如芯片、电阻和电容等。
已知一种具有内埋元件的电路板的制造方法如下：在一线路板上形成通孔；在该线路板的一侧形成支撑材料层，该支撑材料层覆盖该通孔的开口，该支撑材料为绝缘材料或导电金属材料；将电子元件设置于该通孔内并固定于该支撑材料层上；在该线路板相对于该支撑材料层的另一侧压合第一胶体层，使该电子元件粘接于该第一胶体层上；去除该支撑材料层，并在该线路板相对于该第一胶体层的一侧压合第二胶体层，使电子元件的另一端粘接于该第二胶体层；分别在该第一胶体层和第二胶体层上压合第一铜箔层和第二铜箔层；将该第一铜箔层和第二铜箔层分别制作形成第一导电线路层和第二导电线路层，并通过激光蚀孔工艺和电镀工艺形成多个导电盲孔，以使该第一导电线路层与该电子元件的电极通过该多个导电孔电导通；最后，在该第一导电线路层和第二导电线路层上形成防焊层，从而形成具有内埋元件的电路板。
在上述具有内埋元件的电路板的制造方法中，电子元件先固定在支撑材料层上埋入再形成导电盲孔进行电性连接，导电盲孔和电子元件之间易造成对位精度不佳，降低产品良率。尤其是在大板面生产时更严重，电子元件置放时，需高精度的置放机，生产成本较高。
发明内容
因此，有必要提供一种产品良率高且成本低的具有内埋元件的电路板及其制作方法。
一种制作具有内埋元件的电路板的方法，包括步骤：提供双面线路板，该双面线路板包括基底层、第一导电线路层及第二导电线路层，该基底层包括相对的第一表面和第二表面，该第一导电线路层和第二导电线路层分别设置于该第一表面和第二表面，该第二导电线路层包括多个电性连接垫，该基底层内形成有多个第一导电孔，每个电性连接垫与一个第一导电孔的一端电连接，该多个第一导电孔的相对的另一端显露于该第一表面，该双面线路板开设贯穿该基底层且位于该多个第一导电孔间的填充通孔；提供多个导电膏，使该多个导电膏对应连接于该多个第一导电孔；提供电子元件，并将电子元件设置于该多个导电膏上以电连接于该多个导电膏；及在该第一导电线路层一侧和第二导电线路层一侧分别依次形成绝缘层和导电线路层，使邻近于该第一导电线路层的绝缘层覆盖该电子元件，邻近于该第二导电线路层的绝缘层覆盖该第二导电线路层，且通过压合作用充满该填充通孔以及该电子元件与该基底层之间的空隙。
一种具有内埋元件的电路板，包括双面线路板、电子元件、多个导电膏、邻近于该第一导电线路层依次设置的绝缘层和导电线路层及邻近于该第二导电线路层依次设置的绝缘层和导电线路层。该双面线路板包括基底层、第一导电线路层及第二导电线路层，该基底层包括相对的第一表面和第二表面，该第一导电线路层和第二导电线路层分别设置于该第一表面和第二表面，该第二导电线路层包括多个电性连接垫，该基底层内形成有多个第一导电孔，每个电性连接垫与一个第一导电孔的一端电连接，该多个第一导电孔的相对的另一端显露于该第一表面，该双面线路板具有贯穿该基底层。该多个导电膏对应连接于该多个第一导电孔，该电子元件粘接并电连接于该多个导电膏。邻近于该第一导电线路层的绝缘层覆盖该电子元件，邻近于该第二导电线路层的绝缘层覆盖该第二导电线路层且充满该填充通孔以及该电子元件与该基底层之间的空隙。
相对于现有技术，本实施例的具有内埋元件的电路板是在形成与电子元件对应的导电孔后，然后在导电孔的端部设置导电膏，使电子元件的电极通过导电膏与该具有内埋元件的电路板连接，避免了导电盲孔与电子元件的对位问题。而且，由于无对位不佳的问题，电子元件的置放无需采用昂贵的高精度置放机台，从而节省成本。另外，本实施例的具有内埋元件的电路板也可应用于HDI高密度积层板。
附图说明
图1是本发明第一实施例提供的双面覆铜基板的剖视图。
图2是在图1中的双面覆铜基板内形成第一导电孔后的剖视图。
图3是在图2中的双面覆铜基板内形成填充通孔后的剖视图。
图4是将图3中的双面覆铜基板的铜箔层制作形成导电线路层后的剖视图。
图5和图6是图4中的双面覆铜基板的两个实施方式的俯视图。
图7是在图4中的双面覆铜基板上形成导电膏后的剖视图。
图8是在图7中的导电膏上设置电子元件后形成多层基板的剖视图。
图9是在图8中的多层基板的相对两侧分别形成绝缘层及导电线路层后形成具有内埋元件的电路板的剖视图。
图10是本发明第二实施例提供的双面覆铜基板的剖视图。
图11是在图10中的双面覆铜基板内形成第一导电孔后的剖视图。
图12是在图11中的双面覆铜基板内形成填充通孔后的剖视图。
图13是将图12中的双面覆铜基板的铜箔层制作形成导电线路层后的剖视图。
图14是在图13双面覆铜基板的一侧形成绝缘层和导电线路层后的剖视图。
图15在图14的双面覆铜基板上设置电子元件后形成的多层基板的剖视图。
图16是在图15中的多层基板的相对两侧分别形成绝缘层和导电线路层后形成的具有内埋元件的电路板的剖视图。
主要元件符号说明
双面覆铜基板 10，10A
第一导电孔 11，11A
基底层 12，12A
第一铜箔层 13，13A
第二铜箔层 14，14A
第一表面 121，121A
第二表面 122，122A
填充通孔 102，102A
第一导电线路层 132，132A
第二导电线路层 142，142A
多层基板 20，20A
电性连接垫 143，143A
导电膏 15，15A
电子元件 16，16A
电极 162，162A
双面线路板 17，17A
第一绝缘层 21，21A
第三导电线路层 22，22A
第二绝缘层 23，23A
第四导电线路层 24，24A
具有内埋元件的电路板 100，100A
第二导电孔 25，25A
第三导电孔 26，26A
开口 211A
第三绝缘层 27A
第五导电线路层 28A
第四导电孔 29A
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至图9，本发明第一实施例提供一种具有内埋元件的电路板的制作方法，包括如下步骤：
第一步，请参阅图1至2，提供双面覆铜基板10，并在双面覆铜基板10内形成多个第一导电孔11。
本实施例中，该双面覆铜基板10包括基底层12、第一铜箔层13及第二铜箔层14。该基底层12的材料一般为该基底层12包括相对的第一表面121和第二表面122，该第一铜箔层13和第二铜箔层14分别设置于基底层12的第一表面121和第二表面122。本实施例中，该多个第一导电孔11为导电盲孔，该第一导电孔11可采用如下方法制作：首先通过机械钻孔或激光蚀孔的方法形成贯穿该第一铜箔层13和基底层12而未贯穿第二铜箔层14的盲孔，在形成的盲孔内填充导电浆料或电镀铜形成第一导电孔11。
第二步，请参阅图3至6，在形成有第一导电孔11的双面覆铜基板10内形成贯穿该第一铜箔层13、基底层12及第二铜箔层14的填充通孔102，并将第一铜箔层13和第二铜箔层14分别制作形成第一导电线路层132和第二导电线路层142，从而形成双面线路板17。
该第二导电线路层142包括多个电性连接垫143，本实施例中，该电性连接垫143和第一导电孔11的数量均为六个，每个电性连接垫143均对应连接一个第一导电孔11，该多个第一导电孔11与该第一表面121相邻的一端未设置第一导电线路层132，即该第一导电孔11与该第一表面121相邻一端的端面与该第一表面121齐平或与略凹于该第一表面121，本实施例中，该第一导电孔11与该第一表面121相邻一端的端面与该第一表面121齐平。该六个第一导电孔11形成三对，每对第一导电孔11对应连接一个电子元件，该多个第一导电孔11的排列方式如图5所示。
该填充通孔102设置于每对第一导电孔11所对应的两个电性连接垫143之间，用于在后续步骤中使胶体材料通过并填充于固定连接完毕的电子元件（如图8所示的电子元件16）的底部。该填充通孔102的数量可以为一个，如图5所示的一个椭圆形通孔该椭圆形通孔；也可以为两个或更多，如图6所示的两个圆形通孔。当然，该填充通孔102的形状也可以为其它形状，如多边形、不规则形状等，并不以本实施例为限。
第三步，请参阅图7和图8，在该第一表面121上设置分别对应于该多个电性连接垫143的多个导电膏15，每个导电膏15覆盖并电连接于与对应电性连接垫143电连接的第一导电孔11相邻于该第一表面121的端部，并提供多个电子元件16，每个电子元件16对应一对第一导电孔11，并使该多个电子元件对应电连接于该多个导电膏15，形成多层基板20。
本实施例中，该电子元件16可以为电阻或电容，其具有两个电极162，在设置该电子元件16时，使该两个电极162分别固定并电连接于对应的两个导电膏15。本实施例中，该导电膏15的材料可以为但不限于锡膏、导电银浆或导电铜浆等。
第四步，请参阅图9，在该多层基板20的第一导电线路层132侧依次形成第一绝缘层21和第三导电线路层22，在该第二导电线路层142侧依次形成第二绝缘层23和第四导电线路层24，从而形成具有内埋元件的电路板100。
该第一绝缘层21、第三导电线路层22、第二绝缘层23及第四导电线路层24可通过以下方法形成：
首先，依次堆叠并一次压合第三铜箔层（图未示）、第一绝缘层21、多层基板20、第二绝缘层23及第四铜箔层（图未示）成为一个整体。
该第一绝缘层21和第二绝缘层23一般为胶片，如FR4环氧玻璃布半固化胶片，压合后，该第一绝缘层21覆盖该第一导电线路层132、外露的第一表面121及该多个电子元件16的侧面和远离该第一表面121的一侧表面，从而使该多个电子元件16埋入该第一绝缘层21内；该第二绝缘层23覆盖该第二导电线路层142及外露的第二表面122，且该第二绝缘层23从该填充通孔102进入该多个电子元件16相邻于该第一表面121的一侧，并填充该多个电子元件16与该第一表面121之间的空隙，压合完毕后，该第二绝缘层23的材料充满该填充通孔102和该多个电子元件16与该第一表面121之间的空隙。
其次，在该第一绝缘层21内形成第二导电孔25，在该第二绝缘层23内形成第三导电孔26，及将第三铜箔层和第四铜箔层分别制作形成第三导电线路层22和第四导电线路层24，该第三导电线路层22与该第一导电线路层132之间及该第四导电线路层24与该第二导电线路层142之间分别通过该第二导电孔25和第三导电孔26电连接。该第二导电孔25和第三导电孔26可以在形成该第三导电线路层22和第四导电线路层24之前制作完成，其形成方法可以采用激光蚀孔工艺及填孔工艺，该填孔工艺可以为电镀工艺或填充导电铜浆或导电银浆等。形成该第三导电线路层22和第四导电线路层24的方法可采用影像转移工艺和蚀刻工艺。
可以理解的是，在第三导电线路层22一侧和第四导电线路层24一侧还可以分别形成更多的导电线路层，形成具有更多层的多层电路板，并不以本实施例为限。
如图9所示，本实施的具有内埋元件的电路板100包括多层基板20、第一绝缘层21、第三导电线路层22、第二绝缘层23及第四导电线路层24。该多层基板20包括基底层12、形成于该基底层12相对两侧的第一导电线路层132和第二导电线路层142、以及电子元件16。该基底层12包括相对的第一表面121和第二表面122，该第一导电线路层132和第二导电线路层142分别设置于该第一表面121和第二表面122。该第二导电线路层142包括多个电性连接垫143，该基底层12内设置有多个第一导电孔11及填充通孔102，每个电性连接垫143与一个第一导电孔11电连接，该多个第一导电孔11相邻于该第一表面121的端部与该第一表面121齐平或略凹于该第一表面121，该填充通孔102贯穿该第一导电线路层132、基底层12及第二导电线路层142且位于该多个第一导电孔11之间。该具有内埋元件的电路板200进一步包括分别对应于该多个电性连接垫143的多个导电膏15，每个导电膏15分别与对应的第一导电孔11的端部相接触并电连接。该电子元件16通过该多个导电膏15电连接于该多个第一导电孔11，进而电连接于该多个电性连接垫143，本实施例中，该电子元件16包括两个电极162，该电性连接垫143和导电膏15的数量均为两个，该两个电极162分别粘接于该导电膏15上。该第一绝缘层21形成于该第一导电线路层132上，且该第一绝缘层21覆盖该第一导电线路层132、外露的第一表面121及该电子元件16的侧面和远离该第一表面121的一侧表面，从而使该电子元件16埋入该第一绝缘层21内。该第三导电线路层22形成于该第一绝缘层21远离该第一表面121的表面，且通过形成于第一绝缘层21内的第二导电孔25电连接于该第一导电线路层132。该第二绝缘层23形成于该第二导电线路层142上并覆盖该第二导电线路层142的表面及露出于该第二导电线路层142的表面，且该第二绝缘层23的材料充满该填充通孔102及该电子元件16与该第一表面121之间的空隙，该第四导电线路层24形成于该第二绝缘层23远离该第二表面122的表面。
可以理解，该电子元件16的数量也可以少于或多于三个，此时该导电膏15、电性连接垫143及第一导电孔11的数量也对应改变，并不限于本实施例。
请参阅图10至16，本发明第二实施例提供一种具有内埋元件的电路板的制作方法，包括如下步骤：
步骤1：请参阅图10至11，提供双面覆铜基板10A，并在第一双面覆铜基板10A内形成多个第一导电孔11A。
本实施例中，该双面覆铜基板10A包括基底层12A、第一铜箔层13A及第二铜箔层14A，该基底层12A包括相对的第一表面121A和第二表面122A，该第一铜箔层13A和第二铜箔层14A分别设置于基底层12A的第一表面121A和第二表面122A。本实施例中，该多个第一导电孔11A为导电盲孔，该第一导电孔11A可采用如下方法制作：首先通过机械钻孔或激光蚀孔的方法形成贯穿该第一铜箔层13A和基底层12A而未贯穿第二铜箔层14A的盲孔，在形成的盲孔内填充导电浆料或电镀铜形成第一导电孔11A。
步骤2，请参阅图12至13，在形成有第一导电孔11A的双面覆铜基板10A内形成贯穿该第一铜箔层13A、基底层12A及第二铜箔层14A的填充通孔102A，并将第一铜箔层13A和第二铜箔层14A分别制作形成第一导电线路层132A和第二导电线路层142A。
该第二导电线路层142A包括多个电性连接垫143A，本实施例，该电性连接垫143A和第一导电孔11A的数量均为六个，每个电性连接垫143A均对应连接一个第一导电孔11A，该多个第一导电孔11A与该第一表面121A相邻的一端未设置第一导电线路层132A，即该第一导电孔11A与该第一表面121A相邻一端的端面与该第一表面121A齐平或与略凹于该第一表面121A，本实施例中，该第一导电孔11A与该第一表面121相邻一端的端面与该第一表面121A齐平。该第一导电孔11A的排列方式可参见图5所示的第一导电孔11的排列方式。
该填充通孔102A设置于每对第一导电孔11所对应的两个电性连接垫143A之间，用于在后续步骤中使胶体材料通过并填充于固定连接完毕的电子元件的底部。该填充通孔102A的数量、形状及排列方式可以与第一实施例的填充通孔102对应相同，具体可参见图5和图6中的填充通孔102。具体地，该填充通孔102A可以为一个椭圆形通孔；该填充通孔102A也可以为两个或更多，如两个圆形通孔。当然，该填充通孔102A的形状也可以为其它形状，如多边形、不规则形状等，并不以本实施例为限。
步骤3，请参阅图14，在该第一表面121A上依次形成第一绝缘层21A和第三导电线路层22A，并形成贯穿该第一绝缘层21A的开口211A，第一导电孔11A的端部及填充通孔102A露出于该开口211A，从而形成双面线路板17A。
该第一绝缘层21A一般为胶片，如FR4环氧玻璃布半固化胶片。该第一绝缘层21A和第三导电线路层22A可通过层压的方式形成。在形成该第三导电线路层22A之前，可通过机械钻孔或激光蚀孔工艺，及填孔工艺形成第二导电孔25A，该填孔工艺可以为电镀工艺或填充导电铜浆或导电银浆等。该第三导电线路层22A可通过影像转移工艺和蚀刻工艺形成，该第三导电线路层22A与该第一导电线路层132A之间通过该第二导电孔25A形成电连接。
步骤4，请参阅图15，在该基底层12A的第一表面121A上设置分别对应于该多个电性连接垫143A的两个导电膏15A，每个导电膏15A覆盖并电连接于与对应电性连接垫143A电连接第一导电孔11A相邻于该第一表面121A的端部，并提供多个电子元件16A，每个电子元件16A对应一对第一导电孔11A，并使该多个电子元件16A对应电连接于该多个导电膏15A，形成多层基板20A。
本实施例中，该电子元件16A可以为主动或被动元件，如电阻、电容和芯片等，本实施例中，该电子元件16A为电容，其具有两个电极162A，在设置该电子元件16A时，使该两个电极162A分别固定并电连接于对应的两个导电膏15A。本实施例中，该导电膏15A的材料可以为但不限于锡膏、导电银浆或导电铜浆等。
可以理解的是，导电膏15A是可预先形成于第一导电孔11A上，然后再形成该第一绝缘层21A，并不以本实施例为限。
步骤5，请参阅图16，在第二导电线路层142A侧依次形成第二绝缘层23A和第四导电线路层24A，在该第三导电线路层22A侧依次形成第三绝缘层27A和第五导电线路层28A，从而形成具有内埋元件的电路板100A。
该第二绝缘层23A、第四导电线路层24A、第三绝缘层27A及第五导电线路层28A可通过以下方法形成：
首先，依次堆叠并一次压合第五铜箔（图未示）、第三绝缘层27A、多层基板20A、第二绝缘层23A及第四铜箔（图未示）成为一个整体。
该第二绝缘层23A和第三绝缘层27A一般为胶片，如FR4环氧玻璃布半固化胶片，压合后，该第二绝缘层23A覆盖该第二导电线路层142A及外露的第二表面122A，且该第二绝缘层23A从该填充通孔102A进入该多个电子元件16A相邻于该第一表面121A的一侧，并填充该多个电子元件16A与该第一表面121A之间的空隙，压合完毕后，该第二绝缘层23A的材料充满该填充通孔102A和该多个电子元件16A与该第一表面121A之间的空隙；该第三绝缘层27A覆盖该第三导电线路层22A、该第一绝缘层21A外露的表面及电子元件16A的表面，并填充开口211A内该多个电子元件16A与该第一绝缘层21A之间的空隙。
其次，在该第二绝缘层23内形成第三导电孔26A，在该第三绝缘层27A内形成第四导电孔29A，及将第四铜箔层和第五铜箔层分别制作形成第四导电线路层24A和第五导电线路层28A，该第四导电线路层24A与该第二导电线路层142A之间及该第五导电线路层28A与该第三导电线路层22A之间分别通过该第三导电孔26A和第四导电孔29A电连接。该第三导电孔26A和第四导电孔29A可以在形成该第四导电线路层24A和第五导电线路层28A之前制作完成，其形成方法可以采用激光蚀孔工艺及填孔工艺，该填孔工艺可以为电镀工艺或填充导电铜浆或导电银浆等。形成该第四导电线路层24A和第五导电线路层28A的方法可采用影像转移工艺和蚀刻工艺。
可以理解的是，在第四导电线路层24A一侧和第五导电线路层28A一侧还可以分别形成更多的导电线路层，形成具有更多层的多层电路板，并不以本实施例为限。
如图16所示，本实施的具有内埋元件的电路板100A与第一实施例的具有内埋元件的电路板100A的结构相似，不同之处在于，该具有内埋元件的电路板100A进一步包括第三绝缘层27A和第五导电线路层28A，且具有内埋元件的电路板100A的第一绝缘层21A具有开口211A，电子元件16A设置于该开口211A内。具体地，该开口211A贯穿该第一绝缘层21A，该多个第一导电孔11A的端部露出于该开口211A，该电子元件16A通过导电膏15A电连接于该第一导电孔11A的端部，该第三绝缘层27A覆盖该第一导电线路层132A、露出于该第一导电线路层132A的第一绝缘层21A的表面及电子元件16A的元件，并充满开口211A内电子元件16A与第一绝缘层21A之间的空隙。该第五导电线路层28A形成于该第三绝缘层27A远离第三导电线路层22A的表面。
可以理解，该电子元件16A的数量也可以少于或多于三个，此时该导电膏15A、电性连接垫143A及第一导电孔11A的数量也对应改变，并不限于本实施例。
相对于现有技术，本实施例的具有内埋元件的电路板100、100A是在形成与电子元件对应的导电孔后，然后在导电孔的端部设置导电膏，使电子元件的电极通过导电膏与该具有内埋元件的电路板100、100A连接，避免了导电盲孔与电子元件的对位问题。而且，由于无对位不佳的问题，电子元件的置放无需采用昂贵的高精度置放机台，从而节省成本。另外，本实施例的具有内埋元件的电路板100、100A也可应用于HDI高密度积层板。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种制作具有内埋元件的电路板的方法，包括步骤：
提供双面线路板，该双面线路板包括基底层、第一导电线路层及第二导电线路层，该基底层包括相对的第一表面和第二表面，该第一导电线路层和第二导电线路层分别设置于该第一表面和第二表面，该第二导电线路层包括多个电性连接垫，该基底层内形成有多个第一导电孔，每个电性连接垫与一个第一导电孔的一端电连接，该多个第一导电孔的相对的另一端显露于该第一表面，该双面线路板开设贯穿该基底层且位于该多个第一导电孔间的填充通孔；
提供多个导电膏，使该多个导电膏对应连接于该多个第一导电孔；
提供电子元件，并将电子元件设置于该多个导电膏上以电连接于该多个导电膏；及
在该第一导电线路层一侧和第二导电线路层一侧分别依次形成绝缘层和导电线路层，使邻近于该第一导电线路层的绝缘层覆盖该电子元件，邻近于该第二导电线路层的绝缘层覆盖该第二导电线路层，且通过压合作用充满该填充通孔以及该电子元件与该基底层之间的空隙。
2.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，邻近于该第一导电线路层的绝缘层为第一绝缘层，该第一绝缘层覆盖该第一导电线路层和该电子元件。
3.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，在提供双面线路板之后，在该第一导电线路层上形成具有开口的第一绝缘层及在该第一绝缘层远离该第一导电线路层的表面形成第三导电线路层，该多个第一导电孔露出于该开口；提供多个与该多个电性连接垫一一对应的导电膏在形成该第一绝缘层和第三导电线路层之前或之后，该多个导电膏和多个电子元件设置于该开口内；邻近于该第一导电线路层的绝缘层为第三绝缘层，该第三绝缘层覆盖该第三导电线路层及该电子元件，并填满该开口内电子元件与第一绝缘层之间的空隙。
4.如权利要求2或3所述的制作具有内埋元件的电路板的方法，其特征在于，该多个第一导电孔的邻近于该第一导电线路层的端面与该第一表面齐平或略凹于该第一表面。
5.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，该双面线路板的制作方法包括步骤：
提供双面覆铜基板，该双面覆铜基板包括该基底层及分别设置于该基底层的第一表面和第二表面的第一铜箔层和第二铜箔层；
在该基底层内形成该多个第一导电孔；
形成该填充通孔，该填充通孔贯穿该第一铜箔层、基底层及第二铜箔层；及
将该第一铜箔层和第二铜箔层分别形成该第一导电线路层和第二导电线路层，从而形成该双面覆铜基板。
6.一种具有内埋元件的电路板，包括：
双面线路板，该双面线路板包括基底层、第一导电线路层及第二导电线路层，该基底层包括相对的第一表面和第二表面，该第一导电线路层和第二导电线路层分别设置于该第一表面和第二表面，该第二导电线路层包括多个电性连接垫，该基底层内形成有多个第一导电孔，每个电性连接垫与一个第一导电孔的一端电连接，该多个第一导电孔的相对的另一端显露于该第一表面，该双面线路板具有贯穿该基底层；
电子元件及多个导电膏，该多个导电膏对应连接于该多个第一导电孔，该电子元件粘接并电连接于该多个导电膏；及
邻近于该第一导电线路层依次设置的绝缘层和导电线路层及邻近于该第二导电线路层依次设置的绝缘层和导电线路层，邻近于该第一导电线路层的绝缘层覆盖该电子元件，邻近于该第二导电线路层的绝缘层覆盖该第二导电线路层且充满该填充通孔以及该电子元件与该基底层之间的空隙。
7.如权利要求6所述的具有内埋元件的电路板，其特征在于，邻近于该第一导电线路层的绝缘层为第一绝缘层，该第一绝缘层覆盖该第一导电线路层和该电子元件。
8.如权利要求6所述的具有内埋元件的电路板，其特征在于，该具有内埋元件的电路板进一步包括依次形成于该第一导电线路层上的第一绝缘层和第三导电线路层，该第一绝缘层和第三导电线路层具有开口，该多个第一导电孔露出于该开口，该多个导电膏和多个电子元件设置于该开口内，邻近于该第一导电线路层的绝缘层为第三绝缘层，该绝缘层覆盖该第三导电线路层及该电子元件，并填满该开口内电子元件与第一绝缘层之间的空隙。
9.如权利要求7或8所述的具有内埋元件的电路板，其特征在于，该多个第一导电孔的邻近于该第一导电线路层的端面与该第一表面齐平或略凹于该第一表面。
CN201210577546.4A 2012-12-27 2012-12-27 具有内埋元件的电路板及其制作方法 Active CN103906371B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210577546.4A CN103906371B (zh) 2012-12-27 2012-12-27 具有内埋元件的电路板及其制作方法
TW102101269A TWI466606B (zh) 2012-12-27 2013-01-14 具有內埋元件的電路板及其製作方法
US14/138,126 US9730328B2 (en) 2012-12-27 2013-12-23 Printed circuit board with embedded component and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210577546.4A CN103906371B (zh) 2012-12-27 2012-12-27 具有内埋元件的电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN103906371A true CN103906371A (zh) 2014-07-02
CN103906371B CN103906371B (zh) 2017-09-19

Family

ID=50997450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210577546.4A Active CN103906371B (zh) 2012-12-27 2012-12-27 具有内埋元件的电路板及其制作方法

Country Status (3)

Country Link
US (1) US9730328B2 (zh)
CN (1) CN103906371B (zh)
TW (1) TWI466606B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321888A (zh) * 2014-08-04 2016-02-10 恒劲科技股份有限公司 封装结构及其制法
CN105789161A (zh) * 2014-12-22 2016-07-20 恒劲科技股份有限公司 封装结构及其制法
CN106169445A (zh) * 2015-05-22 2016-11-30 艾马克科技公司 用以制造具有多层模制导电基板和结构半导体封装的方法
CN107146781A (zh) * 2017-05-27 2017-09-08 华进半导体封装先导技术研发中心有限公司 一种用于bot封装的双面有芯板结构及其制造方法
CN107949166A (zh) * 2017-11-30 2018-04-20 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板
CN111954384A (zh) * 2019-05-17 2020-11-17 同泰电子科技股份有限公司 线路板结构及其制作方法、显示装置及其制作方法
CN112752429A (zh) * 2019-10-31 2021-05-04 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
CN114258200A (zh) * 2020-09-21 2022-03-29 庆鼎精密电子（淮安）有限公司 具有内埋元件的软硬结合线路板的制作方法
CN114501854A (zh) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 内埋元件的电路板的制作方法及内埋元件的电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700011B2 (en) 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332860A (ja) * 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法
CN1551717A (zh) * 2003-04-25 2004-12-01 ���µ�����ҵ��ʽ���� 多层印刷线路板和利用该多层印刷线路板的集成电路
CN1750736A (zh) * 2004-09-15 2006-03-22 三星电机株式会社 包括嵌入式无源元件的印刷电路板及其制造方法
CN101754590A (zh) * 2008-12-18 2010-06-23 华通电脑股份有限公司 内置被动元件的电路板制造方法
US20100301468A1 (en) * 2009-05-27 2010-12-02 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0952762B1 (en) * 1996-12-19 2011-10-12 Ibiden Co, Ltd. Printed wiring board and method for manufacturing the same
EP1137332B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
TWI324901B (en) * 2007-01-08 2010-05-11 Unimicron Technology Corp Printed circuit board structure integrating electronic components
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
TW201023708A (en) * 2008-12-05 2010-06-16 Compeq Mfg Co Ltd Manufacturing method of circuit board having passive components set inside it
US8093151B2 (en) * 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332860A (ja) * 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法
CN1551717A (zh) * 2003-04-25 2004-12-01 ���µ�����ҵ��ʽ���� 多层印刷线路板和利用该多层印刷线路板的集成电路
CN1750736A (zh) * 2004-09-15 2006-03-22 三星电机株式会社 包括嵌入式无源元件的印刷电路板及其制造方法
CN101754590A (zh) * 2008-12-18 2010-06-23 华通电脑股份有限公司 内置被动元件的电路板制造方法
US20100301468A1 (en) * 2009-05-27 2010-12-02 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321888A (zh) * 2014-08-04 2016-02-10 恒劲科技股份有限公司 封装结构及其制法
CN105321888B (zh) * 2014-08-04 2018-08-10 恒劲科技股份有限公司 封装结构及其制法
CN105789161A (zh) * 2014-12-22 2016-07-20 恒劲科技股份有限公司 封装结构及其制法
CN105789161B (zh) * 2014-12-22 2019-07-12 恒劲科技股份有限公司 封装结构及其制法
CN106169445A (zh) * 2015-05-22 2016-11-30 艾马克科技公司 用以制造具有多层模制导电基板和结构半导体封装的方法
CN107146781B (zh) * 2017-05-27 2019-08-30 华进半导体封装先导技术研发中心有限公司 一种用于bot封装的双面有芯板结构及其制造方法
CN107146781A (zh) * 2017-05-27 2017-09-08 华进半导体封装先导技术研发中心有限公司 一种用于bot封装的双面有芯板结构及其制造方法
CN107949166B (zh) * 2017-11-30 2020-04-14 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板
CN107949166A (zh) * 2017-11-30 2018-04-20 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板
CN111954384A (zh) * 2019-05-17 2020-11-17 同泰电子科技股份有限公司 线路板结构及其制作方法、显示装置及其制作方法
CN112752429A (zh) * 2019-10-31 2021-05-04 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
US11297722B2 (en) 2019-10-31 2022-04-05 Avary Holding (Shenzhen) Co., Limited. Multi-layered circuit board
CN112752429B (zh) * 2019-10-31 2022-08-16 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
CN114258200A (zh) * 2020-09-21 2022-03-29 庆鼎精密电子（淮安）有限公司 具有内埋元件的软硬结合线路板的制作方法
CN114258200B (zh) * 2020-09-21 2024-04-12 庆鼎精密电子（淮安）有限公司 具有内埋元件的软硬结合线路板的制作方法
CN114501854A (zh) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 内埋元件的电路板的制作方法及内埋元件的电路板
CN114501854B (zh) * 2020-10-27 2024-03-29 鹏鼎控股(深圳)股份有限公司 内埋元件的电路板的制作方法及内埋元件的电路板

Also Published As

Publication number Publication date
TWI466606B (zh) 2014-12-21
CN103906371B (zh) 2017-09-19
US9730328B2 (en) 2017-08-08
US20140185257A1 (en) 2014-07-03
TW201427509A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
CN103906372B (zh) 具有内埋元件的电路板及其制作方法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN100359996C (zh) 印刷电路板及其制造方法
CN103458628B (zh) 多层电路板及其制作方法
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
CN102595799B (zh) 高密度互联印刷电路板的制造方法
CN104332412A (zh) 封装基板、封装结构以及封装基板的制作方法
CN104349609A (zh) 印刷线路板及其制作方法
US20140144675A1 (en) Multi-layer printed circuit board and method for manufacturing same
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN105514053B (zh) 半导体封装件及其制法
CN103889165B (zh) 具有内埋元件的电路板及其制作方法
CN105762131A (zh) 封装结构及其制法
CN104254213A (zh) 多层电路板及其制作方法
CN103635028A (zh) 埋入式元件电路板与其制作方法
CN104349592A (zh) 多层电路板及其制作方法
CN101777548B (zh) 内埋芯片基板及其制作方法
CN101661920B (zh) 芯片封装载板及其制造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
CN100459078C (zh) 一种基板的制造方法
CN109429420B (zh) 具有电磁屏蔽功能的电路板及其制作方法
CN103298247A (zh) 电路板及其制作方法
JP2012089568A (ja) 有機多層基板及びその製造方法
CN105530765A (zh) 具有内埋元件的电路板及其制作方法
CN106341945B (zh) 一种柔性线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161201

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231012

Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.