CN107949166A - 埋置元件电路板的制作方法及埋置元件电路板 - Google Patents

埋置元件电路板的制作方法及埋置元件电路板 Download PDF

Info

Publication number
CN107949166A
CN107949166A CN201711242258.2A CN201711242258A CN107949166A CN 107949166 A CN107949166 A CN 107949166A CN 201711242258 A CN201711242258 A CN 201711242258A CN 107949166 A CN107949166 A CN 107949166A
Authority
CN
China
Prior art keywords
hole
circuit board
embedded components
daughter board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711242258.2A
Other languages
English (en)
Other versions
CN107949166B (zh
Inventor
吴森
陈丽琴
李艳国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201711242258.2A priority Critical patent/CN107949166B/zh
Publication of CN107949166A publication Critical patent/CN107949166A/zh
Priority to PCT/CN2018/093632 priority patent/WO2019105033A1/zh
Application granted granted Critical
Publication of CN107949166B publication Critical patent/CN107949166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种埋置元件电路板的制作方法及埋置元件电路板，所述埋置元件电路板的制作方法包括以下步骤：对预制层进行处理，形成与元件的引脚对应设置的焊盘；在处理后的预制层上设置第二绝缘层，在第二绝缘层上与焊盘对应的位置处开设第一通孔，在第一通孔内填充导电胶黏材料；将元件与第一子板进行贴装，元件的引脚伸入第一通孔内；在第一绝缘层上开设与元件匹配的凹槽；将第一子板与第二子板压合。上述埋置元件电路板的制作方法，元件可与上述第二绝缘层充分贴合，元件与第一子板的配合紧密，同时元件与第二子板的配合也较为紧密，不存在空洞，电路板内部不易存留液体，不会对电路板的工作造成影响，使制作的电路板的可靠性较好。

Description

埋置元件电路板的制作方法及埋置元件电路板
技术领域
本发明涉及电路板加工技术领域，特别是涉及一种埋置元件电路板的制作方法及埋置元件电路板。
背景技术
随着电子产品的小型化及多功能化，对电子元件及电路板的要求也越来越高，在电路板上安装元件已不能满足要求。
为解决上述问题，出现了将电子元件埋入电路板内部的工艺，可有效控制制成的电路板的尺寸，但传统的埋置电子元件的电路板的内部存在空洞，空洞内会残留其他物质，影响电路板工作时的可靠性。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种可靠性较好的埋置元件电路板的制作方法及埋置元件电路板。
其技术方案如下：
一种埋置元件电路板的制作方法，所述埋置元件电路板包括第一子板与第二子板，第一子板包括预制层，所述预制层设于所述第一子板的最外层，所述第二子板包括第一绝缘层，所述第一绝缘层设于所述第二子板的最外层，包括以下步骤：
对预制层进行处理，形成与元件的引脚对应设置的焊盘；
在处理后的预制层上设置第二绝缘层，在第二绝缘层上与焊盘对应的位置处开设第一通孔，在第一通孔内填充导电胶黏材料；
将元件与第一子板进行贴装，元件的引脚伸入第一通孔内；
在第一绝缘层上开设与元件匹配的凹槽；
将第一子板与第二子板压合。
上述埋置元件电路板的制作方法，在预制层上设置第二绝缘层，开设第一通孔并填充导电胶黏材料，将元件与第一子板贴装，使元件的引脚伸入第一通孔内，再在第一绝缘层上开设与元件匹配的凹槽，利用第一子板与第二子板压合。通过上述方法制作的电路板，元件的引脚伸入第一通孔内，则元件可与上述第二绝缘层充分贴合，引脚可通过导电胶黏材料与焊盘电性连接，元件与第一子板的配合紧密，同时第二子板与第一子板压合时，由于第二子板上设有与元件匹配的凹槽，元件与第二子板的配合也较为紧密，此时由上述第一子板、元件及第二子板制作的电路板，内部配合紧密，不存在空洞，电路板内部不易存留液体，不会对电路板的工作造成影响，使制作的电路板的可靠性较好。
进一步地，所述在处理后的预制层上设置第二绝缘层，在第二绝缘层上与焊盘对应的位置处开设第一通孔，在第一通孔内填充导电胶黏材料，具体包括以下步骤：
在处理后的预制层上依次设置第二绝缘层及一层隔绝膜；
在第二绝缘层及隔绝膜上与焊盘对应的位置处开孔，形成第二绝缘层上的所述第一通孔及隔绝膜上的第二通孔，第一通孔与第二通孔连通；
在第一通孔与第二通孔内填充导电胶黏材料；
去除隔绝膜。
进一步地，上述步骤中，通过加温加压的方式在处理后的预制层上依次设置第二绝缘层及一层隔绝膜。
进一步地，上述加温加压的方式中，其温度范围为80℃～155℃，其压力范围为15Kg/cm2～23Kg/cm2。
进一步地，上述加温加压的持续时间为2分钟～6分钟。
进一步地，所述去除隔绝膜之前，还包括以下步骤：
对隔绝膜进行预热。
进一步地，所述第二绝缘层为半固化片，所述隔绝膜为PET薄膜。
进一步地，所述导电胶黏材料为导电树脂。
进一步地，所述第一通孔与所述第二通孔的孔径沿远离所述第一子板的方向逐渐增大。
一种埋置元件电路板，采用如上述任一项所述的埋置元件电路板的制作方法制作而成。
上述埋置元件电路板，由于元件与第一子板、第二子板结合紧密，不存在空洞，不会影响上述埋置元件电路板的工作状态，使埋置元件电路板的可靠性较好。
附图说明
图1为本发明实施例所述的埋置元件电路板的制作方法的流程示意图一；
图2为图1的制作步骤示意图；
图3为本发明实施例所述的埋置元件电路板的制作方法的流程示意图二；
图4为图3的制作步骤示意图。
附图标记说明：
100、第一子板，110、预制层，111、焊盘，120、第二绝缘层，121、第一通孔，130、导电胶黏材料，140、隔绝膜，141、第二通孔，200、第二子板，210、第一绝缘层，300、元件。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明中所述“第一”、“第二”不代表具体的数量及顺序，仅仅是用于名称的区分。
一实施例中，如图1及图2所示，所述埋置元件电路板包括第一子板100与第二子板200，第一子板100包括预制层110，所述预制层110设于所述第一子板100的最外层，所述第二子板200包括第一绝缘层210，所述第一绝缘层210设于所述第二子板200的最外层，埋置元件电路板的制作方法包括以下步骤：
S10、对预制层110进行处理，形成与元件300的引脚对应设置的焊盘111；
S20、在处理后的预制层110上设置第二绝缘层120，在第二绝缘层120上与焊盘111对应的位置处开设第一通孔121，在第一通孔121内填充导电胶黏材料130；
S30、将元件300与第一子板100进行贴装，元件300的引脚伸入第一通孔121内；
S40、在第一绝缘层210上开设与元件300匹配的凹槽，将第一子板100与第二子板200压合。
上述埋置元件电路板的制作方法，在预制层110上设置第二绝缘层120，开设第一通孔121并填充导电胶黏材料130，将元件300与第一子板100贴装，使元件300的引脚伸入第一通孔121内，再在第一绝缘层210上开设与元件300匹配的凹槽，利用第一子板100与第二子板200压合。通过上述方法制作的电路板，元件300的引脚伸入第一通孔121内，则元件300可与上述第二绝缘层120充分贴合，引脚可通过导电胶黏材料130与焊盘111电性连接，元件300与第一子板100的配合紧密，同时第二子板200与第一子板100压合时，由于第二子板200上设有与元件300匹配的凹槽，元件300与第二子板200的配合也较为紧密，此时由上述第一子板100、元件300及第二子板200制作的电路板，内部配合紧密，不存在空洞，电路板内部不易存留液体，不会对电路板的工作造成影响，使制作的电路板的可靠性较好。
可选地，如图2所示，第一子板100包括至少两层预制层110，其中两个预制层110分别为第一电路层与第二电路层，第一电路层与第二电路层分别设于第一子板100的顶层与底层，上述对预制层110进行处理，形成与元件300的引脚对应设置的焊盘111，具体包括以下步骤：
在第一子板100上与元件300的引脚对应的位置处开设导电通孔，对第一电路层、第二电路层进行处理，形成与导电通孔对应设置的焊盘111。
可选地，第一子板100还包括至少一层半固化片，其中一层半固化片设于第一电路层与第二电路层之间。
此外，也可在第一子板100上开设导电盲孔或导电埋孔等，且上述导电盲孔或导电埋孔的开口设于第一电路层上，对第一电路层进行处理，形成与上述导电盲孔或导电埋孔配合的焊盘111。
具体地，预制层110为导电层，导电层可为铜、锡等导电材料。
具体地，可在第一电路层与第二电路层上均设置第二绝缘层120并进行相同的处理。
具体地，上述埋置元件电路板还包括第三子板，第三子板包括第三绝缘层，第三绝缘层设于第三子板的最外层，上述将第一子板100与第二子板200压合，具体包括以下步骤：
将第一子板100、第二子板200及第三子板压合，其中第一绝缘层210与第二绝缘层120贴合，第一子板100的另一侧与第三绝缘层贴合。
具体地，第一绝缘层210为半固化片。
进一步地，如图3及图4所示，所述在处理后的预制层110上设置第二绝缘层120，在第二绝缘层120上与焊盘111对应的位置处开设第一通孔121，在第一通孔121内填充导电胶黏材料130，具体包括以下步骤：
S21、在处理后的预制层110上依次设置第二绝缘层120及一层隔绝膜140；
S22、在第二绝缘层120及隔绝膜140上与焊盘111对应的位置处开孔，形成第二绝缘层120上的所述第一通孔121及隔绝膜140上的第二通孔141，第一通孔121与第二通孔141连通；
S23、在第一通孔121与第二通孔141内填充导电胶黏材料130；
S24、去除隔绝膜140。
通过上述步骤，通过设置一层隔绝膜140，可在进行开孔等操作时，防止第二绝缘层120受到液体或加工废料的污染，同时在填充导电胶黏材料130时，可防止导电胶黏材料130污染上述第二绝缘层120的表面，可提高制作出的电路板的可靠性，同时也可保证后续第一子板100与第二子板200的贴合更加紧密，此外，在填充导电胶黏材料130时，也可防止导电胶黏材料130进入第二绝缘层120与隔绝膜140之间。
可选地，在上述第二绝缘层120与隔绝膜140的接合处，第一通孔121的孔径小于或等于第二通孔141的孔径。此时可进一步防止导电胶黏材料130污染上述第二绝缘层120的表面。
可选地，通过激光开孔的方式在第二绝缘层120及隔绝膜140上与焊盘111对应的位置处开孔。加工精度高，同时加工时间短。此外，根据实际情况也可采用机械加工的方式开孔。
进一步地，所述导电胶黏材料130为导电树脂。导电树脂既可导电，同时可充分填充第一通孔121，保证元件300的引脚周围不存在气泡或空隙。
具体地，在第一通孔121与第二通孔141内填充导电树脂时，可采用导电树脂塞孔的方式进行操作。
进一步地，上述步骤中，通过加温加压的方式在处理后的预制层110上依次设置第二绝缘层120及一层隔绝膜140。通过加温加压的方式，使第二绝缘层120及隔绝膜140可贴合在第一子板100上，且使第一子板100、第二绝缘层120及隔绝膜140之间存在一定的粘接力，便于后续加工时，各层之间的位置相对稳定，可提高加工的精度。
进一步地，上述加温加压的方式中，其温度范围为80℃～155℃，其压力范围为15Kg/cm2～23Kg/cm2。通过限定温度范围，可保证第一子板100、第二绝缘层120及隔绝膜140之间存在一定的粘接力，同时上述粘接力不会过大，便于后续去除隔绝膜140。
具体地，上述加温加压的方式中，其温度范围为100℃～135℃，其压力范围为17Kg/cm2～21Kg/cm2。
进一步地，上述加温加压的持续时间为2分钟～6分钟。通过进一步限定加温加压的时间，也既保证存在粘接力，同时便于后续去除隔绝膜140。
具体地，上述加温加压的持续时间为3分钟～5分钟。
进一步地，所述去除隔绝膜140之前，还包括以下步骤：
对隔绝膜140进行预热。
由于在隔绝膜140及第二绝缘层120上开孔时，隔绝膜140冷却，造成隔绝膜140与第二绝缘层120之间的粘接力增大，会导致撕去隔绝膜140的时候带动第二绝缘层120，为此对隔绝膜140进行预热，减小隔绝膜140与第二绝缘层120之间的粘接力，在去除隔绝膜140时效果更好，此外，对隔绝膜140进行预热时，可同时对第一通孔121及第二通孔141内的导电胶黏材料130进行加热，使导电胶黏材料130内的挥发物质挥发，防止挥发物质影响电路板的可靠性。
进一步地，上述步骤中，通过烧结的方式将第一子板100与第二子板200压合。通过烧结的方式可使第一子板100与第二子板200结合的更好，同时使导电胶黏材料130导通的效果更好，可提高制作出的电路板的性能。
进一步地，所述第二绝缘层120为半固化片，所述隔绝膜140为PET薄膜。此时第二绝缘层120与第二子板200的绝缘层的材料一致，便于第一子板100与第二子板200的贴合，同时PET薄膜的可较好的对第二绝缘层120进行防护，且PET薄膜的表面较为光滑，有利于通过撕去的方式去除PET薄膜。
进一步地，如图3所示，所述第一通孔121与所述第二通孔141的孔径沿远离所述第一子板100的方向逐渐增大。此时可保证导电胶黏材料130充分填充第一通孔121及第二通孔141。
可选地，第一通孔121的深度大于或等于元件300的引脚的长度，此时在元件300贴装时，由于元件300的引脚可完全伸入第一通孔121内，可保证元件300与第二绝缘层120的充分贴合。
一实施例中，埋置元件电路板采用如上述的埋置元件电路板的制作方法制作而成。
上述埋置元件电路板，由于元件300与第一子板100、第二子板200结合紧密，不存在空洞，不会影响上述埋置元件电路板的工作状态，使埋置元件电路板的可靠性较好。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种埋置元件电路板的制作方法，其特征在于，所述埋置元件电路板包括第一子板与第二子板，第一子板包括预制层，所述预制层设于所述第一子板的最外层，所述第二子板包括第一绝缘层，所述第一绝缘层设于所述第二子板的最外层，包括以下步骤：
对预制层进行处理，形成与元件的引脚对应设置的焊盘；
在处理后的预制层上设置第二绝缘层，在第二绝缘层上与焊盘对应的位置处开设第一通孔，在第一通孔内填充导电胶黏材料；
将元件与第一子板进行贴装，元件的引脚伸入第一通孔内；
在第一绝缘层上开设与元件匹配的凹槽，将第一子板与第二子板压合。
2.根据权利要求1所述的埋置元件电路板的制作方法，其特征在于，所述在处理后的预制层上设置第二绝缘层，在第二绝缘层上与焊盘对应的位置处开设第一通孔，在第一通孔内填充导电胶黏材料，具体包括以下步骤：
在处理后的预制层上依次设置第二绝缘层及一层隔绝膜；
在第二绝缘层及隔绝膜上与焊盘对应的位置处开孔，形成第二绝缘层上的所述第一通孔及隔绝膜上的第二通孔，第一通孔与第二通孔连通；
在第一通孔与第二通孔内填充导电胶黏材料；
去除隔绝膜。
3.根据权利要求2所述的埋置元件电路板的制作方法，其特征在于，上述步骤中，通过加温加压的方式在处理后的预制层上依次设置第二绝缘层及一层隔绝膜。
4.根据权利要求3所述的埋置元件电路板的制作方法，其特征在于，上述加温加压的方式中，其温度范围为80℃～155℃，其压力范围为15Kg/cm2～23Kg/cm2。
5.根据权利要求3所述的埋置元件电路板的制作方法，其特征在于，上述加温加压的持续时间为2分钟～6分钟。
6.根据权利要求2所述的埋置元件电路板的制作方法，其特征在于，所述去除隔绝膜之前，还包括以下步骤：
对隔绝膜进行预热。
7.根据权利要求2-6任一项所述的埋置元件电路板的制作方法，其特征在于，所述第二绝缘层为半固化片，所述隔绝膜为PET薄膜。
8.根据权利要求1-6任一项所述的埋置元件电路板的制作方法，其特征在于，所述导电胶黏材料为导电树脂。
9.根据权利要求2-6任一项所述的埋置元件电路板的制作方法，其特征在于，所述第一通孔与所述第二通孔的孔径沿远离所述第一子板的方向逐渐增大。
10.一种埋置元件电路板，其特征在于，采用如权利要求1-9任一项所述的埋置元件电路板的制作方法制作而成。
CN201711242258.2A 2017-11-30 2017-11-30 埋置元件电路板的制作方法及埋置元件电路板 Active CN107949166B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711242258.2A CN107949166B (zh) 2017-11-30 2017-11-30 埋置元件电路板的制作方法及埋置元件电路板
PCT/CN2018/093632 WO2019105033A1 (zh) 2017-11-30 2018-06-29 埋置元件电路板的制作方法及埋置元件电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711242258.2A CN107949166B (zh) 2017-11-30 2017-11-30 埋置元件电路板的制作方法及埋置元件电路板

Publications (2)

Publication Number Publication Date
CN107949166A true CN107949166A (zh) 2018-04-20
CN107949166B CN107949166B (zh) 2020-04-14

Family

ID=61948124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711242258.2A Active CN107949166B (zh) 2017-11-30 2017-11-30 埋置元件电路板的制作方法及埋置元件电路板

Country Status (2)

Country Link
CN (1) CN107949166B (zh)
WO (1) WO2019105033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019105033A1 (zh) * 2017-11-30 2019-06-06 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JPH1041620A (ja) * 1996-07-19 1998-02-13 Sony Corp 電子回路の分解方法
CN1110078C (zh) * 1996-06-07 2003-05-28 松下电器产业株式会社 半导体元件的安装方法
CN1791305A (zh) * 2004-12-06 2006-06-21 阿尔卑斯电气株式会社 电路部件模块及其制造方法和电子电路装置
KR100651474B1 (ko) * 2005-08-29 2006-11-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
CN1893771A (zh) * 2005-06-30 2007-01-10 三星电机株式会社 并联晶片嵌入式印刷电路板及其制造方法
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN201717256U (zh) * 2010-05-20 2011-01-19 深南电路有限公司 无源器件、无源器件埋入式电路板
KR20110062975A (ko) * 2009-12-04 2011-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102254885A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
CN103906372A (zh) * 2012-12-27 2014-07-02 富葵精密组件(深圳)有限公司 具有内埋元件的电路板及其制作方法
CN103906371A (zh) * 2012-12-27 2014-07-02 富葵精密组件(深圳)有限公司 具有内埋元件的电路板及其制作方法
US20170020000A1 (en) * 2015-07-17 2017-01-19 Fujitsu Limited Component-mounted board, method of manufacturing component-mounted board and component-embedded board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
KR100667915B1 (ko) * 2004-12-30 2007-01-11 매그나칩 반도체 유한회사 반도체 소자의 박막 레지스터 형성 방법
KR100789529B1 (ko) * 2006-11-13 2007-12-28 삼성전기주식회사 내장형 저항을 갖는 인쇄회로기판 및 그 제조방법
CN107949166B (zh) * 2017-11-30 2020-04-14 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
CN1110078C (zh) * 1996-06-07 2003-05-28 松下电器产业株式会社 半导体元件的安装方法
JPH1041620A (ja) * 1996-07-19 1998-02-13 Sony Corp 電子回路の分解方法
CN1791305A (zh) * 2004-12-06 2006-06-21 阿尔卑斯电气株式会社 电路部件模块及其制造方法和电子电路装置
CN1893771A (zh) * 2005-06-30 2007-01-10 三星电机株式会社 并联晶片嵌入式印刷电路板及其制造方法
KR100651474B1 (ko) * 2005-08-29 2006-11-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR20110062975A (ko) * 2009-12-04 2011-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN201717256U (zh) * 2010-05-20 2011-01-19 深南电路有限公司 无源器件、无源器件埋入式电路板
CN102254885A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
CN103906372A (zh) * 2012-12-27 2014-07-02 富葵精密组件(深圳)有限公司 具有内埋元件的电路板及其制作方法
CN103906371A (zh) * 2012-12-27 2014-07-02 富葵精密组件(深圳)有限公司 具有内埋元件的电路板及其制作方法
US20170020000A1 (en) * 2015-07-17 2017-01-19 Fujitsu Limited Component-mounted board, method of manufacturing component-mounted board and component-embedded board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019105033A1 (zh) * 2017-11-30 2019-06-06 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板

Also Published As

Publication number Publication date
WO2019105033A1 (zh) 2019-06-06
CN107949166B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US7694415B2 (en) Method of manufacturing component-embedded printed wiring board
US5952713A (en) Non-contact type IC card
US9117602B2 (en) Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related methods
TW200731889A (en) Method of fabricating substrate with embedded component therein
CN111447749A (zh) 一种埋铜块的pcb线路板及其生产方法
WO2012136692A1 (de) Gehäuseseitige trennschicht zur stressentkopplung von vergossenen elektroniken
CN107148151A (zh) 一种图形后树脂塞孔的方法
CN104661445A (zh) 防止油墨外溢的树脂塞孔制作方法
EP1198162A3 (en) Electronic component mounted member and repair method thereof
CN107949166A (zh) 埋置元件电路板的制作方法及埋置元件电路板
CN105590914A (zh) 电子元件封装结构及制作方法
CN110494974B (zh) 电子模块及其制造方法
JP2010272848A (ja) 電子部品の製造方法
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
WO2010109985A1 (ja) 電子部品の製造方法
CN106465546A (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
JP2010278421A (ja) 電子部品の製造方法
US20090260230A1 (en) Method for manufacturing electronic parts module
CN205385603U (zh) 一种mems麦克风
KR102044497B1 (ko) 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
US9192050B2 (en) Method of manufacturing printed circuit board
CN104658926B (zh) 元件绝氧密封方法及其制成的元件
JP5083906B2 (ja) 配線基板の製造方法
CN104735910B (zh) 一种电路板的制作方法和电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant