CN105590914A - 电子元件封装结构及制作方法 - Google Patents
电子元件封装结构及制作方法 Download PDFInfo
- Publication number
- CN105590914A CN105590914A CN201410573924.0A CN201410573924A CN105590914A CN 105590914 A CN105590914 A CN 105590914A CN 201410573924 A CN201410573924 A CN 201410573924A CN 105590914 A CN105590914 A CN 105590914A
- Authority
- CN
- China
- Prior art keywords
- layer
- conducting wire
- wire layer
- dielectric layer
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种电子元件封装结构的制作方法，包括：在一铜箔表面形成第一导电线路层，所述第一导电线路层包括多个电性接触垫及多个第一焊垫；在所述多个电性接触垫表面形成多个导电柱；在所述多个第一焊垫表面焊接第一电子元件；在所述第一导电线路层及所述导电柱的间隙形成第一介电层，并使所述第一介电层包覆所述第一电子元件；去除所述铜箔；在所述芯层封装基板的第一电子元件侧依次形成第二介电层及第二导电线路层；以及在所述第二导电线路层侧形成第一防焊层，其中，所述第一介电层的热膨胀系数介于所述第一电子元件的热膨胀系数与第一防焊层的热膨胀系数之间。本发明还涉及一种电子元件封装基板及结构。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种电子元件封装结构及制作方法。
背景技术
电子元件封装结构可为电子元件提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多电子元件模块化的目的。
发明内容
因此，有必要提供一种电子元件封装结构及制作方法。
一种电子元件封装结构的制作方法，包括步骤：提供铜箔，在所述铜箔表面形成第一导电线路层，所述第一导电线路层包括多个电性接触垫及多个第一焊垫；在所述多个电性接触垫表面形成多个导电柱，所述多个导电柱与所述多个电性接触垫相电连接；在所述多个第一焊垫表面焊接第一电子元件；在所述第一导电线路层及所述导电柱的间隙形成第一介电层，并使所述第一介电层包覆所述第一电子元件；去除所述铜箔；在所述芯层封装基板的第一电子元件侧依次形成第二介电层及第二导电线路层，所述第二介电层内形成有第一导电盲孔，所述第一导电盲孔电连接所述第二导电线路层及导电柱；以及在所述第二导电线路层侧形成第一防焊层，其中，所述第一介电层的热膨胀系数介于所述第一电子元件的热膨胀系数与第一防焊层的热膨胀系数之间，从而形成所述电子元件封装结构。
一种电子元件封装结构，包括第一介电层、嵌设于第一介电层一侧的第一导电线路层、嵌设于第一介电层另一侧且与所述第一导电线路层电连接的导电柱、埋设于第一介电层内部的第一电子元件、形成与所述第一介电层远离所述第一导电线路层侧的第二介电层、形成于第二介电层的远离第一介电层的表面的第二导电线路层、贯穿第二介电层并电连接所述导电柱与第二导电线路层的第一导电盲孔以及形成于所述第二导电线路层侧的第一防焊层；所述第一导电线路层包括多个电性接触垫及多个第一焊垫，所述导电柱形成于所述多个电性接触垫表面且电连接所述多个电性接触垫，所述第一电子元件焊接于多个所述第一焊垫；所述第一介电层的热膨胀系数介于所述第一电子元件的热膨胀系数与第一防焊层的热膨胀系数之间。
相对于现有技术，本发明实施例本案的第一电子元件形成于电子元件封装结构内部，从而可以降低电子元件封装结构的总厚度，有利于电子元件封装结构的轻薄化。
附图说明
图1是本发明实施例提供的承载板上贴合铜箔后的剖视图。
图2是在图1的铜箔表面形成图案化的第一光阻层后的剖视图。
图3是在图2中的铜箔表面形成第一导电线路层后的剖视图。
图4是在图3的第一导电线路层表面形成图案化的第二光阻层后的剖视图。
图5是在图4中的图案化的第二光阻层间隙形成导电柱后的剖视图。
图6是去除图5中的第一及第二光阻层后的剖视图。
图7是将一第一电子元件焊接于图6中的第一导电线路层表面后的剖视图。
图8是在图7中的第一导电线路层、导电柱间隙形成介电层并使介电层包覆所述第一电子元件后的剖视图。
图9是将图8中的承载板及热塑性胶体层分离去除得到两个第二电路板中间体后的示意图。
图10是去除图9中的第二电路板中间体的铜箔后得到的一个芯层封装基板的剖视图。
图11是将图10中的第二电路板中间体两侧增层得到第二及第二导电线路层后的示意图。
图12是在图11的第二及第三导电线路层表面形成防焊层后的剖视图。
图13是本案实施例在图12从防焊层中暴露出来的第二及第三导电线路层表面形成锡球及在第二导电线路层表面焊接第二电子元件后的剖视图。
图14是本案另一实施例在图12从防焊层中暴露出来的第二及第三导电线路层表面形成锡球及在第二导电线路层表面焊接另一电子元件封装结构后的剖视图。
主要元件符号说明
| 承载板 | 11 |
| 铜箔 | 12 |
| 热塑性胶体层 | 13 |
| 第一导电线路层 | 14 |
| 电性接触垫 | 141 |
| 第一焊垫 | 142 |
| 第一光阻层 | 15 |
| 导电柱 | 16 |
| 第二光阻层 | 17 |
| 第一电子元件 | 18 |
| 第一电路板中间体 | 200 |
| 锡膏 | 19 |
| 第一介电层 | 20 |
| 第二电路板中间体 | 220 |
| 芯层封装基板 | 240 |
| 第二介电层 | 21 |
| 第二导电线路层 | 22 |
| 第三介电层 | 23 |
| 第三导电线路层 | 24 |
| 第一导电盲孔 | 25 |
| 第二导电盲孔 | 26 |
| 第一防焊层 | 27 |
| 第二防焊层 | 28 |
| 第二焊垫 | 221，221’ |
| 第三焊垫 | 241，241’ |
| 第一电子元件封装结构 | 260 |
| 第一锡球 | 29，29’ |
| 第二电子元件 | 30 |
| 第二锡球 | 31，31’ |
| 第二电子元件封装结构 | 280 |
| 另一电子元件封装结构 | 32 |
| 第三电子元件封装结构 | 300 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1-14，本发明实施例提供一种电子元件封装结构100的制作方法，包括如下步骤：
第一步，请参阅图1，提供一承载板11，并在所述承载板11的相对两侧分别贴合一铜箔12。
所述承载板11呈平板状。所述承载板11可以为树脂板、陶瓷板、金属板等硬性支撑材料。
本实施例中，两所述铜箔12分别通过一热塑性胶体层13贴合于所述承载板11的相对两侧。其中，采用热塑性胶体贴合铜箔的原因为便于在后续步骤中去除所述承载板11。
在其他实施例中，两所述铜箔12也可以仅边缘粘结于所述承载板11上，需要去除所述承载板11时裁切去除与承载板11粘结的部分，从而分离所述承载板11。
第二步，请参阅图2-3，在两侧的所述铜箔12表面形成第一导电线路层14。
所述第一导电线路层14包括多个电性接触垫141及多个第一焊垫142。本实施方式中，通过选择性电镀的方式形成所述第一导电线路层14。具体地，首先，请参阅图2，在两侧的所述铜箔12表面形成图案化的第一光阻层15，使部分所述铜箔12从所述图案化的第一光阻层15中暴露出来；之后，请参阅图3，电镀，从而在从所述图案化的第一光阻层15中暴露出来所述铜箔12的表面，也即所述图案化的第一光阻层15的间隙，形成第一导电线路层14。
在其他实施例中，形成所述第一导电线路层14后还可以包括去除所述图案化的第一光阻层15的步骤。
第三步，请参阅图4-6，在两侧的部分所述第一导电线路层14表面形成导电柱16。
本实施方式中，所述导电柱16大致为圆柱状，所述导电柱16形成于所述多个电性接触垫141表面且电连接所述多个电性接触垫141，通过选择性电镀的方式形成所述导电柱16。具体地，首先，请参阅图4，在部分所述第一导电线路层14表面以及所述第一光阻层15表面形成图案化的第二光阻层17，所述图案化的第二光阻层17覆盖所述多个第一焊垫142；之后，请参阅5，电镀，从而在从所述图案化的第二光阻层17中暴露出来所述第一导电线路层14的表面，也即所述图案化的第二光阻层17的间隙，形成导电柱16；然后，请参阅图6，去除图案化的所述第一光阻层15及第二光阻层17。
第四步，请参阅图7，提供第一电子元件18，将所述第一电子元件18电连接于多个所述第一焊垫142，形成一第一电路板中间体200。
本实施例中，将所述第一电子元件18通过锡膏19焊接于多个所述第一焊垫142表面。所述第一电子元件18的厚度小于所述导电柱16凸出于所述第一导电线路层14的高度，从而，使所述第一电子元件18远离所述第一导电线路层14的表面低于所述导电柱16远离所述第一导电线路层14的表面，或与所述导电柱16远离所述第一导电线路层14的表面大致相齐平。
第五步，请参阅图8，在所述第一导电线路层14及所述导电柱16的间隙形成第一介电层20，使所述第一介电层20包覆所述第一电子元件18。
本实施例中，通过注塑成型的方式形成所述第一介电层20，所述导电柱16远离所述第一导电线路层14的表面与所述第一介电层20的表面相齐平，从而所述导电柱16远离所述第一导电线路层14的表面暴露于所述第一介电层20。具体地：首先，提供一模具（图未示），所述模具包括一模穴及一注胶通道，将所述第一电路板中间体200收容于所述模穴内；然后，通过所述注胶通道向所述模穴内注射胶体，使胶体填充所述第一导电线路层14及所述导电柱16的间隙，并包覆所述第一电子元件18；接着，固化所述胶体从而形成所述第一介电层20；之后，将形成有第一介电层20的所述第一电路板中间体200从模穴中取出。
本实施例中，所述第一电子元件18的热膨胀系数（CTE）与所述第一介电层20的热膨胀系数接近。所述第一介电层20的材质可以为常用的注塑成型材料。控制注射胶体的量使所述导电柱16远离所述第一导电线路层14的表面与所述第一介电层20的表面相齐平。
在其他实施例中，也可以注射烧过量的胶体以使胶体覆盖所述导电柱16远离所述第一导电线路层14的表面，成型之后再通过研磨的方式使所述导电柱16远离所述第一导电线路层14的表面暴露于所述第一介电层20。
第六步，请参阅图9，将所述承载板11及两热塑性胶体层13分离去除，从而得到两个第二电路板中间体220。
本实施例中，加热使所述热塑性胶体层13失去粘性，从而将所述承载板11及两热塑性胶体层13分离去除。
第七步，请参阅图10，去除每个所述第二电路板中间体220的铜箔12，从而得到芯层封装基板240。
本实施例中，通过快速蚀刻去除所述铜箔12，即控制蚀刻液的浓度及蚀刻的时间，使所述铜箔12被蚀刻去除，但所述第一导电线路层14并不被蚀刻去除。
所述芯层封装基板240包括第一介电层20、嵌设于第一介电层20一侧的第一导电线路层14、与所述第一导电线路层14电连接的导电柱16以及埋设于第一介电层20内部的第一电子元件18。所述第一导电线路层14包括多个电性接触垫141及多个第一焊垫142。所述第一导电线路层14远离所述导电柱16的表面与所述第一介电层20一侧的表面相齐平。所述导电柱16形成于所述多个电性接触垫141表面且电连接所述多个电性接触垫141。所述导电柱16远离所述第一导电线路层14的表面暴露于所述第一介电层20。所述第一电子元件18通过锡膏19焊接于多个所述第一焊垫142表面。
第八步，请参阅图11，在所述芯层封装基板240两侧增层，从而在所述芯层封装基板240的第一电子元件18侧依次形成第二介电层21及第二导电线路层22，以及在所述芯层封装基板240的第一导电线路层14侧依次形成第三介电层23及第三导电线路层24。
所述第二介电层21内还形成有第一导电盲孔25，所述第一导电盲孔25的截面大致为梯形，所述第一导电盲孔25电连接所述第二导电线路层22及导电柱16。所述第三介电层23内还形成有第二导电盲孔26，所述第二导电盲孔26的截面大致为梯形，所述第二导电盲孔26电连接所述第三导电线路层24及第一导电线路层14。
本实施例中，首先，提供两个半固化片，将所述两个半固化片分别叠合在所述芯层封装基板240两侧，压合从而形成所述第二介电层21及所述第三介电层23；之后通过激光蚀孔分别在所述第二及第三介电层21、23上形成盲孔；然后在所述盲孔内分别电镀形成所述第二及第二导电盲孔25、26，即将所述盲孔制作形成导电盲孔，以及在所述第二及第三介电层21、23表面分别通过半加成法或加成法形成所述第二及第三导电线路层22、24。所述两个半固化片可以为含增韧材料的树脂，如玻璃布基环氧树脂。
在其他实施例中，所述第二及第二导电盲孔25、26也可以通过填充导电膏体形成。
第九步，请参阅图12，在所述第二导电线路层22侧形成第一防焊层27，及在所述第三导电线路层24侧形成第二防焊层28，从而得到第一电子元件封装结构260。
所述第一防焊层27内形成有多个第一防焊层开口271，部分所述第二导电线路层22从所述多个第一防焊层开口271中暴露出来，形成第二焊垫221；所述第二防焊层28内形成有多个第二防焊层开口281，部分所述第三导电线路层24从所述多个第二防焊层开口281中暴露出来，形成第三焊垫241。
优选地，所述第一介电层20的热膨胀系数介于所述第一电子元件17与第一防焊层27的热膨胀系数之间,以降低因材料热膨胀系数差异较大引起的板弯翘、断裂等不良。
第十步，请一并参阅图13，在所述第二焊垫221表面形成第一锡球29，将一第二电子元件30焊接于所述第二焊垫221上，在所述第三焊垫241表面形成第二焊球31，从而形成第二电子元件封装结构280。
本实施例中，在部分所述第二焊墊221表面形成所述第一錫球29，焊接所述第二电子元件30的第二焊垫221的排布密度较未焊接所述第二电子元件的所述第二焊垫221的排布密度大。所述第二锡球31可以用于电连接电子元件、类似本案的电子元件封装结构或不含电子元件的电路板等。
所述第二电子元件封装结构280包括第一介电层20、嵌设于第一介电层20一侧的第一导电线路层14、嵌设于第一介电层20另一侧且与所述第一导电线路层14电连接的导电柱16、埋设于第一介电层20内部的第一电子元件18、形成与所述第一介电层20远离所述第一导电线路层14侧的第二介电层21、形成于第二介电层21的远离第一介电层20的表面的第二导电线路层22以及贯穿第二介电层21并电连接所述导电柱16与第二导电线路层22的第一导电盲孔。所述第一导电线路层14包括多个电性接触垫141及多个第一焊垫142。所述第一导电线路层14远离所述导电柱16的表面与所述第一介电层20一侧的表面相齐平。所述导电柱16形成于所述多个电性接触垫141表面且电连接所述多个电性接触垫141。所述导电柱16远离所述第一导电线路层14的表面暴露于所述第一介电层20。所述第一电子元件18通过锡膏19焊接于多个所述第一焊垫142表面。
所述第二电子元件封装结构280还包括依次形成于所述第一导电线路层14侧依次形成第三介电层23及第三导电线路层24，所述第三介电层23内还形成有第二导电盲孔26，所述第二导电盲孔26电连接所述第三导电线路层24及第一导电线路层14。
所述第二电子元件封装结构280还包括形成于所述第二导电线路层22侧的第一防焊层27，及形成于所述第三导电线路层24侧的第二防焊层28。所述第一防焊层27内形成有多个第一防焊层开口271，部分所述第二导电线路层22从所述多个第一防焊层开口271中暴露出来，形成第二焊垫221；所述第二防焊层28内形成有多个第二防焊层开口281，部分所述第三导电线路层24从所述多个第二防焊层开口281中暴露出来，形成第三焊垫241。部分所述第二焊垫221表面形成有第一锡球29，一第二电子元件30焊接于所述第二焊垫221上。所述第三焊垫241表面形成有第二焊球31。
在其他实施例中，焊接所述第二电子元件30后还在第二电子元件30侧面及底部注入封装胶体，以固定所述第二电子元件30。
在另一实施例中，请参阅图14，在所述多个第二焊垫221’表面形成多个第一锡球29’，将另一电子元件封装结构32焊接于所述多个第二焊垫221’上，并在所述第三焊垫241’表面形成第二焊球31’，从而形成第三电子元件封装结构300。所述第二锡球31’可以用于电连接电子元件、类似本案的电子元件封装结构或不含电子元件的电路板等。焊接所述另一电子元件封装结构32后还可以在另一电子元件封装结构32侧面及底部注入封装胶体，以固定所述另一电子元件封装结构32。
本案的电子元件封装结构均可包括更多的导电线路层及介电层，增层方式可以参考上述第八步的方法。
现有技术需要通过底部填充胶包覆电子元件以填充电子元件与基板之间的缝隙，且常常填充不完全，本发明实施例的电子元件封装结构及制作方法通过注塑成型形成所述第一介电层20，可以使第一介电层20完全包覆所述第一电子元件18而不形成空隙，还可以不使用底部填充胶，从而简化制作流程；并且，本案使第一电子元件18的热膨胀系数与第一介电层20的热膨胀系数接近，从而降低因材料热膨胀系数差异较大引起的板弯翘、断裂等不良；进一步，本案的第一电子元件18形成于电子元件封装结构内部，从而可以降低电子元件封装结构的总厚度，有利于电子元件封装结构的轻薄化；另外，本案通过第二光阻层17形成所述导电柱16，所述导电柱16直接电镀形成于第一导电线路层14表面，从而与第一导电线路层14电性接触较稳定。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (17)
1.一种电子元件封装结构的制作方法，包括步骤：
提供铜箔，在所述铜箔表面形成第一导电线路层，所述第一导电线路层包括多个电性接触垫及多个第一焊垫；
在所述多个电性接触垫表面形成多个导电柱，所述多个导电柱与所述多个电性接触垫相电连接；
在所述多个第一焊垫表面焊接第一电子元件；
在所述第一导电线路层及所述导电柱的间隙形成第一介电层，并使所述第一介电层包覆所述第一电子元件；
去除所述铜箔，得到芯层封装基板；
在所述芯层封装基板的第一电子元件侧依次形成第二介电层及第二导电线路层，所述第二介电层内形成有第一导电盲孔，所述第一导电盲孔电连接所述第二导电线路层及导电柱；以及
在所述第二导电线路层侧形成第一防焊层，其中，所述第一介电层的热膨胀系数介于所述第一电子元件的热膨胀系数与第一防焊层的热膨胀系数之间，从而形成所述电子元件封装结构。
2.如权利要求1所述的电子元件封装结构的制作方法，其特征在于，所述铜箔支撑于一承载板上，去除所述铜箔前先去除所述承载板。
3.如权利要求2所述的电子元件封装结构的制作方法，其特征在于，所述铜箔通过一热塑性胶体层贴合于所述承载板的表面；去除所述承载板的步骤中，通过加热使所述热塑性胶体层失去粘性，使所述承载板与所述铜箔分离，从而去除所述承载板。
4.如权利要求1所述的电子元件封装结构的制作方法，其特征在于，所述第一导电线路层的形成方法包括：在所述铜箔表面形成图案化的第一光阻层，使部分所述铜箔从所述图案化的第一光阻层中暴露出来；之后，电镀，从而从所述图案化的第一光阻层中暴露出来所述铜箔的表面形成第一导电线路层。
5.如权利要求4所述的电子元件封装结构的制作方法，其特征在于，形成所述导电柱的方法包括：在部分所述第一导电线路层表面及第一光阻层表面形成图案化的第二光阻层，所述图案化的第二光阻层覆盖所述多个第一焊垫；之后，电镀，从而在从所述图案化的第二光阻层中暴露出来所述第一导电线路层的表面形成导电柱；然后，去除图案化的所述第一光阻层及第二光阻层。
6.如权利要求1所述的电子元件封装结构的制作方法，其特征在于，所述第一电子元件的厚度小于所述导电柱凸出于所述第一导电线路层的高度，从而，所述第一电子元件远离所述第一导电线路层的表面低于所述导电柱远离所述第一导电线路层的表面，或与所述导电柱远离所述第一导电线路层的表面大致相齐平。
7.如权利要求1所述的电子元件封装结构的制作方法，其特征在于，以注塑成型的方式形成所述第二介电层；所述导电柱远离所述第一导电线路层的表面与所述第一介电层的表面相齐平，从而所述导电柱远离所述第一导电线路层的表面暴露于所述第一介电层。
8.如权利要求1所述的电子元件封装结构的制作方法，其特征在于，形成第二介电层及第二导电线路层之后以及形成第一防焊层之前，还包括步骤：在所述芯层封装基板的第一导电线路层侧依次形成第三介电层及第三导电线路层，所述第三介电层内还形成有第二导电盲孔，所述第二导电盲孔电连接所述第三导电线路层及所述第一导电线路层。
9.如权利要求8所述的电子元件封装结构的制作方法，其特征在于，形成所述第一防焊层的同时还在所述第三导电线路层侧形成第二防焊层；所述第一防焊层内形成有多个第一防焊层开口，部分所述第二导电线路层从所述多个第一防焊层开口中暴露出来，形成第二焊垫；所述第二防焊层内形成有多个第二防焊层开口，部分所述第三导电线路层从所述多个第二防焊层开口中暴露出来，形成第三焊垫。
10.如权利要求9所述的电子元件封装结构的制作方法，其特征在于，在部分所述第二焊垫表面形成第一锡球，将一第二电子元件焊接于所述第二焊垫上，在所述第三焊垫表面形成第二焊球。
11.如权利要求9所述的电子元件封装结构的制作方法，其特征在于，在所述多个第二焊垫表面形成第一锡球，将另一电子元件封装结构焊接于所述第二焊垫上，在所述第三焊垫表面形成第二焊球。
12.一种电子元件封装结构，包括第一介电层、嵌设于第一介电层一侧的第一导电线路层、嵌设于第一介电层另一侧且与所述第一导电线路层电连接的导电柱、埋设于第一介电层内部的第一电子元件、形成与所述第一介电层远离所述第一导电线路层侧的第二介电层、形成于第二介电层的远离第一介电层的表面的第二导电线路层、贯穿第二介电层并电连接所述导电柱与第二导电线路层的第一导电盲孔以及形成于所述第二导电线路层侧的第一防焊层；所述第一导电线路层包括多个电性接触垫及多个第一焊垫，所述导电柱形成于所述多个电性接触垫表面且电连接所述多个电性接触垫，所述第一电子元件焊接于多个所述第一焊垫；所述第一介电层的热膨胀系数介于所述第一电子元件的热膨胀系数与第一防焊层的热膨胀系数之间。
13.如权利要求12所述的电子元件封装结构，其特征在于，所述第一导电线路层远离所述导电柱的表面与所述第一介电层一侧的表面相齐平，所述导电柱远离所述第一导电线路层的表面暴露于所述第一介电层。
14.如权利要求12所述的电子元件封装结构，其特征在于，还包括依次形成于所述第一导电线路层侧依次形成第三介电层及第三导电线路层，所述第三介电层内还形成有第二导电盲孔，所述第二导电盲孔电连接所述第三导电线路层及第一导电线路层。
15.如权利要求14所述的电子元件封装结构，其特征在于，还包括形成于所述第三导电线路层侧的第二防焊层；所述第一防焊层内形成有多个第一防焊层开口，部分所述第二导电线路层从所述多个第一防焊层开口中暴露出来，形成第二焊垫；所述第二防焊层内形成有多个第二防焊层开口，部分所述第三导电线路层从所述多个第二防焊层开口中暴露出来，形成第三焊垫。
16.如权利要求15所述的电子元件封装结构，其特征在于，部分所述第二焊垫表面形成有第一锡球，一第二电子元件焊接于所述第二焊垫上，所述第三焊垫表面形成有第二焊球。
17.如权利要求16所述的电子元件封装结构，其特征在于，所述多个第二焊垫表面形成有第一锡球，另一电子元件封装结构焊接于所述第二焊垫上，所述第三焊垫表面形成有第二焊球。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410573924.0A CN105590914B (zh) | 2014-10-24 | 2014-10-24 | 电子元件封装结构及制作方法 |
| TW103141290A TWI566355B (zh) | 2014-10-24 | 2014-11-27 | 電子元件封裝結構及製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410573924.0A CN105590914B (zh) | 2014-10-24 | 2014-10-24 | 电子元件封装结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105590914A true CN105590914A (zh) | 2016-05-18 |
| CN105590914B CN105590914B (zh) | 2018-04-06 |
Family
ID=55930375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410573924.0A Active CN105590914B (zh) | 2014-10-24 | 2014-10-24 | 电子元件封装结构及制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105590914B (zh) |
| TW (1) | TWI566355B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10269587B2 (en) | 2017-06-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
| CN109860123A (zh) * | 2017-11-30 | 2019-06-07 | 三星电机株式会社 | 半导体封装件 |
| CN111354687A (zh) * | 2018-12-21 | 2020-06-30 | 深南电路股份有限公司 | 一种封装结构及封装结构的制备方法 |
| CN112153829A (zh) * | 2019-06-28 | 2020-12-29 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制造方法 |
| CN112400227A (zh) * | 2019-06-12 | 2021-02-23 | 宏启胜精密电子(秦皇岛)有限公司 | 封装结构及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI713842B (zh) * | 2018-05-10 | 2020-12-21 | 恆勁科技股份有限公司 | 覆晶封裝基板之製法及其結構 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243873A (ja) * | 1999-02-22 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コンデンサ内蔵コア基板、コア基板本体、コンデンサ、及びこれらの製造方法 |
| US20030141105A1 (en) * | 1999-12-20 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| CN101395978A (zh) * | 2006-05-02 | 2009-03-25 | 揖斐电株式会社 | 内置耐热性基板电路板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1266807B1 (en) * | 2000-03-13 | 2006-04-26 | Nippon Kayaku Kabushiki Kaisha | Gas generator |
| JP4541753B2 (ja) * | 2004-05-10 | 2010-09-08 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
| TWI341570B (en) * | 2006-03-17 | 2011-05-01 | Phoenix Prec Technology Corp | Laminated ic packaging substrate and connector structure |
| CN103632988B (zh) * | 2012-08-28 | 2016-10-19 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
-
2014
- 2014-10-24 CN CN201410573924.0A patent/CN105590914B/zh active Active
- 2014-11-27 TW TW103141290A patent/TWI566355B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243873A (ja) * | 1999-02-22 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コンデンサ内蔵コア基板、コア基板本体、コンデンサ、及びこれらの製造方法 |
| US20030141105A1 (en) * | 1999-12-20 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| CN101395978A (zh) * | 2006-05-02 | 2009-03-25 | 揖斐电株式会社 | 内置耐热性基板电路板 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10269587B2 (en) | 2017-06-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
| TWI673848B (zh) * | 2017-06-30 | 2019-10-01 | 台灣積體電路製造股份有限公司 | 積體電路封裝及其形成方法 |
| US10784123B2 (en) | 2017-06-30 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
| US11527418B2 (en) | 2017-06-30 | 2022-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
| CN109860123A (zh) * | 2017-11-30 | 2019-06-07 | 三星电机株式会社 | 半导体封装件 |
| CN111354687A (zh) * | 2018-12-21 | 2020-06-30 | 深南电路股份有限公司 | 一种封装结构及封装结构的制备方法 |
| CN111354687B (zh) * | 2018-12-21 | 2023-12-15 | 深南电路股份有限公司 | 一种封装结构及封装结构的制备方法 |
| CN112400227A (zh) * | 2019-06-12 | 2021-02-23 | 宏启胜精密电子(秦皇岛)有限公司 | 封装结构及其制造方法 |
| CN112400227B (zh) * | 2019-06-12 | 2022-12-20 | 宏启胜精密电子(秦皇岛)有限公司 | 封装结构及其制造方法 |
| CN112153829A (zh) * | 2019-06-28 | 2020-12-29 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI566355B (zh) | 2017-01-11 |
| CN105590914B (zh) | 2018-04-06 |
| TW201618261A (zh) | 2016-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105590914A (zh) | 电子元件封装结构及制作方法 | |
| CN100499117C (zh) | 多层结构半导体模块及其制造方法 | |
| JP4042785B2 (ja) | 電子部品及びその製造方法 | |
| CN100475003C (zh) | 埋有电子器件的印刷线路板及其制造方法 | |
| JP2016136615A (ja) | 電子部品内蔵基板およびその製造方法 | |
| JP2006073763A (ja) | 多層基板の製造方法 | |
| CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
| JP2004319848A (ja) | 半導体装置およびその製造方法 | |
| CN103906372A (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN104332412A (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
| JP2007535157A (ja) | 電子モジュール及びその製造方法 | |
| CN105009276A (zh) | 用于半导体封装的衬底及其形成方法 | |
| CN104425465A (zh) | 电子组件模块和制造该电子组件模块的方法 | |
| CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN108235562A (zh) | 用于将部件嵌入部件承载件中的透气性临时载带 | |
| TW201637149A (zh) | 電子組件、其製造方法以及製造裝置 | |
| CN105448856B (zh) | 芯片封装结构、制作方法及芯片封装基板 | |
| CN107295746A (zh) | 器件载体及其制造方法 | |
| US20090316329A1 (en) | Chip component and method for producing the same and component built-in module and method for producing the same | |
| KR20140083514A (ko) | 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법 | |
| CN103781283A (zh) | 一种电路板制作方法 | |
| JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| CN103889165A (zh) | 具有内埋元件的电路板及其制作方法 | |
| DK2850562T3 (en) | Method of manufacturing an electronic card having an external connector | |
| US20110075376A1 (en) | Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161128 Address after: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant after: Acer Qinhuangdao Ding Technology Co. Ltd. Applicant after: Zhending Technology Co., Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd. Applicant before: Zhending Technology Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210705 Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |