CN103889165A - 具有内埋元件的电路板及其制作方法 - Google Patents
具有内埋元件的电路板及其制作方法 Download PDFInfo
- Publication number
- CN103889165A CN103889165A CN201210561907.6A CN201210561907A CN103889165A CN 103889165 A CN103889165 A CN 103889165A CN 201210561907 A CN201210561907 A CN 201210561907A CN 103889165 A CN103889165 A CN 103889165A
- Authority
- CN
- China
- Prior art keywords
- conducting wire
- electric connection
- wire layer
- base plate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000853 adhesive Substances 0.000 claims abstract description 32
- 230000001070 adhesive effect Effects 0.000 claims abstract description 30
- 238000003466 welding Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000006071 cream Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 16
- 239000003292 glue Substances 0.000 abstract 2
- 238000002360 preparation method Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- IXSZQYVWNJNRAL-UHFFFAOYSA-N etoxazole Chemical compound CCOC1=CC(C(C)(C)C)=CC=C1C1N=C(C=2C(=CC=CC=2F)F)OC1 IXSZQYVWNJNRAL-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Abstract
本发明涉及一种电路板，包括：第一和第二多层基板及胶片。第一多层基板包括第一基底层、第一基底层一侧的第一导电线路层、另一侧堆叠设置的第二导电线路层和第一绝缘层及电子元件。第一导电线路层包括第一电性连接垫，第一多层基板开设有收容槽，露出第三电性连接垫，电子元件与第三电性连接垫相连接。第二多层基板包括第二基底层、第二基底层一侧的第三导电线路层以及另一侧的多层第四导电线路层和第二绝缘层。第三导电线路层包括第四电性连接垫。胶片粘于第一与第二多层基板之间，其具有开孔，开孔内设置有导电粘接块，导电粘接块的两端分别与对应的第一和第二电性连接垫相互粘接并电连接。本发明还涉及一种上述电路板的制作方法。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种具有内埋元件的电路板及其制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
现有技术的多层电路板为了要达到轻薄短小的目的，并增加产品的电性品质水平，各制造商开始致力于将原来焊接于多层电路板表面的电子元件改为内埋于多层电路板内部，以此来增加电路板表面的布线面积从而缩小电路板尺寸并减少其重量和厚度，该电子元件可以为主动或被动元件。
已知一种具有内埋元件的电路板的制造方法如下：先将电子元件置入核芯基板的绝缘层中，然后采用增层法在核芯基板的相对两侧分别形成交替排列的多层胶层和导电线路层，从而形成具有内埋元件的多层电路板。然而，在这种制造方法中，胶层流入电子元件与基板之间的空隙，可能会使对应位置的导电线路层向基板方向凹陷，造成导电线路无法平整，从而影响导电线路层的均匀性；进一步地，电子元件的电极一般通过激光蚀孔和填孔工艺形成的导电孔与之电连接，电子元件的电极面积很小加上电子元件埋入之偏移，使得激光孔很难与之精确对准，激光孔与电子元件的电极的偏移会影响导电盲孔与元件之间的电性连接品质。另外，元件埋入时，可能因元件损坏或基板品质不良以致成品不良，进而使得良率降低及成本增加。
发明内容
因此，有必要提供一种导电线路层均匀性较好且品质较高的具有内埋元件的电路板及其制作方法。
一种制作具有内埋元件的电路板的方法，包括步骤：提供第一线路板，其包括第一基底层、形成于第一基底层一侧的第一导电线路层以及在该第一基底层相对的另一侧的依次交替堆叠设置的多层第二导电线路层和多层第一绝缘层，该第一导电线路层包括多个第一电性连接垫，该第一线路板的第一基底层一侧开设有第一收容槽，部分该第二导电线路层露出于该第一收容槽，构成第三电性连接垫；将第一电子元件收容于该第一收容槽，并使该第一电子元件与该第三电性连接垫固定连接并电连接，形成第一多层基板；提供第二多层基板，其包括第二基底层、形成于第二基底层一侧的第三导电线路层以及在该第二基底层相对的另一侧的依次交替堆叠设置的多层第四导电线路层和多层第二绝缘层，该第三导电线路层包括多个与该多个第一电性连接垫一一对应的第四电性连接垫；提供胶片，该胶片具有多个与该多个第一电性连接垫一一对应的开孔，该开孔内设置有导电粘接块；及依次堆叠并压合该第一多层基板、具有导电粘接块的胶片及第二多层基板成为一个整体，且该多个导电粘接块将对应的第一电性连接垫和第四电性连接垫粘接并电连接，得到具有内埋元件的电路板。
一种具有内埋元件的电路板，包括：第一多层基板、第二多层基板及胶片。该第一多层基板包括第一基底层、形成于第一基底层一侧的第一导电线路层、在该第一基底层相对的另一侧的依次交替堆叠设置的多层第二导电线路层和多层第一绝缘层及第一电子元件。该第一导电线路层包括多个第一电性连接垫，该第一多层基板在该第一基底层一侧开设有第一收容槽。部分第二导电线路层露出于该第一收容槽，构成第三电性连接垫，该第一电子元件与该第三电性连接垫固定连接并电连接。该第二多层基板包括第二基底层、形成于第二基底层一侧的第三导电线路层以及在该第二基底层相对的另一侧的依次交替堆叠设置的多层第四导电线路层和多层第二绝缘层。该第三导电线路层包括多个与该多个第一电性连接垫一一对应的第四电性连接垫。该胶片设置于该第一多层基板与第二多层基板之间，以使该第一多层基板与第二多层基板相互粘接，该第一导电线路层与该第三导电线路层分别与该胶片相邻，该胶片具有多个与该多个第一电性连接垫一一对应的开孔，该开孔内设置有导电粘接块，该多个导电粘接块的两端分别与对应的第一电性连接垫和第二电性连接垫相互粘接并电连接。
相对于现有技术，本实施例的第一电子元件和第二电子元件分别在第一线路板和第二线路板制作完成后进行安装，则可以防止胶层流入第一电子元件与第一线路板及第二电子元件与第二线路板之间的空隙时造成的导电线路层的凹陷，使导电线路层的均匀性高；另外，本实施例的第一线路板通过预先形成的第三电性连接垫和第六电性连接垫分别与第一电子元件和第二电子元件电连接，对位更加准确，避免了激光孔与电子元件的电极之间的对位偏移，提高了第一线路板和第二线路板的生产品质。另外，本结构及方法是在第一线路板和第二线路板完成后，经测试是良品后再连接电子元件，可避免连同电子元件一起损失。将结构复杂的具有内埋元件的电路板分解为结构简单的第一线路板和第二线路板的分别制作，第一线路板和第二线路板的制作良率相对较高，整体而言可降低成本而且易于加工。本实施例的具有内埋元件的电路板也可应用于HDI高密度积层板。
附图说明
图1是本发明实施例提供的第一线路板的剖视图。
图2是将图1的第一线路板内形成第一收容槽后的剖视图。
图3是将第一电子元件设置于图2中的第一收容槽后形成的第一多层基板的剖视图。
图4是本发明实施例提供的第二线路板的剖视图。
图5是将图4的第二线路板内形成第二收容槽后的剖视图。
图6是将第二电子元件设置于图5中的第二收容槽后形成的第二多层基板的剖视图。
图7本发明实施例提供的具有通孔的胶片的示意图。
图8是在图7中胶片的通孔内填充导电粘合材料后的剖视图。
图9将图3中的第一多层基板、图6中的第二多层基板及图8中的胶片压合在一起形成的具有内埋元件的电路板的剖视图。
主要元件符号说明
| 第一线路板 | 10 |
| 第一基底层 | 11 |
| 第一导电线路层 | 12 |
| 第二导电线路层 | 13 |
| 第一绝缘层 | 14 |
| 第一电性连接垫 | 122 |
| 第一导电孔 | 132 |
| 第一防焊层 | 15 |
| 第二电性连接垫 | 152 |
| 第一收容槽 | 16 |
| 第三电性连接垫 | 17 |
| 第一电子元件 | 18 |
| 第一电极 | 182 |
| 第二线路板 | 30 |
| 第二基底层 | 31 |
| 第三导电线路层 | 32 |
| 第四导电线路层 | 33 |
| 第二绝缘层 | 34 |
| 第四电性连接垫 | 322 |
| 第二导电孔 | 332 |
| 第二防焊层 | 35 |
| 第五电性连接垫 | 352 |
| 第二收容槽 | 36 |
| 第六电性连接垫 | 37 |
| 第二电子元件 | 38 |
| 第二多层基板 | 40 |
| 第二电极 | 382 |
| 胶片 | 50 |
| 开孔 | 51 |
| 导电粘接块 | 52 |
| 具有内埋元件的电路板 | 60 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至图9，本发明实施例提供一种具有内埋元件的电路板的制作方法，包括如下步骤：
第一步，请参阅图1，提供第一线路板10，该第一线路板10包括第一基底层11、形成于第一基底层11一侧的第一导电线路层12以及在该第一基底层11相对的另一侧的依次交替堆叠设置的多层第二导电线路层13和多层第一绝缘层14。
该第一线路板10可以采用增层法制作形成，可以理解，该第一线路板10也可以用其它方法形成，如加成法、半加成法等。该第一导电线路层12包括多个第一电性连接垫122，本实施例中，该第一电性连接垫122的数量为两个。该多层第二导电线路层13与该第一导电线路层12之间通过形成于第一基底层11和多层第一绝缘层14的多个第一导电孔132实现电连接。
本实施例中，该第一线路板10进一步包括第一防焊层15，该第一防焊层15形成于该第一线路板10的与该第一导电线路层12相背离的一侧，且该第一防焊层15部分覆盖该第一线路板10的远离该第一导电线路层12的最外侧第二导电线路层13，该最外侧第二导电线路层13露出于该第一防焊层15的部分构成多个第二电性连接垫152，用于与电子元件（图未示）如电阻、电容、芯片等电连接。
第二步，请参阅图2，将该第一线路板10从该第一基底层11一侧开设第一收容槽16，使部分第二导电线路层13从该第一线路板10的第一基底层11一侧露出，构成多个第三电性连接垫17。
形成该第一收容槽16的方法可以采用激光蚀孔。本实施例中，第一收容槽16仅贯穿该第一基底层11，使与该第一基底层11相邻的部分第二导电线路层13露出于该第一收容槽16，构成第三电性连接垫17。可以理解，必要时，该第一收容槽16可进一步贯穿与该第一基底层11相邻的一层或多层第一绝缘层14，使第一线路板10的内层的第二导电线路层13露出于该第一收容槽16，构成该多个第三电性连接垫17。本实施例中，该第三电性连接垫17的数量为两个，可以理解，该第三电性连接垫17的数量可以根据实际需要增减，并不以本实施例为限。
第三步，请参阅图3，在该第一收容槽16内设置第一电子元件18，并将该第一电子元件18与该第三电性连接垫17电连接并固定连接，形成第一多层基板20。
本实施例中，该第一电子元件18为一电阻，其两端分别具有外露的第一电极182，该两个第一电极182分别可通过导电粘接剂（图未示）固定连接并电连接于该两个第三电性连接垫17，导电粘接剂可以为导电银浆、导电铜浆或锡膏等。可以理解，该第一收容槽16内可收容更多的第一电子元件18，只需适当增大第一收容槽16的收容空间及增多第三电性连接垫17的数量即可。
第四步，请参阅图4，提供第二线路板30，该第二线路板30包括第二基底层31、形成于第二基底层31一侧的第三导电线路层32以及在该第二基底层31相对的另一侧的依次交替堆叠设置的多层第四导电线路层33和多层第二绝缘层34。
该第二线路板30可以采用增层法制作形成，可以理解，该第二线路板30也可以用其它方法形成，如加成法、半加成法等。该第三导电线路层32包括多个第四电性连接垫322，本实施例中，该第四电性连接垫322的数量为两个，且分别与该两个第一电性连接垫122的位置相对应。该多层第四导电线路层33与该第三导电线路层32之间通过形成于第二基底层31和多层第二绝缘层34的多个第二导电孔332实现电连接。
本实施例中，该第二线路板30进一步包括第二防焊层35，该第二防焊层35形成于该第二线路板30的与该第三导电线路层32相背离的一侧，且该第二防焊层35部分覆盖该第二线路板30的远离该第三导电线路层32的最外侧第四导电线路层33，该最外侧第四导电线路层33露出于该第二防焊层35的部分构成多个第五电性连接垫352，用于与电子元件（图未示）如电阻、电容、芯片等电连接。
第五步，请参阅图5，将该第二线路板30从该第二基底层31一侧开设第二收容槽36，使部分第四导电线路层33从该第二线路板30的第二基底层31一侧露出，构成多个第六电性连接垫37。
形成该第二收容槽36的方法可以采用激光蚀孔。本实施例中，第二收容槽36贯穿该第二基底层31及与第二基底层31相邻的一层第二绝缘层34。可以理解，必要时，该第二收容槽36可仅贯穿该第二基底层31或进一步贯穿更多层的第二绝缘层34，使第二线路板30的内层的第四导电线路层33露出于该第二收容槽36，构成该多个第六电性连接垫37。本实施例中，该第六电性连接垫37的数量为两个，可以理解，该第六电性连接垫37的数量可以根据实际需要增减，并不以本实施例为限。
第六步，请参阅图6，在该第二收容槽36内设置第二电子元件38，并将该第二电子元件38与该第六电性连接垫37电连接并固定连接，形成第二多层基板40。
本实施例中，该第二电子元件38的两端分别具有外露的第二电极382，该两个第二电极382分别可通过导电粘接剂（图未示）固定连接并电连接于该两个第六电性连接垫37，导电粘接剂可以为导电银浆、导电铜浆或锡膏等。可以理解，该第二收容槽36内可收容更多的第二电子元件38，只需适当增大第二收容槽36的收容空间及增多第六电性连接垫37的数量即可。
第七步，请参阅图7和图8，提供一胶片50，在该胶片50上开设多个分别与该多个第一电性连接垫122一一对应的该开孔51，并在该开孔51内填充导电粘接剂，形成多个导电粘接块52。
该胶片50可以为FR4环氧玻璃布半固化胶片。形成该开孔51的方法可以为机械钻孔或激光蚀孔。该导电粘接块52的材料可以为导电银浆、导电铜浆或锡膏。如图8所示，本实施例中，该导电粘接块52的导电粘接剂材料充满对应的开孔51且有少量导电粘接剂材料溢出，以利于后续压合步骤中与第一电性连接垫122和第四电性连接垫322电性连接。
第八步，请参阅图9，依次堆叠并一次压合该第一多层基板20、具有导电粘接块52的胶片50及第二多层基板40成为一个整体，得到具有内埋元件的电路板60。
堆叠该第一多层基板20、具有导电粘接块52的胶片50及第二多层基板40时，使得该多个第一电性连接垫122分别与对应的导电粘接块52相互对齐，该多个导电粘接块52分别与对应的第四电性连接垫322相互对齐，从而在压合后，该多个第一电性连接垫122分别通过对应的导电粘接块52与对应的第四电性连接垫322相粘接并电性连接。该胶片50的材料在压合力作用下填满该第一收容槽16和第二收容槽36内的空隙。
可以理解的是，还可以仅在该第一多层基板20设置第一电子元件18，而在第二多层基板40内不设置第二电子元件38，视具体情况而定。同样可以理解，本实施例的具有内埋元件的电路板60也可应用于HDI高密度积层板。
请参阅图9，本实施例的具有内埋元件的电路板60包括第一多层基板20、第二多层基板40及将该第一多层基板20和第二多层基板40粘接在一起的胶片50。
该第一多层基板20包括第一基底层11、形成于第一基底层11一侧的第一导电线路层12、在该第一基底层11相对的另一侧的依次交替堆叠设置的多层第二导电线路层13和多层第一绝缘层14及第一电子元件18。该第一导电线路层12包括多个第一电性连接垫122。该第一多层基板20在该第一基底层11一侧开设有第一收容槽16，部分第二导电线路层13露出于该第一收容槽16，构成多个第三电性连接垫17，该第一电子元件18与该多个第三电性连接垫17固定连接并电连接。该第一多层基板20进一步包括第一防焊层15，该第一防焊层15形成于该第一多层基板20的与该第一导电线路层12相背离的一侧，且该第一防焊层15部分覆盖该第一多层基板20的远离该第一导电线路层12的最外侧第二导电线路层13，该最外侧第二导电线路层13露出于该第一防焊层15的部分构成多个第二电性连接垫152，用于与电子元件（图未示）如电阻、电容、芯片等电连接。
该第二多层基板40包括第二基底层31、形成于第二基底层31一侧的第三导电线路层32、在该第二基底层31相对的另一侧的依次交替堆叠设置的多层第四导电线路层33和多层第二绝缘层34及第二电子元件38。该第三导电线路层32包括多个与该第一电性连接垫122一一对应的第四电性连接垫322。该第二多层基板40在该第二基底层31一侧开设有第二收容槽36，部分第四导电线路层33露出于该第二收容槽36，构成多个第六电性连接垫37，该第二电子元件38与该多个第六电性连接垫37固定连接并电连接。该第二多层基板40进一步包括第二防焊层35，该第二防焊层35形成于该第二多层基板40的与该第三导电线路层32相背离的一侧，且该第二防焊层35部分覆盖该第一多层基板20的远离该第三导电线路层32的最外侧第四导电线路层33，该最外侧第四导电线路层33露出于该第二防焊层35的部分构成多个第五电性连接垫352，用于与电子元件（图未示）如电阻、电容、芯片等电连接。
该胶片50设置于该第一多层基板20与第二多层基板40之间，以将该第一多层基板20与第二多层基板40相互粘接，该第一多层基板20的第一导电线路层12与该第二多层基板40的第三导电线路层32分别与该胶片50相邻，且该胶片50的材料充满该第一收容槽16和第二收容槽36内的空隙。该胶片50内开设有多个与该第一电性连接垫122一一对应的开孔51，该多个开孔51内分别填充有导电粘接剂，从而形成多个导电粘接块52，该多个导电粘接块52的两端分别与对应的第一电性连接垫122和第四电性连接垫322相互粘接并电连接。
相对于现有技术，本实施例的第一电子元件18和第二电子元件38分别在第一线路板10和第二线路板30制作完成后进行安装，则可以防止胶层流入第一电子元件18与第一线路板10及第二电子元件38与第二线路板30之间的空隙时造成的导电线路层的凹陷，使导电线路层的均匀性高；另外，本实施例的第一线路板10通过预先形成的第三电性连接垫17和第六电性连接垫37分别与第一电子元件18和第二电子元件38电连接，对位更加准确，避免了激光孔与电子元件的电极之间的对位偏移，提高了第一线路板10和第二线路板30的生产品质。另外，本实施例的具有内埋元件的电路板60的结构及方法是在第一线路板10和第二线路板30完成后，经测试是良品后再连接电子元件，可避免连同电子元件一起损失。将结构复杂的具有内埋元件的电路板60分解为结构简单的第一线路板10和第二线路板30的分别制作，第一线路板10和第二线路板30的制作良率相对较高，整体而言可降低成本而且易于加工。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (12)
1.一种制作具有内埋元件的电路板的方法，包括步骤：
提供第一线路板，其包括第一基底层、形成于第一基底层一侧的第一导电线路层以及在该第一基底层相对的另一侧的依次交替堆叠设置的多层第二导电线路层和多层第一绝缘层，该第一导电线路层包括多个第一电性连接垫，该第一线路板的第一基底层一侧开设有第一收容槽，部分该第二导电线路层露出于该第一收容槽，构成第三电性连接垫；
将第一电子元件收容于该第一收容槽，并使该第一电子元件与该第三电性连接垫固定连接并电连接，形成第一多层基板；
提供第二多层基板，其包括第二基底层、形成于第二基底层一侧的第三导电线路层以及在该第二基底层相对的另一侧的依次交替堆叠设置的多层第四导电线路层和多层第二绝缘层，该第三导电线路层包括多个与该多个第一电性连接垫一一对应的第四电性连接垫；
提供胶片，该胶片具有多个与该多个第一电性连接垫一一对应的开孔，该开孔内设置有导电粘接块；及
依次堆叠并压合该第一多层基板、具有导电粘接块的胶片及第二多层基板成为一个整体，且该多个导电粘接块将对应的第一电性连接垫和第四电性连接垫粘接并电连接，得到具有内埋元件的电路板。
2.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，该第二线路板的第二基底层一侧开设有第二收容槽，部分该第四导电线路层露出于该第二收容槽，构成第六电性连接垫，该制作具有内埋元件的电路板的方法进一步包括步骤：将第二电子元件收容于该第二收容槽，并使该第二电子元件与该第六电性连接垫固定连接并电连接。
3.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，该导电粘接块的材料为导电银浆、导电铜浆或锡膏。
4.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，该第一多层基板进一步包括第一防焊层，该第一防焊层形成于该第一多层基板的与该第一导电线路层相背离的一侧，且该第一防焊层部分覆盖该第一线路板的远离该第一导电线路层的最外侧第二导电线路层，该最外侧第二导电线路层露出于该第一防焊层的部分构成多个第二电性连接垫。
5.如权利要求1所述的制作具有内埋元件的电路板的方法，其特征在于，该第二多层基板进一步包括第二防焊层，该第二防焊层形成于该第二多层基板的与该第三导电线路层相背离的一侧，且该第二防焊层部分覆盖该第二线路板的远离该第三导电线路层的最外侧第四导电线路层，该最外侧第四导电线路层露出于该第二防焊层的部分构成多个第五电性连接垫。
6.如权利要求2所述的制作具有内埋元件的电路板的方法，其特征在于，该第三电性连接垫和第六电性连接垫的数量分别为两个，该第一电子元件包括两个第一电极，该两个第一电极分别与该两个第三电性连接垫固定连接并电性连接，该第二电子元件包括两个第二电极，该两个第二电极分别与该两个第六电性连接垫固定连接并电性连接。
7.一种具有内埋元件的电路板，包括：
第一多层基板，其包括第一基底层、形成于第一基底层一侧的第一导电线路层、在该第一基底层相对的另一侧的依次交替堆叠设置的多层第二导电线路层和多层第一绝缘层及第一电子元件，该第一导电线路层包括多个第一电性连接垫，该第一多层基板在该第一基底层一侧开设有第一收容槽，部分第二导电线路层露出于该第一收容槽，构成第三电性连接垫，该第一电子元件与该第三电性连接垫固定连接并电连接；
第二多层基板，其包括第二基底层、形成于第二基底层一侧的第三导电线路层以及在该第二基底层相对的另一侧的依次交替堆叠设置的多层第四导电线路层和多层第二绝缘层，该第三导电线路层包括多个与该多个第一电性连接垫一一对应的第四电性连接垫；及
胶片，该胶片设置于该第一多层基板与第二多层基板之间，以使该第一多层基板与第二多层基板相互粘接，该第一导电线路层与该第三导电线路层分别与该胶片相邻，该胶片具有多个与该多个第一电性连接垫一一对应的开孔，该开孔内设置有导电粘接块，该多个导电粘接块的两端分别与对应的第一电性连接垫和第二电性连接垫相互粘接并电连接。
8.如权利要求7所述的具有内埋元件的电路板，其特征在于，该第一多层基板进一步包括第一防焊层，该第一防焊层形成于该第一多层基板的与该第一导电线路层相背离的一侧，且该第一防焊层部分覆盖该第一多层基板的远离该第一导电线路层的最外侧第二导电线路层，该最外侧第二导电线路层露出于该第一防焊层的部分构成多个第二电性连接垫。
9.如权利要求7所述的具有内埋元件的电路板，其特征在于，该第二多层基板在该第二基底层一侧开设有第二收容槽，部分第四导电线路层露出于该第二收容槽，构成多个第六电性连接垫，该第二电子元件与该多个第六电性连接垫固定连接并电连接。
10.如权利要求7所述的具有内埋元件的电路板，其特征在于，该第二多层基板进一步包括第二防焊层，该第二防焊层形成于该第二多层基板的与该第三导电线路层相背离的一侧，且该第二防焊层部分覆盖该第一多层基板的远离该第三导电线路层的最外侧第四导电线路层，该最外侧第四导电线路层露出于该第二防焊层的部分构成多个第五电性连接垫。
11.如权利要求7所述的具有内埋元件的电路板，其特征在于，该导电粘接块的材料为导电银浆、导电铜浆或锡膏。
12.如权利要求9所述的具有内埋元件的电路板，其特征在于，该第三电性连接垫和第六电性连接垫的数量分别为两个，该第一电子元件包括两个第一电极，该两个第一电极分别与该两个第三电性连接垫固定连接并电性连接，该第二电子元件包括两个第二电极，该两个第二电极分别与该两个第六电性连接垫固定连接并电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210561907.6A CN103889165B (zh) | 2012-12-22 | 2012-12-22 | 具有内埋元件的电路板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210561907.6A CN103889165B (zh) | 2012-12-22 | 2012-12-22 | 具有内埋元件的电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103889165A true CN103889165A (zh) | 2014-06-25 |
| CN103889165B CN103889165B (zh) | 2017-05-31 |
Family
ID=50957823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210561907.6A Active CN103889165B (zh) | 2012-12-22 | 2012-12-22 | 具有内埋元件的电路板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103889165B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789161A (zh) * | 2014-12-22 | 2016-07-20 | 恒劲科技股份有限公司 | 封装结构及其制法 |
| CN106851977A (zh) * | 2015-12-07 | 2017-06-13 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| CN108966568A (zh) * | 2018-07-26 | 2018-12-07 | 维沃移动通信有限公司 | 一种电子设备 |
| CN112153801A (zh) * | 2019-06-28 | 2020-12-29 | 庆鼎精密电子（淮安）有限公司 | 电路板及其制作方法 |
| CN113973433A (zh) * | 2020-07-24 | 2022-01-25 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋式线路板及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312763C (zh) * | 2004-05-14 | 2007-04-25 | 相互股份有限公司 | 芯片埋入式半导体元件封装结构 |
| US8304878B2 (en) * | 2010-05-17 | 2012-11-06 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof |
-
2012
- 2012-12-22 CN CN201210561907.6A patent/CN103889165B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789161A (zh) * | 2014-12-22 | 2016-07-20 | 恒劲科技股份有限公司 | 封装结构及其制法 |
| CN105789161B (zh) * | 2014-12-22 | 2019-07-12 | 恒劲科技股份有限公司 | 封装结构及其制法 |
| CN106851977A (zh) * | 2015-12-07 | 2017-06-13 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| CN108966568A (zh) * | 2018-07-26 | 2018-12-07 | 维沃移动通信有限公司 | 一种电子设备 |
| CN108966568B (zh) * | 2018-07-26 | 2020-11-13 | 维沃移动通信有限公司 | 一种电子设备 |
| CN112153801A (zh) * | 2019-06-28 | 2020-12-29 | 庆鼎精密电子（淮安）有限公司 | 电路板及其制作方法 |
| CN113973433A (zh) * | 2020-07-24 | 2022-01-25 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋式线路板及其制作方法 |
| CN113973433B (zh) * | 2020-07-24 | 2023-08-18 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋式线路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103889165B (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103906372A (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN101128091B (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
| CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
| US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
| CN104332412A (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
| CN103458628A (zh) | 多层电路板及其制作方法 | |
| CN103857209A (zh) | 多层电路板及其制作方法 | |
| CN103889165A (zh) | 具有内埋元件的电路板及其制作方法 | |
| WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
| CN103260350B (zh) | 盲埋孔板压合方法 | |
| CN103517582A (zh) | 多层电路板及其制作方法 | |
| JP2016134624A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| JP2010118589A5 (ja) | 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置 | |
| CN103582320A (zh) | 多层线路板及其制作方法 | |
| US9872393B2 (en) | Method for making a circuit board | |
| CN103871996A (zh) | 封装结构及其制作方法 | |
| CN105514053B (zh) | 半导体封装件及其制法 | |
| CN104254213A (zh) | 多层电路板及其制作方法 | |
| CN101466205A (zh) | 电路板及电路板的制作方法 | |
| CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
| TWI618462B (zh) | 以介電質直接貼件之內埋電子元件電路板製造方法 | |
| US10881008B1 (en) | Multi-layered circuit board and method for manufacturing the same | |
| CN103118507A (zh) | 多层印制电路板的制作方法 | |
| JP5749235B2 (ja) | 回路部品内蔵基板の製造方法 | |
| CN105655258A (zh) | 嵌入式元件封装结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161202 Address after: Taoyuan County, Taiwan, China Grand Garden Township three stone village three and 6 Lane 28 Lane Applicant after: Zhen Ding Technology Co.,Ltd. Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231023 Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |