JP2010272848A - 電子部品の製造方法 - Google Patents

Abstract

【課題】樹脂ペーストを利用してシールド層を形成しながら、封止層の表面形状によらずに樹脂ペーストの塗布量を正確にコントロールできる、電子部品の製造方法の提供を図る。
【解決手段】本製造方法は、積層体形成工程（Ａ１〜Ａ４）、塗布体形成工程（Ａ５）、貼着工程（Ａ６）、およびシールド層形成工程（Ａ７）を有する。積層体形成工程（Ａ１〜Ａ４）は積層体を形成する。積層体は、基板１の素子搭載面を封止層４で封止した構成である。塗布体形成工程（Ａ５）は、塗布体１０を形成する。塗布体１０は、フィルムシート１１に樹脂ペースト１２を塗布した構成であり、樹脂ペーストは導電性を持つ。貼着工程（Ａ６）は、積層体の封止層４に対して塗布体１０を樹脂ペースト１２で貼着させる。シールド層形成工程（Ａ７）は、樹脂ペースト１２を本硬化させる。
【選択図】図１

Description

この発明は、素子搭載基板に絶縁性の封止層を設けた電子部品の製造方法に関するものである。

電子部品のパッケージ構造として、素子搭載基板に搭載した半導体ベアチップ等の素子を、絶縁性の封止層で封止する構成が採用されることがある（例えば特許文献１〜４参照）。

特許文献１に開示されたパッケージ構造は、回路素子を覆う導電性の変形フィルムを設け、基板に設けた孔からの吸気により変形フィルムを基板のグランド電極に導通させる。その状態で、封止層が変形フィルム上に積層される。

上記構成では、変形フィルムを設けることで電磁波シールド機能を発現させることができるが、素子搭載基板と変形フィルムとの間での接合強度が不足し、十分なパッケージ強度を確保できないことがある。また、孔の分だけ基板サイズが増加する問題がある。

そこで、特許文献２〜４に開示されたパッケージ構造では、十分なパッケージ強度を確保するために、素子搭載基板に封止層を直接積層する構成が採用される。
特許文献２に開示されたパッケージ構造は、樹脂膜と導電膜とを備える積層シートを素子搭載基板に積層して形成される。特許文献３に開示されたパッケージ構造は、封止層を積層した素子搭載基板に対して金型を用いてシールド層が形成される。特許文献４に開示されたパッケージ構造は、封止層を積層した素子搭載基板を真空パックするとともに静水圧をかけて製造される。

特開２００１−１７６９９５号公報 特開２０００−２２３６４７号公報 特開２００４−１７２１７６号公報 再公表特許ＷＯ２００５／０７１７３１号公報

シールド層を形成するために複合シートや金属ケースを用いる場合、製造コストが高止まりする傾向がある。そこで、封止層を素子搭載基板に設けた後に、封止層の表面に導電性を有する樹脂ペーストを塗布することでシールド層を積層し、従来方法よりも製造コストを抑制することが考えられる。

しかしながら樹脂ペーストの塗布によってシールド層を形成する場合、封止層の表面形状が複雑であれば、樹脂ペーストを塗布すること自体が困難である。さらには、封止層に積層される樹脂ペーストの塗布量が封止層の表面形状に影響されるため、塗布量のコントロールが困難であり、シールド層の膜厚を精緻に設定することが困難な場合がある。

そこで、この発明の目的は、樹脂ペーストを利用してシールド層を形成しながら、封止層の表面形状によらずに樹脂ペーストの塗布量を正確にコントロールでき、また樹脂ペーストのシート化を外注によらずに社内で作製することで、製造コストを抑制することができる電子部品の製造方法を提供することにある。

この発明の電子部品を製造する方法は、積層体形成工程、塗布体形成工程、貼着工程、および、シールド層形成工程を有する。積層体形成工程は積層体を形成する。積層体は、素子搭載基板の素子搭載面を封止層で封止した構成である。塗布体形成工程は、シートに樹脂ペーストを塗布し、塗布体を形成する。塗布体は、シートと所定厚の樹脂ペーストとからなる構成であり、シートと樹脂ペーストとのうち少なくとも一方は導電性を持つ。貼着工程は、積層体の封止層に対して塗布体の樹脂ペーストを貼着させる。シールド層形成工程は、積層体に貼着させた樹脂ペーストを加圧流動および本硬化させてシールド層を形成する。

前述の構成において、塗布体形成工程では、樹脂ペーストをシート上に塗布するため、樹脂ペーストの皮膜を均一な膜厚にできる。したがって貼着工程では、封止層の表面形状によらずに正確にコントロールした樹脂量で、樹脂ペーストの皮膜を封止層に貼着させることができる。

この発明の積層体形成工程は、積層体の複数の電子部品を区画する位置に、封止層から素子搭載基板に至る深さでハーフカット溝を設けると好適である。このように積層体がハーフカット溝を設けた表面形状であっても、塗布体を形成してから貼着させるので正確にコントロールした樹脂量で、樹脂ペーストの皮膜を封止層に貼着させ、シールド層を形成できる。また、パッケージ側面にもシールド層を設けてパッケージ側面に電磁波シールド機能を具備させられる。

この発明の積層体形成工程は、素子搭載基板または素子搭載基板上に搭載された部品上から立設し、グランド電極に導通して封止層の表面から露出するポスト電極を形成する。これにより、ポスト電極を介してシールド層を接地することができる。また、このようにポスト電極を設けることで封止層の表面形状は平坦でなくなることがあるが、塗布体を形成してから貼着させるので、正確にコントロールした樹脂量で樹脂ペーストの皮膜を封止層に貼着させ、シールド層を形成できる。

この発明のシートは導電性であってもよい。これにより、シートを除去することなく電子部品を製造して工程数を低減させることが可能になる。また、高価な導電性樹脂ペーストの塗布のみによりシールド層を形成する場合に比べて、樹脂ペーストの使用量を低減できる。したがって製造工程の低コスト化を実現できる。

この発明の樹脂ペーストは、厚み方向の加圧によって導通する導電粒子が樹脂中に分散された異方導電性樹脂ペーストであってもよい。これにより、シールド層が極めて薄くても十分な電磁波シールド機能を得ることが可能になる。

この発明は、ガスバリア性を備えたパックに積層体を入れて減圧下で密封し、パックに対して圧力を加えるシールド層形成工程を備えると好適である。パックに対する加圧は、例えば静水圧装置のような加圧装置を用いることができる。これにより、シールド層の積層体への接合をより強固にでき、プレス機などを用いる場合よりも装置コストを低減できる。

この発明のシールド層形成工程は、パックに積層体を入れて減圧下で密封する際、加熱しながら減圧すると好適である。これにより、シールド層から溶剤成分などを揮発させることができ、ボイドレス化などシールド層を高品位化できる。したがって、シールド層とポスト電極との接続をより確実に行える。

この発明によれば、シートに樹脂ペーストを塗布するので、均一な膜厚の樹脂ペーストで塗布体を形成できる。このため、樹脂ペーストを塗布する工程を採用してシールド層を形成でき、従来方法よりも製造コストを抑制することが可能になる。その上、樹脂量を正確にコントロールして塗布体を素子搭載基板の封止層に貼着させ、シールド層の厚みを精緻に設定することが可能になる。

本発明の第１の実施形態に係る電子部品の製造方法の各工程での状態図である。 本発明の第２の実施形態に係る電子部品の製造方法の各工程での状態図である。 本発明の第３の実施形態に係る電子部品の製造方法の各工程での状態図である。 本発明の第４の実施形態に係る電子部品の製造方法の各工程での状態図である。

《第１の実施形態》
以下に、この発明の第１の実施形態に係る電子部品の製造方法について説明する。
図１は、本実施形態に係る電子部品の製造方法の各工程での状態を示す断面図である。

図１（Ａ１）は、素子実装工程での状態図である。基板１はアルミナ等のセラミック基板、または、ガラスエポキシ等の樹脂基板であり、グランド電極１Ａを備える。グランド電極１Ａは天面電極、内部電極、および、底面電極から形成されている。この工程では、まず基板１を用意し、基板１の複数の天面電極に半田ペーストあるいは金属ナノ粒子ペースト等により、素子２Ａ，２Ｂをフェイスダウン方式で実装する。本実施形態では、基板１で一度に複数の電子部品を製造するために、素子２Ａ，２Ｂをそれぞれ複数個、実装する。この工程を終えると次の封止層塗布工程に移行する。

図１（Ａ２）は、封止層塗布工程での状態図である。この工程では熱硬化性を持つ半液状の樹脂ペーストの塗布により封止層４を形成する。この樹脂ペーストは、金属フィラーを含まない絶縁性のものである。封止層４は、素子２Ａ，２Ｂの全体を埋設する層厚で形成され、基板１に素子２Ａ，２Ｂを封止する。この工程を終えると次の封止層成形工程に移行する。

図１（Ａ３）は、封止層成形工程での状態図である。この工程では所定の硬化条件のもとで封止層４を加熱した後、封止層４の天面をダイサまたは研削ローラ４Ａにより研削し、封止層４の天面を平坦化する。この工程では、封止層４を加熱することにより、封止層４に含まれる溶剤成分が揮散するとともに樹脂粒子間の架橋が進展し、封止層４の硬化および形状収縮が進展する。この工程を終えると次のハーフカット工程に移行する。

図１（Ａ４）はハーフカット工程での状態図である。この工程では、複数の電子部品を区画する位置に、ダイサを用いてハーフカット溝５を形成する。ハーフカット溝５は、封止層４の表面から基板１に至る深さで形成する。本実施形態では、ハーフカット溝５の側面にグランド電極１Ａである内部電極の切断面が露出する程度まで、ハーフカット溝５を切り込んでいる。

本発明の「積層体形成工程」は、上述の素子実装工程、封止層塗布形成工程、封止層成形工程、および、ハーフカット工程を有する。そして、この「積層体形成工程」により、基板１と素子２Ａ，２Ｂと封止層４とを備え、ハーフカット溝５が設けられた構成の積層体が形成される。

図１（Ａ５）は塗布体形成工程での状態図である。この工程では、PET製のフィルムシート１１上に所定形状の開口を設けた所定厚のマスク１３を載置し、熱硬化性を持つ半液状の樹脂ペースト１２を、マスク１３を介してフィルムシート１１上にスキージ１４で塗布する。ここで、樹脂ペースト１２は、樹脂中に球状、鱗片状、針状等の形状を有する金属フィラーを所定の割合で分散させた導電性樹脂ペーストである。これにより、樹脂ペースト１２の塗布量を正確にコントロールできるため、樹脂ペースト１２の皮膜を均一な膜厚でフィルムシート１１上に形成でき、フィルムシート１１と樹脂ペースト１２とからなる塗布体１０を形成できる。この工程を終えると次の貼着工程に移行する。なお、所定厚の樹脂ペースト１２をフィルムシート１１上に塗布する方法として、上記の実施形態で示した所定形状の開口を設けた所定厚のマスク１３を用いる方法以外に、スピンコート、リップコートおよびインクジェットなどの方法を用いることもできる。

図１（Ａ６）は貼着工程での状態図である。この工程では、マスクを除いた塗布体１０の樹脂ペースト１２に、封止層４を対向させて積層体を載置する。したがって、封止層４の表面形状によらずに樹脂ペースト１２の塗布量を正確にコントロールした状態で、樹脂ペースト１２の皮膜を封止層４に貼着させることができる。なお、本実施の形態では、塗布体１０の上に積層体を載置したが、塗布体１０の樹脂ペースト１２を上下逆にしてもたれ落ちない程度まで乾燥させた場合、積層体の上に塗布体を載置するようにしてもよい。この工程を終えると次のシールド層形成工程に移行する。

図１（Ａ７）はシールド層形成工程での状態図である。この工程では、積層体を載置した塗布体１０をプレス装置２１に搭載し、場合によっては真空中で積層体および塗布体１０を加熱・加圧する。これにより、塗布体１０の樹脂ペースト１２が封止層４とフィルムシート１１とに押圧されて流動し、ハーフカット溝５に流入する。この状態で、樹脂ペースト１２の加熱硬化が進展して、シールド層６が形成される。この際、シールド層６がグランド電極１Ａである内部電極の切断面が露出した位置を被覆して、シールド層６がグランド電極１Ａに導通する。この工程を終えると次の個別化工程に移行する。

図１（Ａ８）は個別化工程での状態図である。この工程では、フィルムシート１１を剥がした後に、ハーフカット溝５が形成されていた位置の中心線に沿ってダイサやブレイカを用いて複数の電子部品を分割する。

以上の一連の工程を本実施形態の電子部品の製造方法は有する。したがってフィルムシート１１に樹脂ペースト１２を塗布して積層体に貼着させることでシールド層６を形成でき、製造コストを低減できる。また、フィルムシート１１に樹脂ペースト１２を塗布するので、塗布量を正確にコントロールして塗布体１０が形成でき、シールド層６の厚みを精緻に設定することが可能になる。

《第２の実施形態》
次に、この発明の第２の実施形態に係る電子部品の製造方法について説明する。
図２は、本実施形態に係る電子部品の製造方法の各工程での状態を示す断面図である。

図２（Ｂ１−１）は、素子実装工程の１次過程での状態図である。この１次過程では、まず基板１を用意し、基板１の複数の天面電極に半田ペーストあるいは金属ナノ粒子ペースト等を用いて素子２Ａ，２Ｂを実装する。

図２（Ｂ１−２）は、素子実装工程の２次過程での状態図である。この２次過程では、グランド電極１Ａに導通する素子２Ｂの端子電極上に、ヘッド３Ａから液状の導電性ペーストを吐出するインクジェット方式でポスト電極３を形成する。ポスト電極３はグランド電極１Ａに導通するとともに、素子２Ａ，２Ｂよりも天面側に先端が位置する。この工程を終えると次の封止層形成工程に移行する。なお、ポスト電極３を形成する位置として、上記の実施形態で示した素子２Ｂの端子電極上以外に、基板１上に設けられグランド電極１Ａに導通する基板電極上を選択することもできる。

図２（Ｂ２）は、封止層塗布工程での状態図である。この工程では熱硬化性と絶縁性とを持つ半液状の樹脂ペーストの塗布により封止層４を形成する。封止層４は、素子２Ａ，２Ｂおよびポスト電極３の全体を埋設する層厚で形成され、基板１に素子２Ａ，２Ｂおよびポスト電極３を封止する。この工程を終えると次の封止層成形工程に移行する。

図２（Ｂ３）は、封止層成形工程での状態図である。この工程では所定の硬化条件のもとで封止層４を加熱した後、封止層４の天面をダイサまたは研削ローラ４Ａで研削し、平坦化した封止層４の表面からポスト電極３を露出させる。この工程では、封止層４を加熱することにより、封止層４に含まれる溶剤成分が揮散するとともに樹脂粒子間の架橋が進展し、封止層４の硬化および形状収縮が進展する。なお、研削後に再び加熱を行って封止層４の形状収縮を再び進展させるようにすると、ポスト電極３が封止層４の表面から突出することになるので、後のシールド層６との導通を確実にすることができる。この工程を終えると次のハーフカット工程に移行する。

図２（Ｂ４）は、ハーフカット工程での状態図である。この工程では、複数の電子部品を区画する位置に、ダイサを用いてハーフカット溝５を形成する。ハーフカット溝５は、封止層４の表面から基板１に至る深さで形成する。なお、図１（Ａ４）のようにグランド電極１Ａである内部電極の切断面が露出する程度までハーフカット溝５を切り込んでもよい。

本発明の「積層体形成工程」は、上述の素子実装工程、ポスト電極形成工程、封止層塗布形成工程、封止層成形工程、および、ハーフカット工程を有する。そして、この「積層体形成工程」により、基板１と素子２Ａ，２Ｂとポスト電極３と封止層４とを備え、ハーフカット溝５が設けられた構成の積層体が形成される。

この後、第１の実施形態と同様の塗布体形成工程、貼着工程、シールド層形成工程、個別化工程を実施する一連の工程を本実施形態の電子部品の製造方法は有する。本実施形態では、ポスト電極３を封止層４の表面から露出して設けるので、ポスト電極３によりシールド層６の接地を行えるため、基板が薄くてグランド電極１Ａを確実に露出させるのが困難な場合でも問題がなく製品の低背化が可能となる。また、仮にポスト電極３を封止層４の表面から突出させても、フィルムシート１１に樹脂ペースト１２を塗布することで、正確にコントロールした塗布量でシールド層６を形成できる。

《第３の実施形態》
次に、この発明の第３の実施形態に係る電子部品の製造方法について説明する。

図３は、本実施形態に係る電子部品の製造方法の各工程での状態を示す断面図である。
本実施形態は、第２の実施形態と同様の「積層体形成工程」を有する。「積層体形成工程」を終えると塗布体形成工程に移行する。

図３（Ｃ５）は塗布体形成工程での状態図である。この工程では、金属箔１１Ａ上に所定形状の開口を設けた所定厚のマスク１３を載置し、熱硬化性と導電性とを持つ半液状の樹脂ペースト１２を、マスク１３を介して金属箔１１Ａ上にスキージ１４で塗布する。これにより、樹脂ペースト１２の皮膜を均一な膜厚で金属箔１１Ａ上に形成でき、塗布量を正確にコントロールして、金属箔１１Ａと樹脂ペースト１２とからなる塗布体１０Ａを形成できる。この工程を終えると次の貼着工程に移行する。

図３（Ｃ６）は貼着工程での状態図である。この工程では、マスクを除いた塗布体の樹脂ペースト１２に、封止層４を対向させて積層体を載置する。したがって、封止層４の表面形状によらずに樹脂ペースト１２の塗布量を正確にコントロールした状態で、樹脂ペースト１２の皮膜を封止層４に貼着させることができる。なお、第１の実施形態の場合と同様に、塗布体１０の樹脂ペースト１２を上下逆にしてもたれ落ちない程度まで乾燥させた場合、積層体の上に塗布体を載置するようにしてもよい。この工程を終えると次のシールド層形成工程に移行する。

図３（Ｃ７）はシールド層形成工程での状態図である。この工程では、積層体を載置した塗布体１０Ａをプレス装置２１に搭載し、場合によっては真空中で積層体および塗布体１０Ａを加熱・加圧する。これにより、塗布体１０Ａの樹脂ペースト１２が封止層４と金属箔１１Ａとに押圧されて流動し、ハーフカット溝５に流入する。この状態で、樹脂ペースト１２の加熱硬化が進展して、シールド層６が形成される。この際、金属箔１１Ａをポスト電極３に接触させ、シールド層６を接地する。この工程を終えると次の個別化工程に移行する。

図３（Ｃ８）は個別化工程での状態図である。この工程では、ハーフカット溝５が形成されていた位置の中心線に沿って、ダイサやブレイカを用いて複数の電子部品を形成する。

以上の一連の工程を本実施形態の電子部品の製造方法は有する。本実施形態では、金属箔に樹脂ペーストを塗布するので、シートを剥がす工程を省くことができ、製造工程の簡易化を進展させられる。また、高価な樹脂ペーストを金属箔の分だけ削減することができ、製造コストを抑制することができる。

なお、本実施形態では樹脂ペースト１２として導電性のものを用いたが、ポスト電極３に対して金属箔１１Ａが確実に接触するならば、樹脂ペースト１２として絶縁性のものを用いることもできる。いずれの場合であっても、金属箔１１Ａに樹脂ペースト１２を塗布してから、積層体に貼着させることで、樹脂ペーストの塗布量を正確にコントロールすることが可能になる。

また、樹脂ペースト１２として、厚み方向の加圧によって厚み方向に金属フィラー同士が接触して導電性を発現する異方導電性樹脂ペーストを用いてもよい。その場合には、シールド層に使用する金属量を低減しながら十分な電磁波シールド機能が得られ、ポスト電極３と金属箔１１Ａとを確実に接続させられる。

《第４の実施形態》
次に、この発明の第４の実施形態に係る電子部品の製造方法について説明する。
図４は、本実施形態に係る電子部品の製造方法の各工程での状態を示す断面図である。
本実施形態は、第２の実施形態と同様の「積層体形成工程」、塗布体形成工程、貼着工程、および、個別化工程を有する。

図４（Ｄ７−１）は、シールド層形成工程の１次過程での状態図である。この１次過程では、塗布体を貼着した積層体をパック３０に入れる。パック３０としては、柔軟性とガスバリア性を備え、内層にシーラント層を有するラミネートパックを用いる。この第１過程を終えると、この工程の第２過程に移行する。

図４（Ｄ７−２）は、シールド層形成工程の第２過程における状態図である。この第２過程では、基板を入れたパック３０を不図示の真空チャンバー内の加熱ステージ５１にセットし、パック内を所定の真空度（５０〜１５０Ｐａ程度）に減圧するとともに、樹脂ペーストの硬化温度未満の所定の加熱条件で加熱する。これにより、樹脂ペースト中の溶剤成分が揮発しやすくなり、ボイドを効率的に抜くことができる。この第２過程を終えると、この工程の第３過程に移行する。

図４（Ｄ７−３）は、シールド層形成工程の第３過程における状態図である。この第３過程では、パック３０をシールヒータ５２およびシール用当て板５３を用いてシールして密封した後、真空チャンバーを開放して大気圧下に戻す。この第３過程を終えると、この工程の第４過程に移行する。

図４（Ｄ７−４）は、シールド層形成工程の第４過程における状態図である。パック３０内は減圧されているため、外気の大気圧との差でパック３０内に圧力がかかり、パック３０内で樹脂ペーストが流動してハーフカット溝に樹脂ペーストが流れ込む。なお、静水圧装置のような加圧装置を用いると、樹脂ペーストのハーフカット溝への流動がより容易になる。

本実施形態によれば、シールド層から溶剤成分などによるボイドを効率的に抜くことができる。また、プレス機を使用することなくシールド層を形成でき、シールド層形成工程を低コストに実施できる。

１…基板
１Ａ…グランド電極
２Ａ，２Ｂ…素子
３…ポスト電極
４…封止層
５…ハーフカット溝
６…シールド層
１０，１０Ａ…塗布体
１１…フィルムシート
１１Ａ…金属箔
１２…樹脂ペースト
１３…マスク

Claims (7)

1. 素子搭載基板の素子搭載面を封止層で封止した積層体を形成する積層体形成工程、
   少なくとも一方が導電性を持つシートと樹脂ペーストとを用いて、前記シートに所定厚の前記樹脂ペーストを塗布し、前記シートと前記所定厚の樹脂ペーストとからなる塗布体を形成する塗布体形成工程、
   前記積層体の前記封止層に対して前記塗布体を前記樹脂ペーストで貼着させる貼着工程、および、
   前記積層体に貼着させた前記塗布体の前記樹脂ペーストを加圧流動および本硬化させるシールド層形成工程、を有する電子部品の製造方法。
2. 前記積層体形成工程は、前記積層体の複数の電子部品を区画する位置に、前記封止層から前記素子搭載基板に至る深さでハーフカット溝を設ける、請求項１に記載の電子部品の製造方法。
3. 前記積層体形成工程は、前記素子搭載基板または素子搭載基板上に搭載された部品上から立設し、グランド電極に導通して前記封止層の表面から露出するポスト電極を形成する、請求項１または２に記載の電子部品の製造方法。
4. 前記シートは導電性である、請求項１〜３のいずれかに記載の電子部品の製造方法。
5. 前記樹脂ペーストは厚み方向の加圧によって導通する導電粒子が樹脂中に分散された異方導電性樹脂ペーストである、請求項４に記載の電子部品の製造方法。
6. ガスバリア性を備えたパックに前記塗布体を貼着させた前記積層体を入れて減圧下で密封し、前記パックに対して圧力を加えるシールド層形成工程を備える、請求項１〜５のいずれかに記載の電子部品の製造方法。
7. 前記シールド層形成工程は、前記パックに封入された前記積層体および前記塗布体を加熱する、請求項１〜６のいずれかに記載の電子部品の製造方法。

Images