JPH11163048A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH11163048A JPH11163048A JP32738297A JP32738297A JPH11163048A JP H11163048 A JPH11163048 A JP H11163048A JP 32738297 A JP32738297 A JP 32738297A JP 32738297 A JP32738297 A JP 32738297A JP H11163048 A JPH11163048 A JP H11163048A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- sealing material
- substrate
- mounting
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
止材料14を充填して実装する半導体チップ12の実装
方法であって、半導体チップ12と基板10の間に残留
する気泡30が少ない実装が可能な実装方法を提供す
る。 【解決手段】 表面に電極11を有する基板10の、半
導体チップ12を実装しようとする部分に、液状の封止
材料14を供給した後、減圧槽20に投入し、次いで、
減圧槽20内を減圧に保った状態で、封止材料14を供
給した部分に、表面にバンプ13を有する半導体チップ
12を重ねて電極11とバンプ13を接続する。次いで
その接続した状態を保ちながら減圧槽20内の雰囲気の
圧力を解放して気泡30を微少化した後、その接続した
状態を保ちながら封止材料14を固化する。
Description
リップチップ実装方式で基板に実装する、半導体チップ
の実装方法に関するものである。
装置等の高密度実装の要求が高まってきており、例え
ば、フリップチップ実装方式が検討されている。このフ
リップチップ実装方式は、半導体チップをフェイスダウ
ンの状態で基板に取り付ける実装方式であり、半導体チ
ップの表面に形成されたバンプを、基板の表面に形成さ
れた電極と接合することにより電気的に接続する実装方
式である。
ボンディング方式や、ビームリード方式等と比較して、
短距離での接合ができるため、電気的性能が優れた実装
が可能であると共に、バンプを半導体チップの周囲部分
や中央部分に形成することにより、半導体チップの面積
全体を活用して実装することができるため、高密度な実
装が可能であり、採用が増加している方式である。
短距離で接続するため、電子機器を使用することによっ
て温度が上昇すると、半導体チップと基板の熱膨張率の
差に起因する応力によって、バンプにクラックが入りや
すく、接続信頼性が低下する場合があるという問題があ
った。そのため、半導体チップと基板の間の隙間に液状
の封止材料を充填した後、固化させることによって隙間
を埋め、発生する応力を分散させて、バンプにクラック
が入りにくくする方法が検討されている。
材料を充填する方法としては、半導体チップと基板の間
の隙間が一般に150μm以下と狭いため、毛細管現象
を利用して、半導体チップと基板の間の空気を追い出し
ながら充填する方法が行われている。この毛細管現象を
利用する方法は、図3(a)に示すように、表面に電極
11を有する基板10と、表面にバンプ13を有する半
導体チップ12を重ねて、電極11とバンプ13を接合
した後、半導体チップ12の一方の端面部分に液状の封
止材料14を供給する。すると、図3(b)に示すよう
に、毛細管現象によって、封止材料14が半導体チップ
12と基板10の隙間に侵入して行き、図3(c)に示
すように、半導体チップ12と基板10の隙間全体に封
止材料14が充填される。なお、図3(a)〜(c)の
左列の図は平面方向の封止材料14の様子を表し、右列
の図は垂直方向の封止材料14の様子を表す。
る傾向にあり、また、バンプ13の数は増加する傾向に
ある。この大型化した半導体チップ12や、バンプ13
の数が増加した半導体チップ12の場合、半導体チップ
12と基板10の間の隙間に封止材料14が十分に充填
されず、半導体チップ12と基板10の間に気泡が残留
し、接続信頼性が低下する場合があるという問題があっ
た。これは、大型化した半導体チップ12の場合、封止
材料14が侵入するべき距離が長くなるため、毛細管現
象による浸透力だけでは不足となり、封止材料14を供
給した端面部分から遠い部分に封止材料14が到達しな
くなるためと考えられている。
えば図4(a)に示すような、周辺部と中央部にバンプ
13が偏在する配列の場合、図4(b)に示すように、
バンプ13の有無によって封止材料14の流れが均一で
なくなり、図4(c)に示すように、封止材料14の流
れが遅くなった部分に、気泡30が残留しやすくなるた
めと考えられている。
極11を有する基板10の上にあらかじめ液状の封止材
料14を塗布した後、表面にバンプ13を有する半導体
チップ12を、電極11とバンプ13が接触するように
重ねて実装する方法も検討されている。しかしこの方法
の場合、封止材料14の流動による半導体チップ12と
基板10の間の空気を追い出す効果が期待されないた
め、半導体チップ12と基板10の間の隙間に気泡30
が残留し、接続信頼性が低下する場合があるという問題
があった。
や、バンプ13の数が増加した半導体チップ12の場合
であっても、半導体チップ12と基板10の間の隙間に
封止材料14が充填されやすく、半導体チップ12と基
板10の間に残留する気泡30が少ない実装が可能な半
導体チップ12の実装方法が望まれている。
を改善するために成されたもので、その目的とするとこ
ろは、半導体チップと基板の間の隙間に封止材料を充填
して実装する半導体チップの実装方法であって、半導体
チップと基板の間に残留する気泡が少ない実装が可能な
半導体チップの実装方法を提供することにある。
半導体チップの実装方法は、表面に電極を有する基板
の、半導体チップを実装しようとする部分に、液状の封
止材料を供給した後、減圧雰囲気下で、封止材料を供給
した部分に、表面にバンプを有する半導体チップを重ね
て上記電極と上記バンプを接続し、次いでその接続した
状態を保ちながら雰囲気の圧力を解放した後、その接続
した状態を保ちながら封止材料を固化することを特徴と
する。
装方法は、請求項1記載の半導体チップの実装方法にお
いて、減圧雰囲気の減圧度が、13kPa以下であるこ
とを特徴とする。
装方法は、請求項1又は請求項2記載の半導体チップの
実装方法において、液状の封止材料を供給する方法が、
室温で液状の封止材料を塗布する方法、又はシート状の
封止材料を載置した後、加熱溶融させる方法であること
を特徴とする。
装方法は、請求項1から請求項3のいずれかに記載の半
導体チップの実装方法において、封止材料が、熱硬化性
樹脂組成物であると共に、封止材料を固化する方法が、
封止材料を加熱して硬化する方法であることを特徴とす
る。
装方法は、請求項4記載の半導体チップの実装方法にお
いて、加熱する方法が、パルスヒート方式であることを
特徴とする。
装方法は、請求項1から請求項5のいずれかに記載の半
導体チップの実装方法において、電極とバンプを接続す
る方法が、電極とバンプを、金属接触により接続する方
法であると共に、接続した状態を保つ方法が、半導体チ
ップを基板の方向に加圧する方法であることを特徴とす
る。
装方法は、請求項1から請求項5のいずれかに記載の半
導体チップの実装方法において、電極とバンプを接続す
る方法が、電極とバンプを、金属溶着により接着する方
法であると共に、接続した状態を保つ方法が、その接着
によることを特徴とする。
ねた直後には、半導体チップと基板の間に気泡が残留し
ている場合であっても、電極とバンプが接続した状態を
保ちながら、雰囲気の圧力を解放したときには、半導体
チップと基板の間の気泡は縮小して微少化し、その後封
止材料を固化した後も、その封止材料内の気泡は微少化
が保持されるため、半導体チップと基板の間に残留する
気泡の体積が少ない実装が可能となる。
方法を図面に基づいて説明する。図1は本発明に係る半
導体チップの実装方法の一実施の形態を説明する工程図
であり、図2は本発明に係る半導体チップの実装方法の
他の実施の形態の、工程の一部を説明する図である。
実施の形態は、図1(a)に示すように、表面に電極1
1を有する基板10の、半導体チップ(12)を実装し
ようとする部分に、液状の封止材料14を供給する。こ
の封止材料14を供給する量としては、後の工程で基板
10と半導体チップを重ねたとき、基板10と半導体チ
ップの間に形成される隙間の体積より、やや多めの封止
材料14を供給する。
は、室温で液状の封止材料14を塗布する方法や、シー
ト状の封止材料14を載置した後、加熱溶融させる方法
や、粉状の封止材料14を載置した後、加熱溶融させる
方法等が挙げられる。なお、室温で液状の封止材料14
を塗布する方法の場合、作業性が優れ好ましく、シート
状の封止材料14を載置した後、加熱溶融させる方法の
場合、封止材料14を供給する量が安定すると共に、封
止材料14の取り扱い性が優れ好ましい。
(12)を重ねたとき、電極11上の封止材料14が動
いて接続に支障が生じなくなる場合には、電極11上に
も封止材料14を供給しても良いが、電極11上は供給
しないことが好ましい。
に限定するものではなく、エポキシ樹脂組成物等の熱硬
化性樹脂組成物や、ポリエチレン樹脂組成物等の熱可塑
性樹脂組成物が挙げられる。なお、熱硬化性樹脂組成物
の場合、熱可塑性樹脂組成物と比較して一般に耐熱性が
優れるため、実装の信頼性が優れ好ましい。
減圧可能な減圧槽20に、封止材料14を表面に有する
基板10及び半導体チップ12を投入した後、真空ポン
プ22を動かすと共に、減圧弁23を開状態、外気導入
弁24を閉状態にして、減圧槽20の内部を減圧にす
る。なおこのとき、基板10と半導体チップ12は重ね
ずに、離した状態で減圧にする。
Torr)以下、より好ましくは133Pa(1Tor
r)以下が好ましい。13kPa(100Torr)を
越える場合、後の工程で減圧槽20の内部の雰囲気の圧
力を解放したとき、気泡が縮小する効果が小さく、基板
10と半導体チップ12の間にやや大きな気泡が残留し
て、実装の接続信頼性が低下する場合がある。なお、減
圧度の下限は、いくら小さくても良いが、1Pa程度が
経済的である。
する工程と、上記基板10及び半導体チップ12を減圧
槽20に投入する工程の順番は、どちらを先に行っても
良い。
20の内部を減圧にしたままの状態で、基板10の封止
材料14を供給した部分に半導体チップ12を重ねて電
極11とバンプ13を接続する。なおこのときには、半
導体チップ12と基板10の間に気泡30が多少残留し
ていても良い。
ては、特に限定するものではなく、必要に応じて半田等
を介して金属溶着により接着する方法や、銀ペースト等
を介して金属接触により接続する方法や、電極11とバ
ンプ13を直接接触させて金属接触により接続する方法
等が挙げられる。
1とバンプ13が接続した状態を保ちながら、減圧弁2
3を閉状態にして真空ポンプ22との接続を停止すると
共に、外気導入弁24を開状態にして外気を導入するこ
とにより、減圧槽20の内部の雰囲気の圧力を解放す
る。すると、半導体チップ12と基板10の間の気泡3
0はそれぞれ縮小して微少化し、残留する気泡30の体
積が少なくなり、接続信頼性を低下させない程度にな
る。
度は、前工程で減圧した圧力の10倍以上の圧力まで解
放することが好ましい。なお、常圧まで戻す方法が容易
である。
つ方法としては、電極11とバンプ13を金属接触によ
り接続した場合には、例えば図2に示すように、半導体
チップ12と基板10を、加圧盤26,26の間に挟ん
で加圧することにより、半導体チップ12を基板10の
方向に加圧する方法が挙げられる。なお、電極11とバ
ンプ13を金属溶着により接着した場合には、その接着
により接続した状態が保たれるため、特別な加圧等は不
要である。
状態を保ちながら、封止材料14を固化した後、図1
(e)に示すように、減圧槽20から取り出すことによ
り、実装が終了する。半導体チップ12と基板10の間
の封止材料14が固化した部分に残留する気泡30は、
雰囲気の圧力を解放したときに微少化した状態が保持さ
れるため、半導体チップ12と基板10の間に残留する
気泡の体積が少ない実装となる。
は、封止材料14が熱硬化性樹脂組成物の場合、加熱し
て硬化させ、封止材料14が熱可塑性樹脂組成物の場
合、放冷することにより固化する。なお、上記加熱する
方法としては、パルスを封止材料14の部分又は半導体
チップ12等に印加して、その印加した部分から発熱さ
せて加熱するパルスヒート方式による局部加熱が、過度
に加熱することを防止でき好ましい。
と、上記減圧槽20から取り出す工程の順番はどちらが
先でもよいが、先に減圧槽20から取り出す場合には、
電極11とバンプ13が接続した状態を保ちながら、減
圧槽20から取り出すことが必要である。なお、封止材
料14が熱硬化性樹脂組成物の場合、減圧槽20内で封
止材料14がゲル化する程度まで硬化を進めた後、減圧
槽20から取り出し、次いで再度加熱して硬化するよう
にしても良い。
属溶着により接着する場合には、金属溶着により接着し
た後、冷却し、次いで雰囲気の圧力を解放した後、再度
加熱して封止材料14を固化しても良いが、一度の加熱
の間に、金属溶着・雰囲気の圧力解放・封止材料14の
固化を連続して行うようにすると、生産性が優れ好まし
い。
電極11を有し、半導体チップ12を実装可能なもので
あれば特に限定するものではなく、ガラスエポキシ積層
板等の有機系の板や、アルミナセラミック等の無機系の
板が挙げられる。なお、有機系の板の場合、無機系の板
と比較して安価であり好ましい。基板10の表面に形成
された電極11としては、銅や半田等で一般に形成され
る。
しては、表面にバンプ13を有するものであれば特に限
定するものではなく、半導体素子が形成されたシリコン
チップ等が挙げられる。半導体チップ12の表面に形成
されたバンプ13としては、半田や金等で一般に形成さ
れる。
ップとして、半田バンプを一方の表面の周辺部に200
μmピッチで形成した10mm角178端子の半導体チ
ップを用いた。また、表面に電極を有する基板として、
銅の表面に半田の層を20μm形成した電極を表面に有
する、厚み1.6mmのガラスエポキシ樹脂積層板を用
いた。
入した後、基板の半導体チップを実装しようとする9m
m角の範囲に、液状の熱硬化性封止材料[松下電工株式
会社製、品名CV−5186S]を0.03g塗布し
た。次いで、真空ポンプを動かして、減圧槽の内部を9
3Pa(0.7Torr)の減圧状態にした。
板と半導体チップを重ねて、半導体チップを基板の方向
に5kgで加圧した。なおこの加圧によって、半導体チ
ップの4辺から封止材料の流れ出しが多少観測された。
次いで、パルスヒート方式で半導体チップを250℃5
秒加熱して、バンプを形成する半田及び電極表面の半田
を溶融させて、電極とバンプを接着した。
より雰囲気の圧力を常圧まで解放した後、150℃で3
分間加熱して封止材料をゲル化させた。次いで、基板と
半導体チップを減圧槽から取り出した後、150℃で2
時間加熱して封止材料を硬化して実装を終了した。
に基板と半導体チップを重ねて、半導体チップを基板の
方向に5kgで加圧した後、その加圧した状態を保った
まま、減圧槽内に外気を導入することにより雰囲気の圧
力を常圧まで解放し、次いで、その加圧した状態を保っ
たまま、パルスヒート方式で半導体チップを250℃5
秒加熱して、バンプを形成する半田及び電極表面の半田
を溶融させて、電極とバンプを接着したこと以外は実施
例1と同様にして半導体チップを基板に実装した。
(2Torr)の減圧状態にしたこと以外は実施例1と
同様にして半導体チップを基板に実装した。
(200Torr)の減圧状態にしたこと以外は実施例
1と同様にして半導体チップを基板に実装した。
材料を、9×9×0.12mmの大きさに注型した後、
100℃で1時間加熱してシート状とした封止材料を用
いたこと以外は実施例1と同様にして半導体チップを基
板に実装した。
辺部に200μmピッチと、その表面の中央部に300
μmピッチで10行10列形成した10mm角278端
子の半導体チップを用いたこと以外は実施例1と同様に
して半導体チップを基板に実装した。
チップとして、金ワイヤボンダを用いて作成したスタッ
ドバンプを一方の表面の周辺部に200μmピッチで形
成した10mm角178端子の半導体チップを用いた。
また、表面に電極を有する基板として、銀ペーストを塗
布した後、120℃10分加熱して樹脂をBステージ化
させて形成した電極を表面に有する、厚み1.6mmの
ガラスエポキシ樹脂積層板を用いた。
とする9mm角の範囲に、液状の熱硬化性封止材料[松
下電工株式会社製、品名CV−5183F]を0.02
g塗布した後、減圧槽に基板と半導体チップを投入し、
次いで、真空ポンプを動かして、減圧槽の内部を93P
a(0.7Torr)の減圧状態にした。
板と半導体チップを重ねて、半導体チップを基板の方向
に50kgで加圧した。次いで、その加圧した状態を保
ったまま、減圧槽内に外気を導入することにより雰囲気
の圧力を常圧まで解放した後、パルスヒート方式で半導
体チップを180℃2分加熱して、銀ペーストを硬化さ
せて、バンプと電極を接着すると共に、封止材料をゲル
化させた。次いで、基板と半導体チップを減圧槽から取
り出した後、150℃で2時間加熱して封止材料を硬化
して実装を終了した。
しに、実装の工程全体を常圧下で行ったこと以外は実施
例1と同様にして半導体チップを基板に実装した。
となしに、150℃で3分間加熱して封止材料をゲル化
させた後、減圧槽内に外気を導入することにより雰囲気
の圧力を常圧まで解放したこと以外は実施例1と同様に
して半導体チップを基板に実装した。
プの、気泡残留状況と接続信頼性を評価した。気泡残留
状況は、基板と半導体チップの間の封止材料の硬化した
部分を断面観察して、直径0.3mm以上の気泡の数を
数えた。また、接続信頼性は、−55℃30分と125
℃30分の処理を1サイクルとして、このサイクルを1
000サイクル処理した後、バンプの接続抵抗を測定
し、接続抵抗が1Ω以上のバンプの数を数えた。
例は各比較例と比べて、残留している気泡が少ないと共
に、接続信頼性が優れていることが確認された。また、
減圧雰囲気の減圧度が13kPa以下である実施例1〜
3及び実施例5〜7は、実施例4と比べて、残留してい
る気泡が特に少なく、接続信頼性も特に優れていること
が確認された。
は、減圧雰囲気下で、電極とバンプを接続した後、その
接続した状態を保ちながら雰囲気の圧力を解放し、次い
でその接続した状態を保ちながら封止材料を固化して実
装するため、半導体チップと基板の間に残留する気泡が
少ない実装が可能となる。
の形態を説明する工程図である。
施の形態の、工程の一部を説明する図である。
図である。
る工程図である。
明する工程図である。
Claims (7)
- 【請求項1】 表面に電極を有する基板の、半導体チッ
プを実装しようとする部分に、液状の封止材料を供給し
た後、減圧雰囲気下で、封止材料を供給した部分に、表
面にバンプを有する半導体チップを重ねて上記電極と上
記バンプを接続し、次いでその接続した状態を保ちなが
ら雰囲気の圧力を解放した後、その接続した状態を保ち
ながら封止材料を固化することを特徴とする半導体チッ
プの実装方法。 - 【請求項2】 減圧雰囲気の減圧度が、13kPa以下
であることを特徴とする請求項1記載の半導体チップの
実装方法。 - 【請求項3】 液状の封止材料を供給する方法が、室温
で液状の封止材料を塗布する方法、又はシート状の封止
材料を載置した後、加熱溶融させる方法であることを特
徴とする請求項1又は請求項2記載の半導体チップの実
装方法。 - 【請求項4】 封止材料が、熱硬化性樹脂組成物である
と共に、封止材料を固化する方法が、封止材料を加熱し
て硬化する方法であることを特徴とする請求項1から請
求項3のいずれかに記載の半導体チップの実装方法。 - 【請求項5】 加熱する方法が、パルスヒート方式であ
ることを特徴とする請求項4記載の半導体チップの実装
方法。 - 【請求項6】 電極とバンプを接続する方法が、電極と
バンプを、金属接触により接続する方法であると共に、
接続した状態を保つ方法が、半導体チップを基板の方向
に加圧する方法であることを特徴とする請求項1から請
求項5のいずれかに記載の半導体チップの実装方法。 - 【請求項7】 電極とバンプを接続する方法が、電極と
バンプを、金属溶着により接着する方法であると共に、
接続した状態を保つ方法が、その接着によることを特徴
とする請求項1から請求項5のいずれかに記載の半導体
チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32738297A JP3564980B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32738297A JP3564980B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11163048A true JPH11163048A (ja) | 1999-06-18 |
JP3564980B2 JP3564980B2 (ja) | 2004-09-15 |
Family
ID=18198530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32738297A Expired - Fee Related JP3564980B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3564980B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230528A (ja) * | 2000-02-15 | 2001-08-24 | Sony Corp | 実装装置及び実装方法 |
WO2001071798A1 (fr) * | 2000-03-23 | 2001-09-27 | Nagase & Co., Ltd. | Appareil utilise pour etancheifier un dispositif a semi-conducteurs |
JP2002313841A (ja) * | 2000-04-14 | 2002-10-25 | Namics Corp | フリップチップ実装方法 |
JP2008235527A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
JP2012074636A (ja) * | 2010-09-29 | 2012-04-12 | Sumitomo Bakelite Co Ltd | 接合方法、半導体装置、多層回路基板および電子部品 |
JP2012109454A (ja) * | 2010-11-18 | 2012-06-07 | Panasonic Corp | 電子部品の接続方法 |
JP2019129258A (ja) * | 2018-01-25 | 2019-08-01 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
1997
- 1997-11-28 JP JP32738297A patent/JP3564980B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230528A (ja) * | 2000-02-15 | 2001-08-24 | Sony Corp | 実装装置及び実装方法 |
WO2001071798A1 (fr) * | 2000-03-23 | 2001-09-27 | Nagase & Co., Ltd. | Appareil utilise pour etancheifier un dispositif a semi-conducteurs |
JP2002313841A (ja) * | 2000-04-14 | 2002-10-25 | Namics Corp | フリップチップ実装方法 |
JP2008235527A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
JP2012074636A (ja) * | 2010-09-29 | 2012-04-12 | Sumitomo Bakelite Co Ltd | 接合方法、半導体装置、多層回路基板および電子部品 |
JP2012109454A (ja) * | 2010-11-18 | 2012-06-07 | Panasonic Corp | 電子部品の接続方法 |
JP2019129258A (ja) * | 2018-01-25 | 2019-08-01 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
WO2019146244A1 (ja) * | 2018-01-25 | 2019-08-01 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
CN111630645A (zh) * | 2018-01-25 | 2020-09-04 | 浜松光子学株式会社 | 半导体装置、及半导体装置的制造方法 |
US11482555B2 (en) | 2018-01-25 | 2022-10-25 | Hamamatsu Photonics K.K. | Semiconductor device and method for manufacturing semiconductor device |
CN111630645B (zh) * | 2018-01-25 | 2023-10-17 | 浜松光子学株式会社 | 半导体装置、及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3564980B2 (ja) | 2004-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6324069B1 (en) | Chip package with molded underfill | |
US6157086A (en) | Chip package with transfer mold underfill | |
CN102800662A (zh) | 层叠型半导体装置及其制造方法 | |
JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
JP2002319647A (ja) | 半導体装置の製造方法 | |
TW201214584A (en) | Flip-chip bonding method to reduce voids in underfill material | |
CN100485895C (zh) | 内埋式晶片封装结构及其工艺 | |
JP5830847B2 (ja) | 半導体装置の製造方法及び接合方法 | |
JP2001237268A (ja) | 半導体素子の実装方法及び製造装置 | |
JP2009278058A (ja) | 電子部品の製造方法及び製造装置 | |
CN108431950A (zh) | 半导体装置及其制造方法 | |
US20090017582A1 (en) | Method for manufacturing semiconductor device | |
JP3564980B2 (ja) | 半導体チップの実装方法 | |
US5314842A (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
JP2010050323A (ja) | 電子装置およびその製造方法 | |
JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
KR101374146B1 (ko) | 반도체 패키지 제조 방법 | |
JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
JPH10340977A (ja) | 電子部品およびその製造方法 | |
JP3495913B2 (ja) | 半導体装置実装用樹脂シート | |
JP3611463B2 (ja) | 電子部品の製造方法 | |
JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
JP3300525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI550728B (zh) | 封裝結構及其製造方法 | |
JP3990814B2 (ja) | 電子部品の製造方法および電子部品の製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |