JP3990814B2 - 電子部品の製造方法および電子部品の製造装置 - Google Patents
電子部品の製造方法および電子部品の製造装置 Download PDFInfo
- Publication number
- JP3990814B2 JP3990814B2 JP15254898A JP15254898A JP3990814B2 JP 3990814 B2 JP3990814 B2 JP 3990814B2 JP 15254898 A JP15254898 A JP 15254898A JP 15254898 A JP15254898 A JP 15254898A JP 3990814 B2 JP3990814 B2 JP 3990814B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- sealing resin
- mold
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電気・電子機器に使用される半導体パッケージ等の電子部品の製造方法および電子部品の製造装置に関する。
【０００２】
【従来の技術】
半導体パッケージは、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具などの小型化に寄与し、かつ半導体素子自身を保護、強固にした部品である。
【０００３】
半導体パッケージを作製するには半導体素子とそれを搭載する基板とが必要となる。半導体素子を基板に搭載する技術は、従来はワイヤボンディング法が主流であったが、最近は半導体素子の実装面積を小さくできるフリップチップ法が主流となりつつある。フリップチップ法による半導体素子の実装では、半導体素子をフェイスダウンで基板に実装するため、半導体素子の電極配置と基板の電極配置とが一対一で対応しなければならない。そのため、フリップチップ法で半導体素子を搭載する基板では、高密度な基板、すなわちファインラインが形成された基板が要望される。さらには半導体パッケージを小型にするためにインナービアにより配線層を接続した基板が要望される。これらの要望を満足する基板、すなわち、フリップチップ法に適した基板としては、セラミック多層配線基板、ガラスエポキシ基板、アラミドエポキシ基板などがある。
【０００４】
このようなフリップチップ法による半導体素子の実装では、半導体素子をフェイスダウンで実装するため、半導体素子の保護とフリップチップ接続部分の信頼性とを確保するため、半導体素子と基板との間に形成される微小隙間に封止樹脂を充填することが行われる。しかしながら、封止樹脂を注入した構造では、半導体素子の熱膨張係数と基板のそれとが一致しないことが多い。そのため、ヒートサイクルなどの熱衝撃試験に際して、接続部分（バンプ）に応力が集中してクラックが生じて接続不良となる、などの問題が発生する恐れがある。そこで、フリップチップ法による半導体素子の実装では、封止樹脂中に添加する無機フィラー材料を選定することにより封止樹脂の熱膨張係数を調整し、これによって熱衝撃試験における上記不都合を解消している。すなわち、熱膨張が小さい溶融ＳiＯ2、もしくは熱膨張の比較的大きい結晶ＳiＯ2粉末を、それぞれ適量、封止樹脂中に添加することで、封止樹脂の熱膨張を半導体素子の熱膨張と基板の熱膨張との中間程度の値にしている。
【０００５】
具体的な従来の樹脂注入方法は、次の通りである。すなわち、図３に示すように、半導体素子３０１をフリップチップ実装した基板３０３をホットプレート３０５上に搭載するとともに、封止樹脂がある程度低粘度になるようホットプレート３０５により基板３０３および半導体素子３０１を加熱する。そして、ホットプレート３０５とともに、基板３０３，半導体素子３０１を傾けたうえで、注射器３０６で徐々に半導体素子３０１と基板３０３との間の微小隙間に封止樹脂を注入する。
【０００６】
【発明が解決しようとする課題】
しかしながら上記した従来のフリップチップ法による半導体素子の実装では、封止樹脂中に無機フィラーを含有するために封止樹脂の粘度が高くならざるを得ないのに対して、半導体素子と基板との間の微小隙間は約５０μｍ程度とごく小さい。そのため、樹脂を早く注入し過ぎると微小隙間の奥まで注入できずに微小隙間の外に溢れてしまう恐れがある。そのため従来の実装方法では一定間隔で注入を繰り返すため樹脂の注入に時間がかかり、そのことが生産性の上で問題となっていた。低粘度化を図るためには、封止樹脂において、低粘度化のために行う加熱により逆に封止樹脂の粘度が上昇しないように、封止樹脂に添加する硬化剤量を調整（削減）することが考えられるが、そうすると、粘度が低下して注入しやすくなるものの、封止後の硬化に要する時間が長時間化して生産性を悪化させるため、問題の解決にはならない。
【０００７】
また、注入時間の短縮化のためには、半導体素子（矩形）の複数の辺から同時に微小隙間に樹脂を注入することが考えられる。しかしながら、そうすると、微小隙間内に気泡が除去できずに残ってしまって封止樹脂を確実に微小隙間に注入することが困難となる。
【０００８】
気泡を取り除く方法としては、微小隙間に封止樹脂を注入した後、半導体パッケージ（半導体素子を実装した基板）を真空環境内に載置することで気泡を取り除くことも考えられるが、これは脱気方法ではあるものの、比較的大きな気泡を存在している状態ではかえって気泡を大きくしてしまうことがあり、十分に気泡を除去できるとはいえない。
【０００９】
また、バンプ接続によるフェイスダウン実装では、前記微小隙間に注入した封止樹脂が硬化一体化するまで、その接続部分（半導体素子の電極と基板の電極との間の接続箇所）の機械的強度は低い。そのため、前記微小隙間に樹脂を注入して硬化させる工程中に加えられる機械的衝撃や熱衝撃でその接続部分が断線等の接続不良を起こしてしまう恐れがある。
【００１０】
さらに、従来の製造方法では、封止樹脂を硬化させるまで半導体パッケージの電気検査を行うことができないため、接続が不十分なパッケージまで生産してしまうので歩留まりが低下してしまうという課題もあった。
【００１１】
さらにまた、従来のフェイスダウン実装では、基板と半導体素子との間の微小隙間に対して、封止樹脂に圧力を印加することなく自然注入により封止樹脂を充填している。そのため、微小隙間から溢れる封止樹脂の形状が一定化せず、半導体パッケージの形状寸法、重量が均一にならないという不都合があった。このような不都合はチップサイズパッケージ（以下、ＣＳＰと称す）において顕著もものとなっていた。すなわち、ＣＳＰはパッケージサイズを半導体素子と同程度のサイズにまで小型化することができるものであるため、パッケージの全体体積・容量に対して封止樹脂が占める体積・重量の割合が大きい。このような特徴を有するＣＳＰにおいて微小隙間から溢れる封止樹脂の形状の不安定化によって封止樹脂の形状や重量が変動すると、その影響が半導体パッケージ全体の形状寸法、重量に大きく影響してしまう。
【００１２】
ところで、一般的な半導体パッケージに利用される樹脂成形方法として、トランスファー成型法がある。この成形法はリードフレームにワイヤーボンディング法で半導体素子を実装したＱＦＰなどの実装構造において利用されている。トランスファー成形法の概略は次の通りである。すなわち、室温で固形となる性質を有するエポキシなどの熱硬化樹脂を高温で溶解したうえで無機フィラーと混練して再度粉砕、粉末成型して顆粒を作製する。そして、作製した顆粒を高温に加熱して液状にしたうえで金型の注入し、さらにそれ以上に加熱することで硬化させる方法である。
【００１３】
しかしながら、このトランスファー成型では、顆粒を低粘度に溶解させるために高温高圧力が必要であり、そのために接続バンプや導電性接着剤を破壊してしまうことがあり、フェイスダウン実装によるごく薄い微小隙間に封止樹脂を埋めることは困難であった。このような理由により、トランスファー成形法はフリップチップ用封止方法として利用されていない。
【００１４】
本発明は上記のような従来の問題点を解消するためになされたものであり、フェイスダウン実装された半導体素子と基板との微小隙間に短時間で気泡が入らない様に注入し、かつ短時間で硬化を行うことのできる半導体パッケージの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填してなる電子部品の製造方法であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことを特徴とする。
【００２０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填してなる電子部品の製造方法であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことに特徴を有しており、これにより、次のような作用を有する。すなわち、基板に半導体素子をフェイスダウン実装した電子部品においては、基板と半導体素子との間の微小隙間がごく小さいものとなるうえ、微小隙間に樹脂を注入して硬化させる工程中に加えられる機械的衝撃や熱衝撃で基板と半導体素子との間の接続部分に接続不良が生じる恐れがあるが、このような特徴を備えた電子部品において、本発明を実施すれば、以下の作用がより顕著なものとして得られることになる。すなわち、封止樹脂を減圧状態にした金型に注入するため、短時間に確実に注入することができる。そのため、封止樹脂に無機フィラーを含有させて粘度が高くなった場合であっても確実に封止樹脂の注入を行うことができる。これにより、封止樹脂に含有させる無機フィラーの選定の自由度が増す。無機フィラーは、熱膨張係数や熱伝導性の調整のために封止樹脂に添加されるものであるので、無機フィラーの選定の自由度が増す分、熱膨張係数や熱伝導性の良好な電子部品を作成することができる。また、本発明の電子部品に形成される微小隙間はごく小さいものであって、そのような微小隙間に封止樹脂を確実に充填することは容易なことではない。このような特徴を備えた電子部品に本発明を実施すれば、微小隙間に気泡を生じせさることなく短時間に確実に封止樹脂を注入することができる。さらに、微小隙間に樹脂を注入して硬化させる工程中に加えられる機械的衝撃や熱衝撃で基板と素子との間の接続部分が断線してしまう恐れがあるが、基板と素子とを互いに圧接した状態で前記金型に収納するので、基板と素子との間の接続箇所の機械的な接着強度は高まることになる。そのため、上記機械的衝撃や熱衝撃が生じた場合であっても、基板と素子との間の接続部分に接続不良が生じることはなくなる。
本発明の請求項２に記載の発明は、半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間に封止樹脂を充填してなる電子部品の製造方法であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことを特徴とする。
【００２１】
本発明の請求項３の記載の発明は、請求項１または２に記載の電子部品の製造方法であって、前記金型内に封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納された前記基板から検査用端子を金型の外部に引き出し、引き出した検査用端子を介して半導体素子の電気検査を実施しながら封止樹脂の注入硬化を行うことに特徴を有しており、これにより次のような作用を有する。すなわち、本発明では、それぞれの封止樹脂の充填工程において素子と基板との間の接続を確認しながら各工程を行うことができる。そのため、各工程中での接続不良をその都度発見できるので、歩留まりの向上に寄与できる。また、封止硬化後であっても電子部品を金型から取り出す際に、不良品として取り除くことができるので、不良品に対する後工程での無駄な処理を行わなくてすむという作用が得られるが、半導体素子と基板との間の接続は極めて微細なものであって、樹脂充填工程中の機械的衝撃や熱衝撃に起因する基板と半導体素子との間の接続部分の接続不良が極めて生じやすいという特徴がある。そのため、このような特徴を有する電子部品に本発明を実施すれば、各工程中での接続不良をその都度発見することができて歩留まりの向上に寄与できるという本発明の作用がより顕著なものとなる。
【００２２】
本発明の請求項４，５に記載の発明は、請求項１または２に係る電子部品の製造方法であって、請求項４では、前記半導体素子は、接続電極に金バンプを形成したうえで、導電性接着剤を介して基板に実装されたものであることに特徴を有しており、請求項５では、前記半導体素子は、接続電極に形成した半田バンプの溶融により基板に実装されたものであることに特徴を有している。このような構成を有することで、本発明の請求項４，５は、次のような作用を有する。すなわち、半導体素子と基板の接続構造が請求項４，５のごとく構成された電子部品では、樹脂充填工程中の機械的衝撃や熱衝撃に起因する基板と半導体素子との間の接続部分に接続不良が特に生じやすいという特徴がある。そのため、このような特徴を有する電子部品に本発明を実施すれば、各工程中での接続不良をその都度発見できて歩留まりの向上に寄与できる、という本発明の作用がさらに顕著なものとなる。
【００２３】
本発明の請求項６に記載の発明は、基板にフェイスダウン実装された半導体素子と前記基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填する際に用いられる電子部品の製造装置であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する手段と、前記金型の内部を減圧する手段と、減圧した金型内に封止樹脂を注入する手段と、注入した封止樹脂を硬化させる手段とを有することに特徴を有しており、これにより次のような作用を有する。すなわち、本発明の電子部品の製造装置を用いれば、上述した請求項１の電子部品の製造方法を容易に実施することができる。
本発明の請求項７に記載の発明は、基板にフェイスダウン実装された半導体素子と前記基板との間の対向面間に形成された微小隙間に封止樹脂を充填する際に用いられる電子部品の製造装置であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する手段と、前記金型の内部を減圧する手段と、減圧した金型内に封止樹脂を注入する手段と、注入した封止樹脂を硬化させる手段とを有することを特徴とする。
【００２４】
本発明の請求項８の記載の発明は、請求項６または７記載の電子部品の製造装置であって、前記金型は、金型内部に位置決め収納された前記基板から検査用端子を金型の外部まで引き出す端子引き出し手段を有することに特徴を有しており、これにより、次のような作用を有する。すなわち、本発明の電子部品の製造装置を用いれば、上述した請求項３の電子部品の製造方法を容易に実施することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００２７】
実施の形態１
図１（ａ）〜（ｅ）は、本発明の実施の形態１による電子部品の製造工程を示す断面図である。この実施の形態では、半導体パッケージの一例であるＣＳＰ（チップサイズパッケージ）において、本発明を実施している。
【００２８】
まず、図１（ａ）に示すように、基板１０１と半導体素子１０３とを用意する。基板１０１は、エポキシ樹脂を主成分としアラミド繊維がエポキシ樹脂中に分散された構造であって、その両面に配線層１０２ａ，１０２ｂを有しており、これら配線層１０２ａ，１０２ｂは基板内部に設けられたインナービア（図示省略）により互いに電気的に接続されている。なお、アラミド繊維の代わりにガラス繊維を用いてもかまわない。基板１０１のサイズは１２ｍｍ×１２ｍｍ×０．４ｍｍで、１２ｍｍ×１２ｍｍの領域での平坦性が約３０ミクロンのものを用いている。
【００２９】
このように構成された基板１０１上に半導体素子１０３をフェイスダウンで搭載する。搭載方法は例えば、次のようにする。すなわち、半導体素子１０３の接続電極に金バンプ１０４を形成し、さらに金バンプ１０４上に導電性接着剤（図示省略）を塗布する。そして、電極の金バンプ１０４と基板１０１上の配線層１０２ａとを導電性接着剤で接合する。導電性接着剤としては銀粉と熱硬化性樹脂とからなり、硬化温度が１２０℃のものが好ましい。
【００３０】
半導体素子１０３の（縦×横）の大きさは、基板１０１の（縦×横）の大きさ（１２ｍｍ×１２ｍｍ）より一回り小さくなっている。そのため、半導体素子１０３が搭載された基板１０１の周端は、半導体素子１０３の周端からはみ出して延出端１０１ａを構成している。延出端１０１ａ上には、図示はしないが、チップ抵抗等のチップ部品を予め搭載しておく。
【００３１】
また、電極に設けた金バンプ１０４は、金線をワイヤボンディング法で半導体素子１０３表面にボンディングしたうえで引きちぎり、さらに、半導体素子１０３を押さえつけてバンプの高さを一定にしたものが適当である。なお、バンプとしては、この他、電極１０４上に半田線をボンディングして、熱処理による溶融の表面張力で半田線をボール状に形成したものでもよい。
【００３２】
このようにして半導体素子１０３を実装した基板１０１では、基板上面１０１ｂと半導体素子１０３の実装面１０３ａとの間に、電極（金バンプ１０４を含む）の厚みに応じた微小隙間αが形成される。
【００３３】
そして、半導体素子１０３を実装した基板１０１を図１（ｂ）に示すように、下金型１０５の収納凹部１０５ａ内に設置する。収納凹部１０５ａの大きさ（縦×横×深さ）は次のように設定されている。すなわち、（縦×横）の大きさは基板１０１が位置ずれすることなく収納できるように、半導体素子１０３と同等の大きさに形成されている。さらには、半導体素子１０３を実装した基板１０１が収納された状態において、下金型１０５の上面１０５ｂが基板１０１の上面１０１ｂと同一平面となるように、収納凹部１０５ａの深さ寸法は、配線層１０２ｂの底部から基板１０１の上面１０１ｂに至る寸法と同等に設定されている。
【００３４】
基板１０１および半導体素子１０３を下金型１０５内に位置決め収納したのち、図１（ｃ）に示すように、下金型１０５上に上金型１０６を重ね合わせ配置する。上金型１０６には、樹脂注入用のノズル１０７と減圧ポンプ１０８とがそれぞれ連結されている。さらには、上金型１０６の収納凹部１０６ａの形状は次のように設定されている。すなわち、収納凹部１０６ａの大きさ（縦×横×深さ）のうち、（縦×横）の大きさは、収納凹部１０５ａの（縦×横）の大きさよりも若干小さく、かつ、半導体素子１０３の（縦×横）の大きさより大きく設定されている。さらには、収納凹部１０６ａの深さ寸法は、半導体素子１０３の高さ寸法（半導体素子上面から電極（バンプを含む）底部に至る寸法）よりほんの少しだけ小さく設定されている。
【００３５】
このように構成された上金型１０６を、下金型１０５（基板１０１と半導体素子１０３とが収納されている）にはめ込むと次のようになる。すなわち、まず、収納凹部１０６ａの底部が半導体素子１０３の上面に当接する。このとき、半導体素子１０３の側面と収納凹部１０６ａの周壁との間には、延出端１０１ａをほぼ収納する空間βが形成される。また、このとき、収納凹部１０６ａの肩部は基板１０１に当接しない。
【００３６】
この状態で、上金型１０６を下金型１０５に対するはめ込みのためにさらに移動させる。すると、収納凹部１０６ａの底部が半導体素子１０３の上面を押さえ込む。この押さえ込みは、収納凹部１０６ａの肩部が基板１０１の周縁に当接するまで行う。そうすると、基板１０１は上下金型１０５，１０６内で固定されて、比較的そりが大きく形成された薄板からなる基板１０１であっても樹脂による封止が可能となる。さらには、空間βおよび微小隙間αは、上金型１０６および基板１０１の上面に囲まれて密封され、上下金型１０５，１０６から封止樹脂が流れ出るのを抑えることができる。さらにまた、上金型１０６の押圧により、電極１０４と配線層１０２ａとの機械的接着強度は高い状態になり、次に行う樹脂封止工程において加えられる機械的衝撃や熱衝撃によっても、基板１０１と半導体素子１０３との間の接続部分に接続不良が生じることはなくなる。
【００３７】
この状態で、図１（ｃ）に示すように、真空ポンプ１０８で減圧し、さらには、上下金型１０６，１０５を加熱手段（例えば、パネルヒーター）１１２により所定温度（１００℃〜１５０℃）に加熱したうえで、図１（ｄ）に示すように、ノズル１０７を介して金型内に液体状の封止樹脂１０９を所定の低射出圧力（０．３ＭＰａ）でもって注入して、微小隙間αと空間βとを封止樹脂１０９により充填する。金型内に注入された封止樹脂１０９は、金型の加熱温度により硬化する。この金型の場合には、注入から硬化まで約５分間という短時間で済む。このとき、減圧状態で封止樹脂１０９を注入するので、あまり大きな射出圧力をかけなくとも、封止樹脂１０９は微小隙間αの奥まで確実に注入され、微小隙間αの内部に気泡を生じさせることはない。
【００３８】
封止樹脂１０９としては、室温（０℃〜３５℃程度）で液状の熱硬化性樹脂であるエポキシ樹脂、フェノール樹脂、シアネート樹脂が利用でき、これにカーボン着色剤（熱放散性をよくする）、溶融シリカ（熱膨張係数を小さくする）、植物性ワックス（離型性を改善する）などを配合する。なお、封止樹脂１０９として、室温で液状となる熱硬化性樹脂を用いるのは、室温で液状であり取り扱いが簡単でかつ金型に注入し易い、という利点があるためである。
【００３９】
このような封止樹脂１０９は、有る程度粘度は上昇するが、液状樹脂である封止樹脂１０９を減圧状態で注入するため、１００℃〜１５０℃程度に金型を加熱すれば、微小隙間αまで確実に注入して硬化させることができる。したがって、本実施の形態では、トランスファー成型のように高温でしかも高圧力で注入する必要がなく、約１ＭＰａ以下、具体的には、０．３ＭＰａといった低圧力で確実に微小隙間αに注入することが可能となる。
【００４０】
また、封止樹脂１０９を金型に注入する直前に樹脂、無機フィラー、硬化剤などを混合するようにすれば、封止樹脂１０９の保存安定性や工程中の粘度上昇を極力抑えることができる。
【００４１】
封止樹脂１０９は、例えば、次のような材料を混合させて構成することができる。
【００４２】
・ノボラック型、ビスフェノールＡ型、脂環型などの難燃化エポキシ樹脂からなる注入樹脂本体（主剤）：１４〜１８ｗｔ％
・酸無水、フェノールノボラック、アミン類などからなる硬化剤：８〜１０ｗｔ％
・潜在性促進剤、イミダゾールなどからなる硬化促進剤：０．３〜０．６ｗｔ％
・溶融シリカ、結晶シリカなどからなり、硬化収縮、熱膨張率、熱伝導度、機械性能の制御を行う無機フィラー：６８〜７６ｗｔ％
・高級脂肪酸、ワックスなどからなる離型剤：０．４ｗｔ％程度
・特殊可撓化剤、シリコン樹脂などからなり、低応力（低弾性率化）を図る改質剤：２ｗｔ％程度
・カーボンなどの着色剤：０．１ｗｔ％程度
なお、この他、カップリング剤や難燃剤を添加する場合もある。
【００４３】
無機フィラーは、熱膨張を小さくすることが要求される場合には、溶融シリカが多く添加され、熱膨張を大ききすることが要求される場合には、結晶シリカが多く添加され、高い熱伝導を要求される場合には、窒化アルミ、窒化珪素が多く添加される。
【００４４】
このような封止樹脂１０９の一例として、例えば、長瀬チバ社製の（主剤：ＸＮＲ８２００ＦＲ、硬化剤：ＸＮＨ８２００−１、粘度：５０Ｐａ・ｓ、比重：１．８）がある。この樹脂を用いる場合には、樹脂加熱温度１４０℃、射出圧力は０．３ＭＰａ、真空減圧時間２０秒とすると、５分間の加熱で樹脂の硬化が完了する。
【００４５】
この製造方法では、金型内を減圧状態にしたうえで封止樹脂１０９を注入するので、多少とも粘度の高い封止樹脂１０９であっても、微小隙間αのすみずみまで確実に注入することができる。また、ある程度粘度の高い封止樹脂１０９であっても確実に注入することがができるので、封止樹脂１０９に無機フィラーを多量に含有させて粘度が高くなった場合であっても注入を行うことができる。無機フィラーは、熱膨張係数や熱伝導性の調整のために封止樹脂１０９に添加されるものであるので、封止樹脂１０９に対する無機フィラーの含有を十分に許容できる分、この製造方法では、熱膨張係数や熱伝導性の良好な半導体パッケージを作製することができる。しかも、半導体素子１０３と基板１０１とを金型によって押さえ付けた状態で、封止樹脂１０９を注入するので、樹脂の注入によっても、配線層１０２ａと電極１０４との間の接続箇所が接続不良を起こすことがなく、良好な接続状態を保つことができる。
【００４６】
このようにして作製した半導体パッケージに対して、脱型後１５０℃で２時間放置し内部の応力緩和を行ったのち、パッケージ検査、信頼性評価を行った。ここでは、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで実施した。また、温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持する温度サイクルを２００サイクル繰り返すことで実施した。また、８５℃，８５％の高温高湿中に１２０時間保持したものを、上記リフロー試験で熱衝撃試験を行う吸湿リフロー試験も行った。このとき半導体パッケージは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。また、フリップチップ接続部分も抵抗変化がなく安定であった。これによりこの方法で作製した半導体パッケージは、封止樹脂との間に強固な密着を得ていることがわかる。
【００４７】
このようにして作製された半導体パッケージ１１１を、図１（ｅ）に示す。この半導体パッケージ１１１は、微小隙間αが封止樹脂１０９により充填されるとともに、金型内で空間βとなっていた半導体素子１０３の側面外側も封止樹脂１０９により充填されて環状樹脂層１１０を形成している。環状樹脂層１１０は、基板１０１の延出端１０１ａを覆って設けられるので、延出端１０１ａ上にチップ部品（図示省略）を搭載した場合であっても環状樹脂層１１０によって被覆されて保護される。このように半導体パッケージ１１１は、外観上も垂直な安定した形状が得られるばかりか、半導体素子１０３の側面も環状樹脂層１１０により保護されるため信頼性の上でも良好である。さらには、基板１０１に設けた延出端１０１ａにチップ部品を搭載したうえで、そのチップ部品を環状樹脂層１１０により被覆することができるので、部品の搭載効率を向上させることもできる。そのうえ、半導体素子１０３の上面は露出しており、この上面から半導体素子の放熱を行えるので、環状樹脂層１１０を設けたにもかかわらず、半導体素子１０３の放熱の妨げにはなっていない。
【００４８】
本実施の形態の製造方法によれば、同時に２０個封止できる多数個取り金型を使用することで、従来法に比べ飛躍的に早いプロセススピードで半導体パッケージが製造できる。また、反りの大きい基板でも平坦に固定でき、安定に半導体素子のフリップチップ実装ができる。
【００４９】
実施の形態２
図２に本実施の形態で用いる金型の断面図を示している。本実施の形態は、基本的には、実施の形態１と同様の方法で、半導体パッケージを作製するのであり、図中、同一ないし同様の部分には図１と同一の符号を付し、それらに付いての説明は省略する。
【００５０】
本実施の形態の半導体パッケージの製造は次の点で実施の形態１と相違している。すなわち、下金型２０１には、検査用端子２０２が設けられている。検査用端子２０２は収納凹部２０１ａの底部から下金型２０１の外部にわたって配設されている。検査用端子２０２は、検査が必要な半導体素子１０３の電極１０４毎に設けられている。具体的には、基板１０１の下面にある配線層１０２ｂのうち、検査が必要な電極１０４に接続されている配線層１０２ｂ毎に検査用端子２０２は設けられている。各検査用端子２０２は次のように構成されている。すなわち、収納凹部２０１ａの底部側に位置する検査用端子２０２の端子端２０２ａは、収納凹部２０１ａ内に露出しており、下金型２０１の外部側に位置する端子端２０２ｂは下金型２０１外部に突出している。そして、各検査用端子２０２は、下金型２０１との間に絶縁体２０３を介装することで検査用端子２０２どうしの間の電気的絶縁を保っている。また、収納凹部２０１ａの内面に露出する絶縁体２０３の端部は、収納凹部２０１ａに基板１０１が収納された状態で各配線層１０２ｂの裏面全体を受け止める大きさを備えている。したがって、基板１０１が収納凹部２０１ａに収納されると、各配線層１０２ｂは絶縁体２０３により受け止められて、配線層１０２ｂどうしの間の電気的絶縁が保たれる。なお、本実施の形態では、押圧配置される上下金型１０６，２０１と、絶縁体２０３と、検査用端子２０２とから、請求項８における端子引き出し手段が構成されている。
【００５１】
以下、この上下金型１０６，２０１を用いた半導体パッケージ（ここでは、その例としてＣＳＰ）の製造方法を説明する。
【００５２】
半導体素子１０３をフェイスダウン実装した基板１０１を上下金型２０１，１０６内に位置決め収納し、さらに、この状態で、金型内を減圧ポンプ１０８で減圧しながら、ノズル１０７を介して封止樹脂１０９を注入して硬化させることは、実施の形態１と同様であるので説明は省略する。
【００５３】
本実施の形態の特徴は、封止樹脂１０９の注入硬化を行いながら、半導体素子１０３と基板１０１との電気検査を行うことである。すなわち、図２に示すように、半導体素子１０３をフェイスダウンで実装した基板１０１を上下金型１０６，２０１に保持した状態を示している。このとき、上金型１０６によって基板１０１は、下金型２０１の収納凹部２０１ａの底面に押し付けられて固定している。そのため、各配線層１０２ｂは検査用端子２０２に強固に接続されることになる。この状態で、検査用端子２０２の端子端２０２ｂに、抵抗測定器２０４を接続することで、半導体素子１０３のフリップチップ接続状態を検査することができ、この検査に基づいて、不良品を検出できる。具体的には、次のようにして検査する。すなわち、実装しただけで、封止樹脂１０９を注入していない状態での電極１０４と配線層１０２ａとの間の接続抵抗は、１バンプ当たりおおよそ４０ｍΩである。この接続抵抗は減圧時では変化が無く、封止樹脂１０９を注入して硬化する際には、５０ｍΩ程度に上昇するものもあるが、その場合でも断線等の接続不良には至らない。しかしながら、封止樹脂１０９の注入硬化の際に接続抵抗が１００ｍΩを超えると、接続不良が生じる箇所がでてくる。これは、導電性接着剤の塗布量が少ない場合、導電性接着剤と配線層１０２ｂとの間の隙間に封止樹脂１０９が流れ込んで、両者の電気的接続を阻害したものと考えられる。また、接続不良に至る接続抵抗の上昇（１００ｍΩ以上）は起きないものの、封止樹脂注入時に異常な抵抗挙動を起こすものは、その後の信頼性評価（温度８５℃、湿度８５％の高温高湿中に１２０時間保持したものを、上記リフロー試験で熱衝撃試験を行う吸湿リフロー試験）において、接続抵抗の劣化が発生することが確認できた。このことから、封止樹脂注入時の異常な抵抗挙動を観察することで、製造段階でパッケージの信頼性を予測できる。
【００５４】
上記した各実施の形態では、ＣＳＰ等の半導体パッケージにおいて、本発明を実施していたが、本発明はこのような電子部品に実施が限定されるものではなく、基板にチップ部品を実装したものや他の混成集積回路等の電子部品に実施することができる。要は、少なくとも２つの構成要素からなり、これら構成要素を面着するとともに、面着させた構成要素の対向面間に形成された微小隙間に封止樹脂を充填してなる電子部品であれば本発明を実施することができる。
【００５５】
【発明の効果】
本発明の請求項１，２，４，５，８によれば、封止樹脂を減圧状態にした型に注入するため、短時間に確実に注入することができ、これにより、信頼性の高い電子部品を作製することができる。また、熱膨張係数や熱伝導性の調整のために封止樹脂に無機フィラーを含有させて粘度が高くなった場合であっても確実に封止樹脂の注入を行うことができるので、熱膨張係数や熱伝導性の良好な電子部品を精度高く作製することもできる。
【００５６】
本発明の請求項１によれば、機械的衝撃や熱衝撃が生じた場合であっても、基板と素子との間の接続部分に接続不良が生じることはなくなり、その分、さらに、精度の高い電子部品を作製することができる。また、反りの大きい基板であっても、平坦にしたうえで型に固定できるので、封止樹脂の充填をさらに確実に行うことができ、その分、さらに精度の高い電子部品を作製することができる。
【００５７】
本発明の請求項３，８によれば、各工程中での接続不良をその都度発見できるので、歩留まりの向上に寄与できる。また、封止硬化後であっても電子部品を型から取り出し際に、不良品として取り除くことができるので、不良品に対する後工程での無駄な処理を行わなくてすみ、さらに歩留まりの向上に寄与できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体パッケージの製造方法の各工程をそれぞれ示す断面図である。
【図２】本発明の実施の形態２による半導体パッケージの製造方法に用いられる金型の構造を示す断面図である。
【図３】従来法による半導体パッケージの封止方法を示す断面図である。
【符号の説明】
１０１ 基板 １０１ａ 延出端
１０２ａ 配線層（基板上面） １０２ｂ 配線層（基板下面）
１０３ 半導体素子 １０４ 電極（半導体素子）
１０５ 下金型 １０６ 上金型
１０７ ノズル １０８ 減圧ポンプ
１０９ 封止樹脂 １１０ 環状樹脂層
１１１ 半導体パッケージ ２０１ 下金型
２０２ 検査用端子 α 微小隙間
β 空間
【発明の属する技術分野】
本発明は、各種電気・電子機器に使用される半導体パッケージ等の電子部品の製造方法および電子部品の製造装置に関する。
【０００２】
【従来の技術】
半導体パッケージは、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具などの小型化に寄与し、かつ半導体素子自身を保護、強固にした部品である。
【０００３】
半導体パッケージを作製するには半導体素子とそれを搭載する基板とが必要となる。半導体素子を基板に搭載する技術は、従来はワイヤボンディング法が主流であったが、最近は半導体素子の実装面積を小さくできるフリップチップ法が主流となりつつある。フリップチップ法による半導体素子の実装では、半導体素子をフェイスダウンで基板に実装するため、半導体素子の電極配置と基板の電極配置とが一対一で対応しなければならない。そのため、フリップチップ法で半導体素子を搭載する基板では、高密度な基板、すなわちファインラインが形成された基板が要望される。さらには半導体パッケージを小型にするためにインナービアにより配線層を接続した基板が要望される。これらの要望を満足する基板、すなわち、フリップチップ法に適した基板としては、セラミック多層配線基板、ガラスエポキシ基板、アラミドエポキシ基板などがある。
【０００４】
このようなフリップチップ法による半導体素子の実装では、半導体素子をフェイスダウンで実装するため、半導体素子の保護とフリップチップ接続部分の信頼性とを確保するため、半導体素子と基板との間に形成される微小隙間に封止樹脂を充填することが行われる。しかしながら、封止樹脂を注入した構造では、半導体素子の熱膨張係数と基板のそれとが一致しないことが多い。そのため、ヒートサイクルなどの熱衝撃試験に際して、接続部分（バンプ）に応力が集中してクラックが生じて接続不良となる、などの問題が発生する恐れがある。そこで、フリップチップ法による半導体素子の実装では、封止樹脂中に添加する無機フィラー材料を選定することにより封止樹脂の熱膨張係数を調整し、これによって熱衝撃試験における上記不都合を解消している。すなわち、熱膨張が小さい溶融ＳiＯ2、もしくは熱膨張の比較的大きい結晶ＳiＯ2粉末を、それぞれ適量、封止樹脂中に添加することで、封止樹脂の熱膨張を半導体素子の熱膨張と基板の熱膨張との中間程度の値にしている。
【０００５】
具体的な従来の樹脂注入方法は、次の通りである。すなわち、図３に示すように、半導体素子３０１をフリップチップ実装した基板３０３をホットプレート３０５上に搭載するとともに、封止樹脂がある程度低粘度になるようホットプレート３０５により基板３０３および半導体素子３０１を加熱する。そして、ホットプレート３０５とともに、基板３０３，半導体素子３０１を傾けたうえで、注射器３０６で徐々に半導体素子３０１と基板３０３との間の微小隙間に封止樹脂を注入する。
【０００６】
【発明が解決しようとする課題】
しかしながら上記した従来のフリップチップ法による半導体素子の実装では、封止樹脂中に無機フィラーを含有するために封止樹脂の粘度が高くならざるを得ないのに対して、半導体素子と基板との間の微小隙間は約５０μｍ程度とごく小さい。そのため、樹脂を早く注入し過ぎると微小隙間の奥まで注入できずに微小隙間の外に溢れてしまう恐れがある。そのため従来の実装方法では一定間隔で注入を繰り返すため樹脂の注入に時間がかかり、そのことが生産性の上で問題となっていた。低粘度化を図るためには、封止樹脂において、低粘度化のために行う加熱により逆に封止樹脂の粘度が上昇しないように、封止樹脂に添加する硬化剤量を調整（削減）することが考えられるが、そうすると、粘度が低下して注入しやすくなるものの、封止後の硬化に要する時間が長時間化して生産性を悪化させるため、問題の解決にはならない。
【０００７】
また、注入時間の短縮化のためには、半導体素子（矩形）の複数の辺から同時に微小隙間に樹脂を注入することが考えられる。しかしながら、そうすると、微小隙間内に気泡が除去できずに残ってしまって封止樹脂を確実に微小隙間に注入することが困難となる。
【０００８】
気泡を取り除く方法としては、微小隙間に封止樹脂を注入した後、半導体パッケージ（半導体素子を実装した基板）を真空環境内に載置することで気泡を取り除くことも考えられるが、これは脱気方法ではあるものの、比較的大きな気泡を存在している状態ではかえって気泡を大きくしてしまうことがあり、十分に気泡を除去できるとはいえない。
【０００９】
また、バンプ接続によるフェイスダウン実装では、前記微小隙間に注入した封止樹脂が硬化一体化するまで、その接続部分（半導体素子の電極と基板の電極との間の接続箇所）の機械的強度は低い。そのため、前記微小隙間に樹脂を注入して硬化させる工程中に加えられる機械的衝撃や熱衝撃でその接続部分が断線等の接続不良を起こしてしまう恐れがある。
【００１０】
さらに、従来の製造方法では、封止樹脂を硬化させるまで半導体パッケージの電気検査を行うことができないため、接続が不十分なパッケージまで生産してしまうので歩留まりが低下してしまうという課題もあった。
【００１１】
さらにまた、従来のフェイスダウン実装では、基板と半導体素子との間の微小隙間に対して、封止樹脂に圧力を印加することなく自然注入により封止樹脂を充填している。そのため、微小隙間から溢れる封止樹脂の形状が一定化せず、半導体パッケージの形状寸法、重量が均一にならないという不都合があった。このような不都合はチップサイズパッケージ（以下、ＣＳＰと称す）において顕著もものとなっていた。すなわち、ＣＳＰはパッケージサイズを半導体素子と同程度のサイズにまで小型化することができるものであるため、パッケージの全体体積・容量に対して封止樹脂が占める体積・重量の割合が大きい。このような特徴を有するＣＳＰにおいて微小隙間から溢れる封止樹脂の形状の不安定化によって封止樹脂の形状や重量が変動すると、その影響が半導体パッケージ全体の形状寸法、重量に大きく影響してしまう。
【００１２】
ところで、一般的な半導体パッケージに利用される樹脂成形方法として、トランスファー成型法がある。この成形法はリードフレームにワイヤーボンディング法で半導体素子を実装したＱＦＰなどの実装構造において利用されている。トランスファー成形法の概略は次の通りである。すなわち、室温で固形となる性質を有するエポキシなどの熱硬化樹脂を高温で溶解したうえで無機フィラーと混練して再度粉砕、粉末成型して顆粒を作製する。そして、作製した顆粒を高温に加熱して液状にしたうえで金型の注入し、さらにそれ以上に加熱することで硬化させる方法である。
【００１３】
しかしながら、このトランスファー成型では、顆粒を低粘度に溶解させるために高温高圧力が必要であり、そのために接続バンプや導電性接着剤を破壊してしまうことがあり、フェイスダウン実装によるごく薄い微小隙間に封止樹脂を埋めることは困難であった。このような理由により、トランスファー成形法はフリップチップ用封止方法として利用されていない。
【００１４】
本発明は上記のような従来の問題点を解消するためになされたものであり、フェイスダウン実装された半導体素子と基板との微小隙間に短時間で気泡が入らない様に注入し、かつ短時間で硬化を行うことのできる半導体パッケージの製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填してなる電子部品の製造方法であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことを特徴とする。
【００２０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填してなる電子部品の製造方法であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことに特徴を有しており、これにより、次のような作用を有する。すなわち、基板に半導体素子をフェイスダウン実装した電子部品においては、基板と半導体素子との間の微小隙間がごく小さいものとなるうえ、微小隙間に樹脂を注入して硬化させる工程中に加えられる機械的衝撃や熱衝撃で基板と半導体素子との間の接続部分に接続不良が生じる恐れがあるが、このような特徴を備えた電子部品において、本発明を実施すれば、以下の作用がより顕著なものとして得られることになる。すなわち、封止樹脂を減圧状態にした金型に注入するため、短時間に確実に注入することができる。そのため、封止樹脂に無機フィラーを含有させて粘度が高くなった場合であっても確実に封止樹脂の注入を行うことができる。これにより、封止樹脂に含有させる無機フィラーの選定の自由度が増す。無機フィラーは、熱膨張係数や熱伝導性の調整のために封止樹脂に添加されるものであるので、無機フィラーの選定の自由度が増す分、熱膨張係数や熱伝導性の良好な電子部品を作成することができる。また、本発明の電子部品に形成される微小隙間はごく小さいものであって、そのような微小隙間に封止樹脂を確実に充填することは容易なことではない。このような特徴を備えた電子部品に本発明を実施すれば、微小隙間に気泡を生じせさることなく短時間に確実に封止樹脂を注入することができる。さらに、微小隙間に樹脂を注入して硬化させる工程中に加えられる機械的衝撃や熱衝撃で基板と素子との間の接続部分が断線してしまう恐れがあるが、基板と素子とを互いに圧接した状態で前記金型に収納するので、基板と素子との間の接続箇所の機械的な接着強度は高まることになる。そのため、上記機械的衝撃や熱衝撃が生じた場合であっても、基板と素子との間の接続部分に接続不良が生じることはなくなる。
本発明の請求項２に記載の発明は、半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間に封止樹脂を充填してなる電子部品の製造方法であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことを特徴とする。
【００２１】
本発明の請求項３の記載の発明は、請求項１または２に記載の電子部品の製造方法であって、前記金型内に封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納された前記基板から検査用端子を金型の外部に引き出し、引き出した検査用端子を介して半導体素子の電気検査を実施しながら封止樹脂の注入硬化を行うことに特徴を有しており、これにより次のような作用を有する。すなわち、本発明では、それぞれの封止樹脂の充填工程において素子と基板との間の接続を確認しながら各工程を行うことができる。そのため、各工程中での接続不良をその都度発見できるので、歩留まりの向上に寄与できる。また、封止硬化後であっても電子部品を金型から取り出す際に、不良品として取り除くことができるので、不良品に対する後工程での無駄な処理を行わなくてすむという作用が得られるが、半導体素子と基板との間の接続は極めて微細なものであって、樹脂充填工程中の機械的衝撃や熱衝撃に起因する基板と半導体素子との間の接続部分の接続不良が極めて生じやすいという特徴がある。そのため、このような特徴を有する電子部品に本発明を実施すれば、各工程中での接続不良をその都度発見することができて歩留まりの向上に寄与できるという本発明の作用がより顕著なものとなる。
【００２２】
本発明の請求項４，５に記載の発明は、請求項１または２に係る電子部品の製造方法であって、請求項４では、前記半導体素子は、接続電極に金バンプを形成したうえで、導電性接着剤を介して基板に実装されたものであることに特徴を有しており、請求項５では、前記半導体素子は、接続電極に形成した半田バンプの溶融により基板に実装されたものであることに特徴を有している。このような構成を有することで、本発明の請求項４，５は、次のような作用を有する。すなわち、半導体素子と基板の接続構造が請求項４，５のごとく構成された電子部品では、樹脂充填工程中の機械的衝撃や熱衝撃に起因する基板と半導体素子との間の接続部分に接続不良が特に生じやすいという特徴がある。そのため、このような特徴を有する電子部品に本発明を実施すれば、各工程中での接続不良をその都度発見できて歩留まりの向上に寄与できる、という本発明の作用がさらに顕著なものとなる。
【００２３】
本発明の請求項６に記載の発明は、基板にフェイスダウン実装された半導体素子と前記基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填する際に用いられる電子部品の製造装置であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する手段と、前記金型の内部を減圧する手段と、減圧した金型内に封止樹脂を注入する手段と、注入した封止樹脂を硬化させる手段とを有することに特徴を有しており、これにより次のような作用を有する。すなわち、本発明の電子部品の製造装置を用いれば、上述した請求項１の電子部品の製造方法を容易に実施することができる。
本発明の請求項７に記載の発明は、基板にフェイスダウン実装された半導体素子と前記基板との間の対向面間に形成された微小隙間に封止樹脂を充填する際に用いられる電子部品の製造装置であって、フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する手段と、前記金型の内部を減圧する手段と、減圧した金型内に封止樹脂を注入する手段と、注入した封止樹脂を硬化させる手段とを有することを特徴とする。
【００２４】
本発明の請求項８の記載の発明は、請求項６または７記載の電子部品の製造装置であって、前記金型は、金型内部に位置決め収納された前記基板から検査用端子を金型の外部まで引き出す端子引き出し手段を有することに特徴を有しており、これにより、次のような作用を有する。すなわち、本発明の電子部品の製造装置を用いれば、上述した請求項３の電子部品の製造方法を容易に実施することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００２７】
実施の形態１
図１（ａ）〜（ｅ）は、本発明の実施の形態１による電子部品の製造工程を示す断面図である。この実施の形態では、半導体パッケージの一例であるＣＳＰ（チップサイズパッケージ）において、本発明を実施している。
【００２８】
まず、図１（ａ）に示すように、基板１０１と半導体素子１０３とを用意する。基板１０１は、エポキシ樹脂を主成分としアラミド繊維がエポキシ樹脂中に分散された構造であって、その両面に配線層１０２ａ，１０２ｂを有しており、これら配線層１０２ａ，１０２ｂは基板内部に設けられたインナービア（図示省略）により互いに電気的に接続されている。なお、アラミド繊維の代わりにガラス繊維を用いてもかまわない。基板１０１のサイズは１２ｍｍ×１２ｍｍ×０．４ｍｍで、１２ｍｍ×１２ｍｍの領域での平坦性が約３０ミクロンのものを用いている。
【００２９】
このように構成された基板１０１上に半導体素子１０３をフェイスダウンで搭載する。搭載方法は例えば、次のようにする。すなわち、半導体素子１０３の接続電極に金バンプ１０４を形成し、さらに金バンプ１０４上に導電性接着剤（図示省略）を塗布する。そして、電極の金バンプ１０４と基板１０１上の配線層１０２ａとを導電性接着剤で接合する。導電性接着剤としては銀粉と熱硬化性樹脂とからなり、硬化温度が１２０℃のものが好ましい。
【００３０】
半導体素子１０３の（縦×横）の大きさは、基板１０１の（縦×横）の大きさ（１２ｍｍ×１２ｍｍ）より一回り小さくなっている。そのため、半導体素子１０３が搭載された基板１０１の周端は、半導体素子１０３の周端からはみ出して延出端１０１ａを構成している。延出端１０１ａ上には、図示はしないが、チップ抵抗等のチップ部品を予め搭載しておく。
【００３１】
また、電極に設けた金バンプ１０４は、金線をワイヤボンディング法で半導体素子１０３表面にボンディングしたうえで引きちぎり、さらに、半導体素子１０３を押さえつけてバンプの高さを一定にしたものが適当である。なお、バンプとしては、この他、電極１０４上に半田線をボンディングして、熱処理による溶融の表面張力で半田線をボール状に形成したものでもよい。
【００３２】
このようにして半導体素子１０３を実装した基板１０１では、基板上面１０１ｂと半導体素子１０３の実装面１０３ａとの間に、電極（金バンプ１０４を含む）の厚みに応じた微小隙間αが形成される。
【００３３】
そして、半導体素子１０３を実装した基板１０１を図１（ｂ）に示すように、下金型１０５の収納凹部１０５ａ内に設置する。収納凹部１０５ａの大きさ（縦×横×深さ）は次のように設定されている。すなわち、（縦×横）の大きさは基板１０１が位置ずれすることなく収納できるように、半導体素子１０３と同等の大きさに形成されている。さらには、半導体素子１０３を実装した基板１０１が収納された状態において、下金型１０５の上面１０５ｂが基板１０１の上面１０１ｂと同一平面となるように、収納凹部１０５ａの深さ寸法は、配線層１０２ｂの底部から基板１０１の上面１０１ｂに至る寸法と同等に設定されている。
【００３４】
基板１０１および半導体素子１０３を下金型１０５内に位置決め収納したのち、図１（ｃ）に示すように、下金型１０５上に上金型１０６を重ね合わせ配置する。上金型１０６には、樹脂注入用のノズル１０７と減圧ポンプ１０８とがそれぞれ連結されている。さらには、上金型１０６の収納凹部１０６ａの形状は次のように設定されている。すなわち、収納凹部１０６ａの大きさ（縦×横×深さ）のうち、（縦×横）の大きさは、収納凹部１０５ａの（縦×横）の大きさよりも若干小さく、かつ、半導体素子１０３の（縦×横）の大きさより大きく設定されている。さらには、収納凹部１０６ａの深さ寸法は、半導体素子１０３の高さ寸法（半導体素子上面から電極（バンプを含む）底部に至る寸法）よりほんの少しだけ小さく設定されている。
【００３５】
このように構成された上金型１０６を、下金型１０５（基板１０１と半導体素子１０３とが収納されている）にはめ込むと次のようになる。すなわち、まず、収納凹部１０６ａの底部が半導体素子１０３の上面に当接する。このとき、半導体素子１０３の側面と収納凹部１０６ａの周壁との間には、延出端１０１ａをほぼ収納する空間βが形成される。また、このとき、収納凹部１０６ａの肩部は基板１０１に当接しない。
【００３６】
この状態で、上金型１０６を下金型１０５に対するはめ込みのためにさらに移動させる。すると、収納凹部１０６ａの底部が半導体素子１０３の上面を押さえ込む。この押さえ込みは、収納凹部１０６ａの肩部が基板１０１の周縁に当接するまで行う。そうすると、基板１０１は上下金型１０５，１０６内で固定されて、比較的そりが大きく形成された薄板からなる基板１０１であっても樹脂による封止が可能となる。さらには、空間βおよび微小隙間αは、上金型１０６および基板１０１の上面に囲まれて密封され、上下金型１０５，１０６から封止樹脂が流れ出るのを抑えることができる。さらにまた、上金型１０６の押圧により、電極１０４と配線層１０２ａとの機械的接着強度は高い状態になり、次に行う樹脂封止工程において加えられる機械的衝撃や熱衝撃によっても、基板１０１と半導体素子１０３との間の接続部分に接続不良が生じることはなくなる。
【００３７】
この状態で、図１（ｃ）に示すように、真空ポンプ１０８で減圧し、さらには、上下金型１０６，１０５を加熱手段（例えば、パネルヒーター）１１２により所定温度（１００℃〜１５０℃）に加熱したうえで、図１（ｄ）に示すように、ノズル１０７を介して金型内に液体状の封止樹脂１０９を所定の低射出圧力（０．３ＭＰａ）でもって注入して、微小隙間αと空間βとを封止樹脂１０９により充填する。金型内に注入された封止樹脂１０９は、金型の加熱温度により硬化する。この金型の場合には、注入から硬化まで約５分間という短時間で済む。このとき、減圧状態で封止樹脂１０９を注入するので、あまり大きな射出圧力をかけなくとも、封止樹脂１０９は微小隙間αの奥まで確実に注入され、微小隙間αの内部に気泡を生じさせることはない。
【００３８】
封止樹脂１０９としては、室温（０℃〜３５℃程度）で液状の熱硬化性樹脂であるエポキシ樹脂、フェノール樹脂、シアネート樹脂が利用でき、これにカーボン着色剤（熱放散性をよくする）、溶融シリカ（熱膨張係数を小さくする）、植物性ワックス（離型性を改善する）などを配合する。なお、封止樹脂１０９として、室温で液状となる熱硬化性樹脂を用いるのは、室温で液状であり取り扱いが簡単でかつ金型に注入し易い、という利点があるためである。
【００３９】
このような封止樹脂１０９は、有る程度粘度は上昇するが、液状樹脂である封止樹脂１０９を減圧状態で注入するため、１００℃〜１５０℃程度に金型を加熱すれば、微小隙間αまで確実に注入して硬化させることができる。したがって、本実施の形態では、トランスファー成型のように高温でしかも高圧力で注入する必要がなく、約１ＭＰａ以下、具体的には、０．３ＭＰａといった低圧力で確実に微小隙間αに注入することが可能となる。
【００４０】
また、封止樹脂１０９を金型に注入する直前に樹脂、無機フィラー、硬化剤などを混合するようにすれば、封止樹脂１０９の保存安定性や工程中の粘度上昇を極力抑えることができる。
【００４１】
封止樹脂１０９は、例えば、次のような材料を混合させて構成することができる。
【００４２】
・ノボラック型、ビスフェノールＡ型、脂環型などの難燃化エポキシ樹脂からなる注入樹脂本体（主剤）：１４〜１８ｗｔ％
・酸無水、フェノールノボラック、アミン類などからなる硬化剤：８〜１０ｗｔ％
・潜在性促進剤、イミダゾールなどからなる硬化促進剤：０．３〜０．６ｗｔ％
・溶融シリカ、結晶シリカなどからなり、硬化収縮、熱膨張率、熱伝導度、機械性能の制御を行う無機フィラー：６８〜７６ｗｔ％
・高級脂肪酸、ワックスなどからなる離型剤：０．４ｗｔ％程度
・特殊可撓化剤、シリコン樹脂などからなり、低応力（低弾性率化）を図る改質剤：２ｗｔ％程度
・カーボンなどの着色剤：０．１ｗｔ％程度
なお、この他、カップリング剤や難燃剤を添加する場合もある。
【００４３】
無機フィラーは、熱膨張を小さくすることが要求される場合には、溶融シリカが多く添加され、熱膨張を大ききすることが要求される場合には、結晶シリカが多く添加され、高い熱伝導を要求される場合には、窒化アルミ、窒化珪素が多く添加される。
【００４４】
このような封止樹脂１０９の一例として、例えば、長瀬チバ社製の（主剤：ＸＮＲ８２００ＦＲ、硬化剤：ＸＮＨ８２００−１、粘度：５０Ｐａ・ｓ、比重：１．８）がある。この樹脂を用いる場合には、樹脂加熱温度１４０℃、射出圧力は０．３ＭＰａ、真空減圧時間２０秒とすると、５分間の加熱で樹脂の硬化が完了する。
【００４５】
この製造方法では、金型内を減圧状態にしたうえで封止樹脂１０９を注入するので、多少とも粘度の高い封止樹脂１０９であっても、微小隙間αのすみずみまで確実に注入することができる。また、ある程度粘度の高い封止樹脂１０９であっても確実に注入することがができるので、封止樹脂１０９に無機フィラーを多量に含有させて粘度が高くなった場合であっても注入を行うことができる。無機フィラーは、熱膨張係数や熱伝導性の調整のために封止樹脂１０９に添加されるものであるので、封止樹脂１０９に対する無機フィラーの含有を十分に許容できる分、この製造方法では、熱膨張係数や熱伝導性の良好な半導体パッケージを作製することができる。しかも、半導体素子１０３と基板１０１とを金型によって押さえ付けた状態で、封止樹脂１０９を注入するので、樹脂の注入によっても、配線層１０２ａと電極１０４との間の接続箇所が接続不良を起こすことがなく、良好な接続状態を保つことができる。
【００４６】
このようにして作製した半導体パッケージに対して、脱型後１５０℃で２時間放置し内部の応力緩和を行ったのち、パッケージ検査、信頼性評価を行った。ここでは、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで実施した。また、温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持する温度サイクルを２００サイクル繰り返すことで実施した。また、８５℃，８５％の高温高湿中に１２０時間保持したものを、上記リフロー試験で熱衝撃試験を行う吸湿リフロー試験も行った。このとき半導体パッケージは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。また、フリップチップ接続部分も抵抗変化がなく安定であった。これによりこの方法で作製した半導体パッケージは、封止樹脂との間に強固な密着を得ていることがわかる。
【００４７】
このようにして作製された半導体パッケージ１１１を、図１（ｅ）に示す。この半導体パッケージ１１１は、微小隙間αが封止樹脂１０９により充填されるとともに、金型内で空間βとなっていた半導体素子１０３の側面外側も封止樹脂１０９により充填されて環状樹脂層１１０を形成している。環状樹脂層１１０は、基板１０１の延出端１０１ａを覆って設けられるので、延出端１０１ａ上にチップ部品（図示省略）を搭載した場合であっても環状樹脂層１１０によって被覆されて保護される。このように半導体パッケージ１１１は、外観上も垂直な安定した形状が得られるばかりか、半導体素子１０３の側面も環状樹脂層１１０により保護されるため信頼性の上でも良好である。さらには、基板１０１に設けた延出端１０１ａにチップ部品を搭載したうえで、そのチップ部品を環状樹脂層１１０により被覆することができるので、部品の搭載効率を向上させることもできる。そのうえ、半導体素子１０３の上面は露出しており、この上面から半導体素子の放熱を行えるので、環状樹脂層１１０を設けたにもかかわらず、半導体素子１０３の放熱の妨げにはなっていない。
【００４８】
本実施の形態の製造方法によれば、同時に２０個封止できる多数個取り金型を使用することで、従来法に比べ飛躍的に早いプロセススピードで半導体パッケージが製造できる。また、反りの大きい基板でも平坦に固定でき、安定に半導体素子のフリップチップ実装ができる。
【００４９】
実施の形態２
図２に本実施の形態で用いる金型の断面図を示している。本実施の形態は、基本的には、実施の形態１と同様の方法で、半導体パッケージを作製するのであり、図中、同一ないし同様の部分には図１と同一の符号を付し、それらに付いての説明は省略する。
【００５０】
本実施の形態の半導体パッケージの製造は次の点で実施の形態１と相違している。すなわち、下金型２０１には、検査用端子２０２が設けられている。検査用端子２０２は収納凹部２０１ａの底部から下金型２０１の外部にわたって配設されている。検査用端子２０２は、検査が必要な半導体素子１０３の電極１０４毎に設けられている。具体的には、基板１０１の下面にある配線層１０２ｂのうち、検査が必要な電極１０４に接続されている配線層１０２ｂ毎に検査用端子２０２は設けられている。各検査用端子２０２は次のように構成されている。すなわち、収納凹部２０１ａの底部側に位置する検査用端子２０２の端子端２０２ａは、収納凹部２０１ａ内に露出しており、下金型２０１の外部側に位置する端子端２０２ｂは下金型２０１外部に突出している。そして、各検査用端子２０２は、下金型２０１との間に絶縁体２０３を介装することで検査用端子２０２どうしの間の電気的絶縁を保っている。また、収納凹部２０１ａの内面に露出する絶縁体２０３の端部は、収納凹部２０１ａに基板１０１が収納された状態で各配線層１０２ｂの裏面全体を受け止める大きさを備えている。したがって、基板１０１が収納凹部２０１ａに収納されると、各配線層１０２ｂは絶縁体２０３により受け止められて、配線層１０２ｂどうしの間の電気的絶縁が保たれる。なお、本実施の形態では、押圧配置される上下金型１０６，２０１と、絶縁体２０３と、検査用端子２０２とから、請求項８における端子引き出し手段が構成されている。
【００５１】
以下、この上下金型１０６，２０１を用いた半導体パッケージ（ここでは、その例としてＣＳＰ）の製造方法を説明する。
【００５２】
半導体素子１０３をフェイスダウン実装した基板１０１を上下金型２０１，１０６内に位置決め収納し、さらに、この状態で、金型内を減圧ポンプ１０８で減圧しながら、ノズル１０７を介して封止樹脂１０９を注入して硬化させることは、実施の形態１と同様であるので説明は省略する。
【００５３】
本実施の形態の特徴は、封止樹脂１０９の注入硬化を行いながら、半導体素子１０３と基板１０１との電気検査を行うことである。すなわち、図２に示すように、半導体素子１０３をフェイスダウンで実装した基板１０１を上下金型１０６，２０１に保持した状態を示している。このとき、上金型１０６によって基板１０１は、下金型２０１の収納凹部２０１ａの底面に押し付けられて固定している。そのため、各配線層１０２ｂは検査用端子２０２に強固に接続されることになる。この状態で、検査用端子２０２の端子端２０２ｂに、抵抗測定器２０４を接続することで、半導体素子１０３のフリップチップ接続状態を検査することができ、この検査に基づいて、不良品を検出できる。具体的には、次のようにして検査する。すなわち、実装しただけで、封止樹脂１０９を注入していない状態での電極１０４と配線層１０２ａとの間の接続抵抗は、１バンプ当たりおおよそ４０ｍΩである。この接続抵抗は減圧時では変化が無く、封止樹脂１０９を注入して硬化する際には、５０ｍΩ程度に上昇するものもあるが、その場合でも断線等の接続不良には至らない。しかしながら、封止樹脂１０９の注入硬化の際に接続抵抗が１００ｍΩを超えると、接続不良が生じる箇所がでてくる。これは、導電性接着剤の塗布量が少ない場合、導電性接着剤と配線層１０２ｂとの間の隙間に封止樹脂１０９が流れ込んで、両者の電気的接続を阻害したものと考えられる。また、接続不良に至る接続抵抗の上昇（１００ｍΩ以上）は起きないものの、封止樹脂注入時に異常な抵抗挙動を起こすものは、その後の信頼性評価（温度８５℃、湿度８５％の高温高湿中に１２０時間保持したものを、上記リフロー試験で熱衝撃試験を行う吸湿リフロー試験）において、接続抵抗の劣化が発生することが確認できた。このことから、封止樹脂注入時の異常な抵抗挙動を観察することで、製造段階でパッケージの信頼性を予測できる。
【００５４】
上記した各実施の形態では、ＣＳＰ等の半導体パッケージにおいて、本発明を実施していたが、本発明はこのような電子部品に実施が限定されるものではなく、基板にチップ部品を実装したものや他の混成集積回路等の電子部品に実施することができる。要は、少なくとも２つの構成要素からなり、これら構成要素を面着するとともに、面着させた構成要素の対向面間に形成された微小隙間に封止樹脂を充填してなる電子部品であれば本発明を実施することができる。
【００５５】
【発明の効果】
本発明の請求項１，２，４，５，８によれば、封止樹脂を減圧状態にした型に注入するため、短時間に確実に注入することができ、これにより、信頼性の高い電子部品を作製することができる。また、熱膨張係数や熱伝導性の調整のために封止樹脂に無機フィラーを含有させて粘度が高くなった場合であっても確実に封止樹脂の注入を行うことができるので、熱膨張係数や熱伝導性の良好な電子部品を精度高く作製することもできる。
【００５６】
本発明の請求項１によれば、機械的衝撃や熱衝撃が生じた場合であっても、基板と素子との間の接続部分に接続不良が生じることはなくなり、その分、さらに、精度の高い電子部品を作製することができる。また、反りの大きい基板であっても、平坦にしたうえで型に固定できるので、封止樹脂の充填をさらに確実に行うことができ、その分、さらに精度の高い電子部品を作製することができる。
【００５７】
本発明の請求項３，８によれば、各工程中での接続不良をその都度発見できるので、歩留まりの向上に寄与できる。また、封止硬化後であっても電子部品を型から取り出し際に、不良品として取り除くことができるので、不良品に対する後工程での無駄な処理を行わなくてすみ、さらに歩留まりの向上に寄与できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体パッケージの製造方法の各工程をそれぞれ示す断面図である。
【図２】本発明の実施の形態２による半導体パッケージの製造方法に用いられる金型の構造を示す断面図である。
【図３】従来法による半導体パッケージの封止方法を示す断面図である。
【符号の説明】
１０１ 基板 １０１ａ 延出端
１０２ａ 配線層（基板上面） １０２ｂ 配線層（基板下面）
１０３ 半導体素子 １０４ 電極（半導体素子）
１０５ 下金型 １０６ 上金型
１０７ ノズル １０８ 減圧ポンプ
１０９ 封止樹脂 １１０ 環状樹脂層
１１１ 半導体パッケージ ２０１ 下金型
２０２ 検査用端子 α 微小隙間
β 空間
Claims (8)
- 半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填してなる電子部品の製造方法であって、
フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことを特徴とする電子部品の製造方法。 - 半導体素子を基板にフェイスダウン実装したうえで、半導体素子と基板との間の対向面間に形成された微小隙間に封止樹脂を充填してなる電子部品の製造方法であって、
フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する工程と、前記金型の内部を減圧する工程と、減圧した金型内に封止樹脂を注入する工程と、注入した封止樹脂を硬化させる工程とを、含むことを特徴とする電子部品の製造方法。 - 請求項１または２に記載の電子部品の製造方法であって、
前記金型内に封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納された前記基板から検査用端子を金型の外部に引き出し、引き出した検査用端子を介して半導体素子の電気検査を実施しながら封止樹脂の注入硬化を行うことを特徴とする電子部品の製造方法。 - 請求項１または２に記載の電子部品の製造方法であって、
前記半導体素子は、接続電極に金バンプを形成したうえで、導電性接着剤を介して基板に実装されたものであることを特徴とする電子部品の製造方法。 - 請求項１または２に記載の電子部品の製造方法であって、
前記半導体素子は、接続電極に形成した半田バンプの溶融により基板に実装されたものであることを特徴とする電子部品の製造方法。 - 基板にフェイスダウン実装された半導体素子と前記基板との間の対向面間に形成された微小隙間と、前記半導体素子の側面のみに封止樹脂を充填する際に用いられる電子部品の製造装置であって、
フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する手段と、前記金型の内部を減圧する手段と、減圧した金型内に封止樹脂を注入する手段と、注入した封止樹脂を硬化させる手段とを有することを特徴とする電子部品の製造装置。 - 基板にフェイスダウン実装された半導体素子と前記基板との間の対向面間に形成された微小隙間に封止樹脂を充填する際に用いられる電子部品の製造装置であって、
フェイスダウン実装した半導体素子と基板とを、封止樹脂充填用の金型により押圧し、前記半導体素子と前記基板が圧接した状態となるように位置決め収納する手段と、前記金型の内部を減圧する手段と、減圧した金型内に封止樹脂を注入する手段と、注入した封止樹脂を硬化させる手段とを有することを特徴とする電子部品の製造装置。 - 請求項６または７に記載の電子部品の製造装置であって、
前記金型は、金型内部に位置決め収納された前記基板から検査用端子を金型の外部まで引き出す端子引き出し手段を有することを特徴とする電子部品の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15254898A JP3990814B2 (ja) | 1998-06-02 | 1998-06-02 | 電子部品の製造方法および電子部品の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15254898A JP3990814B2 (ja) | 1998-06-02 | 1998-06-02 | 電子部品の製造方法および電子部品の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345815A JPH11345815A (ja) | 1999-12-14 |
| JP3990814B2 true JP3990814B2 (ja) | 2007-10-17 |
Family
ID=15542880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15254898A Expired - Lifetime JP3990814B2 (ja) | 1998-06-02 | 1998-06-02 | 電子部品の製造方法および電子部品の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3990814B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1962342A4 (en) | 2005-12-14 | 2010-09-01 | Shinko Electric Ind Co | SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME |
| JP5365061B2 (ja) * | 2008-05-01 | 2013-12-11 | 株式会社ニコン | 注入装置および注入方法 |
-
1998
- 1998-06-02 JP JP15254898A patent/JP3990814B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345815A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW502353B (en) | Flip chip assembly structure for semiconductor device and its assembling method | |
| US6038136A (en) | Chip package with molded underfill | |
| US6157086A (en) | Chip package with transfer mold underfill | |
| US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
| US20020043721A1 (en) | Chip package with molded underfill | |
| JP2004260138A (ja) | 半導体装置及びその製造方法 | |
| JP2000003922A (ja) | 半導体装置の製法 | |
| US8084301B2 (en) | Resin sheet, circuit device and method of manufacturing the same | |
| JPH11274241A (ja) | 半導体装置の製造方法 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP2004530307A (ja) | チップのリードフレーム | |
| JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
| JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2003258034A (ja) | 多層配線基体の製造方法および多層配線基体 | |
| US7687314B2 (en) | Electronic apparatus manufacturing method | |
| JP2004327558A (ja) | 半導体装置 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP3990814B2 (ja) | 電子部品の製造方法および電子部品の製造装置 | |
| JP3558576B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3532450B2 (ja) | Ｂｇａ型半導体パッケージの実装構造およびその実装方法 | |
| JPH09162229A (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003197680A (ja) | 半導体装置の製造方法 | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |