JP3763962B2 - チップ部品のプリント配線基板への搭載方法 - Google Patents
チップ部品のプリント配線基板への搭載方法 Download PDFInfo
- Publication number
- JP3763962B2 JP3763962B2 JP06022998A JP6022998A JP3763962B2 JP 3763962 B2 JP3763962 B2 JP 3763962B2 JP 06022998 A JP06022998 A JP 06022998A JP 6022998 A JP6022998 A JP 6022998A JP 3763962 B2 JP3763962 B2 JP 3763962B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip component
- printed wiring
- prepreg
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルビデオカメラ等の電子機器の内部回路を作製する際にプリント配線基板上にエリアアレイチップ部品を搭載するのに好適なチップ部品のプリント配線基板への搭載方法に関し、特に、チップ部品とプリント配線基板との隙間を均一に充填することができるチップ部品のプリント配線基板への搭載方法に関する。
【０００２】
【従来の技術】
近時、電子機器の軽薄短小化に伴い、プリント配線基板にチップ部品を実装する方法として、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Sized Package）又はベアチップ（Bare chip）とよばれるチップ部品の下面に電極を配置したエリアバンプ部品のフリップチップ実装方法が採用されてきている。
【０００３】
しかし、フリップチップ実装方法によりチップ部品とプリント配線基板とを接続する場合、リード端子を使用する場合等と異なり、基板の熱膨張又は収縮による影響を緩和する遊びがないため、熱サイクル試験後に電気的接続が不確実となるという欠点がある。このため、従来、チップ部品の実装後にプリント配線基板とチップ部品との間に封止材と呼ばれる、例えば、熱硬化性エポキシ系の樹脂材を充填し硬化させている。
【０００４】
図３は従来のチップ部品のプリント配線基板への搭載方法を示すフローチャートであり、図４（ａ）乃至（ｄ）はその搭載方法を工程順に示す断面図である。従来の搭載方法においては、先ず、図３及び４（ａ）に示すように、チップ部品１４ａの電極１３ａ上にキャピラリ１５を使用してバンプ１２を形成する（ステップＳ１）。このバンプ１２は、例えば、金バンプ又は共晶組成を有するはんだバンプである。なお、バンプをプリント配線基板上に形成する場合もある。
【０００５】
次に、図３及び４（ｂ）に示すように、バンプ１２をプリント配線基板１４ｂの電極１３ｂに整合させてチップ部品１４ａをプリント配線基板１４ｂ上に載置する。そして、これらをリフロー炉へ挿入することにより、バンプ１２を溶融させてフリップチップ実装を行う（ステップＳ２）。
【０００６】
次いで、図３及び４（ｃ）に示すように、プリント配線基板１４ｂ等をリフロー炉から取り出した後、ディスペンサ１６等によりチップ部品１４ａの周囲に熱硬化性エポキシ樹脂等の封止材１１を塗布し、毛細管現象によりチップ部品１４ａとプリント配線基板１４ｂとの隙間に封止材１１を拡がらせる（ステップＳ３）。
【０００７】
そして、図３及び４（ｄ）に示すように、封止材１１を硬化させて搭載を完了する（ステップＳ４）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の従来の方法によりチップ部品をプリント配線基板へ搭載した場合、封止材１１の充填不足が生じることがあるという問題点がある。図５は封止材の充填不足の状態を示す断面図である。つまり、従来の搭載方法では、チップ部品１４ａの側方から封止材１１を塗布しているので、図５に示すように、チップ部品１４ａとプリント配線基板１４ｂとの隙間の中央部にボイド１７とよばれる空隙が生じる場合がある。このボイド１７の形成はチップ部品１４ａ又接続部でのクラック発生の原因となる。
【０００９】
また、従来の搭載方法にはディスペンサ等の設備及び材料等が必要であると共に、その工程中には封止材１１の塗布工程が必要であり、コストが高いという問題点もある。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、クラックの発生を低減することができると共に、製造コストを低減することができるチップ部品のプリント配線基板への搭載方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係るチップ部品のプリント配線基板への搭載方法は、チップ部品の電極及びプリント配線基板の電極にはんだバンプを形成する工程と、前記チップ部品と前記プリント配線基板との間に前記各電極に整合する位置に貫通孔を有し前記貫通孔の側壁にスルーホールめっきを有する樹脂含浸プリプレグを前記はんだバンプを前記貫通孔に嵌合させて挟み込む工程と、前記プリプレグ及び前記はんだバンプを加熱して前記プリプレグを前記チップ部品及び前記プリント配線基板と密着した状態で硬化させ前記はんだバンプを溶融させる工程とを有することを特徴とする。
【００１２】
前記プリプレグ及び前記はんだバンプを加熱する工程は、前記チップ部品を前記プリント配線基板側に押圧し前記プリント配線基板を前記チップ部品側に押圧しながら行うことができる。
【００１３】
本発明においては、プリプレグに孔を穿設し、この孔を介してチップ部品の電極とプリント配線基板の電極とを電気的に接続しているので、チップ部品とプリント配線基板との間にボイドが生じる虞が低く、クラックの発生を著しく低減することができる。また、孔によりはんだバンプが案内されるので、チップ部品とプリント配線基板との位置合わせが容易である。更に、封止材の塗布工程は不要であるので、工程、設備及び材料のコストの削減が可能である。
【００１４】
【発明の実施の形態】
以下、本発明の実施例に係るチップ部品のプリント配線基板への搭載方法について、添付の図面を参照して具体的に説明する。図１（ａ）乃至（ｃ）は本発明の実施例に係るチップ部品のプリント配線基板への搭載方法を工程順に示す断面図であり、図２は本実施例に使用されるプリプレグを示す平面図である。本実施例においては、先ず、図１（ａ）に示すように、例えば、キャピラリを使用してチップ部品４ａの電極３ａ上にはんだバンプ２ａを、プリント配線基板４ｂの電極３ｂ上にはんだバンプ２ｂを形成する。このとき、はんだバンプ２ａ及び２ｂの径は、例えば、０．０８乃至０．１ｍｍ程度であり、それらの和は、搭載終了時における所望のチップ部品４ａとプリント配線基板４ｂとの間隔よりも大きいものである。
【００１５】
本実施例においては、チップ部品４ａとプリント配線基板４ｂとの隙間の充填材として、従来の封止材の替わりにプリプレグ１が使用される。プリプレグ１には、例えば、樹脂を含浸した半硬化状の紙フェノール又はガラスエポキシ基板等が使用される。プリプレグ１は板形状を有しており、その厚さは前述の搭載終了時における所望のチップ部品４ａとプリント配線基板４ｂとの間隔と一致する。また、その板表面の大きさはチップ部品４のものとほぼ一致する。
【００１６】
はんだバンプ２ａ及び２ｂを形成した後、図２に示すように、チップ部品４ａの電極３ａ及びプリント配線基板４ｂの電極３ｂと整合するプリプレグ１の位置に、例えば、レーザを使用して厚さ方向に貫通する複数個の孔１ａを穿設する。この孔１ａの径は、例えば、０．１乃至０．１５ｍｍ程度であり、はんだバンプ２ａ及び２ｂの径よりも大きいものである。
【００１７】
次に、図１（ｂ）に示すように、チップ部品４ａの電極３ａに形成されたはんだバンプ２ａとプリント配線基板４ｂの電極３ｂに形成されたはんだバンプ２ｂとを孔１ａに嵌合させこの孔１ａを介して当接させる。つまり、チップ部品４ａとプリント配線基板４ｂとによりプリプレグ１が挟み込まれることとなる。
【００１８】
次いで、図１（ｃ）に示すように、チップ部品４ａをプリント配線基板４ｂ側に押圧しプリント配線基板４ｂをチップ部品４ａ側に押圧してチップ部品４ａ、プリプレグ１及びプリント配線基板４ｂを挟持しながら加熱することにより、プリプレグ１をチップ部品４ａ及びプリント配線基板４ｂと密着した状態で完全に硬化させると共に、はんだバンプ２ａ及び２ｂを溶融させて電極３ａと電極３ｂとの間の電気的接続を行う。そして、これらを冷却してはんだバンプ２ａ及び２ｂを硬化させることにより、チップ部品４ａ、プリプレグ１及びプリント配線基板４ｂを一体化する。
【００１９】
本実施例においては、プリプレグ１に孔１ａを穿設し、これを介してチップ部品４ａの電極３ａとプリント配線基板４ｂの電極３ｂとを電気的に接続しているので、チップ部品４ａとプリント配線基板４ｂとの間にボイドが生じる虞がない。このため、クラックの発生を著しく低減することができる。更に、孔１ａによりはんだバンプ２ａ及び２ｂが案内されるので、電極３ａと電極３ｂとの位置合わせが容易である。
【００２０】
また、プリプレグ１にプリント配線基板４ｂと同じ材料を使用すると、完成品の全体的な熱膨張率の変化が極めて小さくなり、これにより、クラックの発生を更に一層抑制することができるため、熱サイクル試験の信頼性が向上する。
【００２１】
なお、本実施例においては、はんだバンプ２ａ及び２ｂを形成した後に、プリプレグ１に孔１ａを穿設したが、本発明はこれに限定されるものではない。つまり、プリプレグ１に孔１ａを穿設した後に、はんだバンプ２ａ及び２ｂを形成してもよい。
【００２２】
また、本発明においては、プリプレグに穿設した孔の側壁にスルーホールめっきを施す。スルーホールめっきを施すことにより、チップ部品の電極とプリント配線基板の電極との間の電気的接続をより確実に行うことができる。
【００２３】
【発明の効果】
以上詳述したように、本発明によれば、 プリプレグに孔を穿設し、この孔を介してチップ部品の電極とプリント配線基板の電極とを電気的に接続しているので、チップ部品とプリント配線基板との間にボイドが生じる虞が低く、クラックの発生を著しく低減することができる。これにより、熱サイクル試験の信頼性が向上する。また、プリプレグに穿設した孔によりはんだバンプが案内されるので、チップ部品とプリント配線基板との位置合わせが極めて容易である。更に、封止材の塗布工程は不要であるので、搭載工程は極めて簡便なものとなり、工程、設備及び材料のコストを削減することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るチップ部品のプリント配線基板への搭載方法を工程順に示す断面図である。
【図２】本発明の実施例に使用されるプリプレグを示す平面図である。
【図３】従来のチップ部品のプリント配線基板への搭載方法を示すフローチャートである。
【図４】同じく、チップ部品のプリント配線基板への搭載方法を工程順に示す断面図である。
【図５】封止材の充填不足の状態を示す断面図である。
【符号の説明】
１；プリプレグ
１ａ；孔
２ａ、２ｂ、１２；バンプ
３ａ、３ｂ、１３ａ、１３ｂ；電極
４ａ、１４ａ；チップ部品
４ｂ、１４ｂ；プリント配線基板
１１；封止材
１５；キャピラリ
１６；ディスペンサ
１７；ボイド
【発明の属する技術分野】
本発明は、デジタルビデオカメラ等の電子機器の内部回路を作製する際にプリント配線基板上にエリアアレイチップ部品を搭載するのに好適なチップ部品のプリント配線基板への搭載方法に関し、特に、チップ部品とプリント配線基板との隙間を均一に充填することができるチップ部品のプリント配線基板への搭載方法に関する。
【０００２】
【従来の技術】
近時、電子機器の軽薄短小化に伴い、プリント配線基板にチップ部品を実装する方法として、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Sized Package）又はベアチップ（Bare chip）とよばれるチップ部品の下面に電極を配置したエリアバンプ部品のフリップチップ実装方法が採用されてきている。
【０００３】
しかし、フリップチップ実装方法によりチップ部品とプリント配線基板とを接続する場合、リード端子を使用する場合等と異なり、基板の熱膨張又は収縮による影響を緩和する遊びがないため、熱サイクル試験後に電気的接続が不確実となるという欠点がある。このため、従来、チップ部品の実装後にプリント配線基板とチップ部品との間に封止材と呼ばれる、例えば、熱硬化性エポキシ系の樹脂材を充填し硬化させている。
【０００４】
図３は従来のチップ部品のプリント配線基板への搭載方法を示すフローチャートであり、図４（ａ）乃至（ｄ）はその搭載方法を工程順に示す断面図である。従来の搭載方法においては、先ず、図３及び４（ａ）に示すように、チップ部品１４ａの電極１３ａ上にキャピラリ１５を使用してバンプ１２を形成する（ステップＳ１）。このバンプ１２は、例えば、金バンプ又は共晶組成を有するはんだバンプである。なお、バンプをプリント配線基板上に形成する場合もある。
【０００５】
次に、図３及び４（ｂ）に示すように、バンプ１２をプリント配線基板１４ｂの電極１３ｂに整合させてチップ部品１４ａをプリント配線基板１４ｂ上に載置する。そして、これらをリフロー炉へ挿入することにより、バンプ１２を溶融させてフリップチップ実装を行う（ステップＳ２）。
【０００６】
次いで、図３及び４（ｃ）に示すように、プリント配線基板１４ｂ等をリフロー炉から取り出した後、ディスペンサ１６等によりチップ部品１４ａの周囲に熱硬化性エポキシ樹脂等の封止材１１を塗布し、毛細管現象によりチップ部品１４ａとプリント配線基板１４ｂとの隙間に封止材１１を拡がらせる（ステップＳ３）。
【０００７】
そして、図３及び４（ｄ）に示すように、封止材１１を硬化させて搭載を完了する（ステップＳ４）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の従来の方法によりチップ部品をプリント配線基板へ搭載した場合、封止材１１の充填不足が生じることがあるという問題点がある。図５は封止材の充填不足の状態を示す断面図である。つまり、従来の搭載方法では、チップ部品１４ａの側方から封止材１１を塗布しているので、図５に示すように、チップ部品１４ａとプリント配線基板１４ｂとの隙間の中央部にボイド１７とよばれる空隙が生じる場合がある。このボイド１７の形成はチップ部品１４ａ又接続部でのクラック発生の原因となる。
【０００９】
また、従来の搭載方法にはディスペンサ等の設備及び材料等が必要であると共に、その工程中には封止材１１の塗布工程が必要であり、コストが高いという問題点もある。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、クラックの発生を低減することができると共に、製造コストを低減することができるチップ部品のプリント配線基板への搭載方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係るチップ部品のプリント配線基板への搭載方法は、チップ部品の電極及びプリント配線基板の電極にはんだバンプを形成する工程と、前記チップ部品と前記プリント配線基板との間に前記各電極に整合する位置に貫通孔を有し前記貫通孔の側壁にスルーホールめっきを有する樹脂含浸プリプレグを前記はんだバンプを前記貫通孔に嵌合させて挟み込む工程と、前記プリプレグ及び前記はんだバンプを加熱して前記プリプレグを前記チップ部品及び前記プリント配線基板と密着した状態で硬化させ前記はんだバンプを溶融させる工程とを有することを特徴とする。
【００１２】
前記プリプレグ及び前記はんだバンプを加熱する工程は、前記チップ部品を前記プリント配線基板側に押圧し前記プリント配線基板を前記チップ部品側に押圧しながら行うことができる。
【００１３】
本発明においては、プリプレグに孔を穿設し、この孔を介してチップ部品の電極とプリント配線基板の電極とを電気的に接続しているので、チップ部品とプリント配線基板との間にボイドが生じる虞が低く、クラックの発生を著しく低減することができる。また、孔によりはんだバンプが案内されるので、チップ部品とプリント配線基板との位置合わせが容易である。更に、封止材の塗布工程は不要であるので、工程、設備及び材料のコストの削減が可能である。
【００１４】
【発明の実施の形態】
以下、本発明の実施例に係るチップ部品のプリント配線基板への搭載方法について、添付の図面を参照して具体的に説明する。図１（ａ）乃至（ｃ）は本発明の実施例に係るチップ部品のプリント配線基板への搭載方法を工程順に示す断面図であり、図２は本実施例に使用されるプリプレグを示す平面図である。本実施例においては、先ず、図１（ａ）に示すように、例えば、キャピラリを使用してチップ部品４ａの電極３ａ上にはんだバンプ２ａを、プリント配線基板４ｂの電極３ｂ上にはんだバンプ２ｂを形成する。このとき、はんだバンプ２ａ及び２ｂの径は、例えば、０．０８乃至０．１ｍｍ程度であり、それらの和は、搭載終了時における所望のチップ部品４ａとプリント配線基板４ｂとの間隔よりも大きいものである。
【００１５】
本実施例においては、チップ部品４ａとプリント配線基板４ｂとの隙間の充填材として、従来の封止材の替わりにプリプレグ１が使用される。プリプレグ１には、例えば、樹脂を含浸した半硬化状の紙フェノール又はガラスエポキシ基板等が使用される。プリプレグ１は板形状を有しており、その厚さは前述の搭載終了時における所望のチップ部品４ａとプリント配線基板４ｂとの間隔と一致する。また、その板表面の大きさはチップ部品４のものとほぼ一致する。
【００１６】
はんだバンプ２ａ及び２ｂを形成した後、図２に示すように、チップ部品４ａの電極３ａ及びプリント配線基板４ｂの電極３ｂと整合するプリプレグ１の位置に、例えば、レーザを使用して厚さ方向に貫通する複数個の孔１ａを穿設する。この孔１ａの径は、例えば、０．１乃至０．１５ｍｍ程度であり、はんだバンプ２ａ及び２ｂの径よりも大きいものである。
【００１７】
次に、図１（ｂ）に示すように、チップ部品４ａの電極３ａに形成されたはんだバンプ２ａとプリント配線基板４ｂの電極３ｂに形成されたはんだバンプ２ｂとを孔１ａに嵌合させこの孔１ａを介して当接させる。つまり、チップ部品４ａとプリント配線基板４ｂとによりプリプレグ１が挟み込まれることとなる。
【００１８】
次いで、図１（ｃ）に示すように、チップ部品４ａをプリント配線基板４ｂ側に押圧しプリント配線基板４ｂをチップ部品４ａ側に押圧してチップ部品４ａ、プリプレグ１及びプリント配線基板４ｂを挟持しながら加熱することにより、プリプレグ１をチップ部品４ａ及びプリント配線基板４ｂと密着した状態で完全に硬化させると共に、はんだバンプ２ａ及び２ｂを溶融させて電極３ａと電極３ｂとの間の電気的接続を行う。そして、これらを冷却してはんだバンプ２ａ及び２ｂを硬化させることにより、チップ部品４ａ、プリプレグ１及びプリント配線基板４ｂを一体化する。
【００１９】
本実施例においては、プリプレグ１に孔１ａを穿設し、これを介してチップ部品４ａの電極３ａとプリント配線基板４ｂの電極３ｂとを電気的に接続しているので、チップ部品４ａとプリント配線基板４ｂとの間にボイドが生じる虞がない。このため、クラックの発生を著しく低減することができる。更に、孔１ａによりはんだバンプ２ａ及び２ｂが案内されるので、電極３ａと電極３ｂとの位置合わせが容易である。
【００２０】
また、プリプレグ１にプリント配線基板４ｂと同じ材料を使用すると、完成品の全体的な熱膨張率の変化が極めて小さくなり、これにより、クラックの発生を更に一層抑制することができるため、熱サイクル試験の信頼性が向上する。
【００２１】
なお、本実施例においては、はんだバンプ２ａ及び２ｂを形成した後に、プリプレグ１に孔１ａを穿設したが、本発明はこれに限定されるものではない。つまり、プリプレグ１に孔１ａを穿設した後に、はんだバンプ２ａ及び２ｂを形成してもよい。
【００２２】
また、本発明においては、プリプレグに穿設した孔の側壁にスルーホールめっきを施す。スルーホールめっきを施すことにより、チップ部品の電極とプリント配線基板の電極との間の電気的接続をより確実に行うことができる。
【００２３】
【発明の効果】
以上詳述したように、本発明によれば、 プリプレグに孔を穿設し、この孔を介してチップ部品の電極とプリント配線基板の電極とを電気的に接続しているので、チップ部品とプリント配線基板との間にボイドが生じる虞が低く、クラックの発生を著しく低減することができる。これにより、熱サイクル試験の信頼性が向上する。また、プリプレグに穿設した孔によりはんだバンプが案内されるので、チップ部品とプリント配線基板との位置合わせが極めて容易である。更に、封止材の塗布工程は不要であるので、搭載工程は極めて簡便なものとなり、工程、設備及び材料のコストを削減することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るチップ部品のプリント配線基板への搭載方法を工程順に示す断面図である。
【図２】本発明の実施例に使用されるプリプレグを示す平面図である。
【図３】従来のチップ部品のプリント配線基板への搭載方法を示すフローチャートである。
【図４】同じく、チップ部品のプリント配線基板への搭載方法を工程順に示す断面図である。
【図５】封止材の充填不足の状態を示す断面図である。
【符号の説明】
１；プリプレグ
１ａ；孔
２ａ、２ｂ、１２；バンプ
３ａ、３ｂ、１３ａ、１３ｂ；電極
４ａ、１４ａ；チップ部品
４ｂ、１４ｂ；プリント配線基板
１１；封止材
１５；キャピラリ
１６；ディスペンサ
１７；ボイド
Claims (2)
- チップ部品の電極及びプリント配線基板の電極にはんだバンプを形成する工程と、前記チップ部品と前記プリント配線基板との間に前記各電極に整合する位置に貫通孔を有し前記貫通孔の側壁にスルーホールめっきを有する樹脂含浸プリプレグを前記はんだバンプを前記貫通孔に嵌合させて挟み込む工程と、前記プリプレグ及び前記はんだバンプを加熱して前記プリプレグを前記チップ部品及び前記プリント配線基板と密着した状態で硬化させ前記はんだバンプを溶融させる工程とを有することを特徴とするチップ部品のプリント配線基板への搭載方法。
- 前記プリプレグ及び前記はんだバンプを加熱する工程は、前記チップ部品を前記プリント配線基板側に押圧し前記プリント配線基板を前記チップ部品側に押圧しながら行うことを特徴とする請求項１に記載のチップ部品のプリント配線基板への搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06022998A JP3763962B2 (ja) | 1998-03-11 | 1998-03-11 | チップ部品のプリント配線基板への搭載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06022998A JP3763962B2 (ja) | 1998-03-11 | 1998-03-11 | チップ部品のプリント配線基板への搭載方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260860A JPH11260860A (ja) | 1999-09-24 |
| JP3763962B2 true JP3763962B2 (ja) | 2006-04-05 |
Family
ID=13136145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06022998A Expired - Fee Related JP3763962B2 (ja) | 1998-03-11 | 1998-03-11 | チップ部品のプリント配線基板への搭載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3763962B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566960B1 (en) * | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
| JP2007076327A (ja) | 2005-09-16 | 2007-03-29 | Fujifilm Corp | 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置 |
| SG139594A1 (en) | 2006-08-04 | 2008-02-29 | Micron Technology Inc | Microelectronic devices and methods for manufacturing microelectronic devices |
| US10660216B1 (en) * | 2018-11-18 | 2020-05-19 | Lenovo (Singapore) Pte. Ltd. | Method of manufacturing electronic board and mounting sheet |
-
1998
- 1998-03-11 JP JP06022998A patent/JP3763962B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11260860A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046910A (en) | Microelectronic assembly having slidable contacts and method for manufacturing the assembly | |
| US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
| KR101328551B1 (ko) | 반도체 장치 | |
| KR20090103886A (ko) | 전기 상호접속 구조물 및 그 형성 방법 | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| KR20030090481A (ko) | 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물 | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| US20090017582A1 (en) | Method for manufacturing semiconductor device | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| US8061022B2 (en) | Method for manufacturing hybrid printed circuit board | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP2000174052A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
| JPH11260971A (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JP3768870B2 (ja) | 半導体素子の実装方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |