JP3768870B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法 Download PDFInfo
- Publication number
- JP3768870B2 JP3768870B2 JP2001380512A JP2001380512A JP3768870B2 JP 3768870 B2 JP3768870 B2 JP 3768870B2 JP 2001380512 A JP2001380512 A JP 2001380512A JP 2001380512 A JP2001380512 A JP 2001380512A JP 3768870 B2 JP3768870 B2 JP 3768870B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin film
- mounting
- circuit board
- conductive particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、特にフリップチップ実装してなる半導体素子の実装方法に関する。
【０００２】
【従来の技術】
従来の実装方式の一例として、ACF（ACF: Anisotropic Conductive Film）と呼ばれる実装方式がある。これは、Au、Ni等のめっきからなる突起電極が施された半導体素子を、異方性導電フィルムが貼り付けられた回路基板の所定の位置に、加熱・加圧しながらフリップチップ実装するという実装方式である。この方式で用いる異方性導電フィルムは、エポキシ系の樹脂中に、Ni粒子やAuコートされた樹脂ボール等の導電粒子が分散されており、半導体素子を回路基板に搭載する際、半導体素子および回路基板電極間にこの導電粒子を挟み込ませ、半導体素子と回路基板との接続を得ている。異方性導電フィルム中には、導電粒子が約30μm間隔で分散しているため、約30μmピッチまで可能な実装工法であり、この間隔は現在最も狭ピッチな接続間隔である。
【０００３】
【発明が解決しようとする課題】
しかしながら、この実装方式は、接続の安定性や信頼性を確保するためには最大で200ｇ／ピン程度の荷重が必要なため、フィルム中に含まれる導電粒子や熱膨張係数を制御するために混入されているシリカフィラーが、実装時おいて、素子面に対しダメージを与えたり、アルミニウム（Ａｌ）配線を断線させたりするなどの不良を発生させている。また半導体素子と回路基板との電気的パスは、せいぜい2から3個の導電粒子でしかならないため、吸湿、温度サイクルに起因するフィルム樹脂の膨潤により、容易に電気的パスが外れてしまい、接続オープン不良が発生している。
【０００４】
本発明は、前記従来の問題を解決するため、樹脂フィルムに形成された貫通孔に微細な金属粉を充填し、低荷重での実装を可能とし、吸湿及び温度サイクルによるフィルム樹脂の膨潤が起こっても、電気的パスが確保される半導体素子の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体素子の実装方法は、回路基板に半導体素子をフリップチップ実装する方法において、樹脂フィルムの所定の位置に貫通孔を形成し、前記貫通孔が前記回路基板の接続電極と一致するように位置合わせを行った後、前記樹脂フィルムを回路基板に貼り付け、前記貫通孔に導電性粒子のみを埋め込み、前記半導体素子を、加熱・加圧しながら前記樹脂フィルムを溶融させ、前記導電性粒子の隙間を充填させ、かつ硬化させることを特徴とする。
【０００７】
本発明においては、回路基板上に導電粒子を含まないフィルムを貼り付け、半導体素子と接続したい箇所に貫通孔を設けた後、その貫通孔に金属粉を充填し、半導体素子を加熱・加圧しながらフリップチップ実装するという実装方式を提供する。この実装方式では、微細な金属粉を充填するため、数個の粒子を確実に噛み込ませなければならないACFに比べ、低荷重での実装が可能である。また電気的パスが無数にあるため、吸湿、温度サイクルによるフィルム樹脂の膨潤が起こっても、電気的パスは確保される。
【０００８】
【発明の実施の形態】
以下、実施例を用いて本発明をさらに具体的に説明する。以下の例においては、導電性粒子として金属粉を用いた例を説明する。
【０００９】
図1は、本発明に関する半導体素子の実装方法の実施例を示す工程図である。図において、11は半導体素子、12はパッド電極、13は突起電極、21は回路基板、22は接続電極、31は樹脂フィルム、32貫通孔、41は金属粉である。
【００１０】
まず図1（a）のように、半導体素子11のパッド電極12に、突起電極13を形成する。この突起電極13の形成方法としては、例えばワイヤボンディング装置を用いて、Au等のワイヤを打ちつけて得る方法、無電解メッキ法を用いて、Ni層を堆積した後、表面にフラッシュAuを施すことにより得る方法がある。しかし今後の、多ピン狭ピッチ時代には、後者の方法が適している。それは一括形成、微細制御が可能だからである。
【００１１】
続いて、剥離シート付き樹脂フィルム31を準備し、所定の位置に、パンチ、ドリル、レーザ等々で貫通孔32を形成する（図1（b））。直径100μｍΦ以上の貫通孔32形成には、いずれの方法でもかまわないが、機械的な方法での限界である直径100μｍΦ以下の貫通孔32の形成には、レーザが好ましい。レーザの種類は特にこだわらないが、中でも加工時に熱を発生しないYAGが適している。
【００１２】
樹脂フィルム31は、熱可塑性樹脂でもよいし、Bステージ（半硬化）状の熱硬化性樹脂でもよい。フィルム中には、熱膨張係数を低減させるべく、絶縁フィラー（SiO2、Al2O3、AｌN等）が分散されていても良いが、導電粒子は含まれていない。
【００１３】
前記樹脂フィルムとしては、例えば厚み２０〜３０μｍ程度が好ましい。前記の範囲より薄すぎると、熱による剪断歪みが大きくなる傾向があり、また逆に厚すぎると半導体や回路基板に比べて弾性率の低い樹脂フィルムで大きな熱歪みを持つため、信頼性が低下する傾向となる。
【００１４】
次に図1（c）に示すように、貫通孔32が回路基板21の接続電極22と一致するように位置合わせを行った後、樹脂フィルム31を回路基板21に貼り付け、Ag、Cu、Au、Ni、Al、AgPd等の金属からなる金属粉41を、貫通孔32に充填し、さらに樹脂フィルム31の剥離シートを脱離する。
【００１５】
金属粉41として、Ag、Cu、Au、Ni、Al、AgPd等の金属からなり、形状がフレーク状である金属粉及び／または凝集金属粉を用いれば、金属粉の表面積が大きいため、周辺の粉との接触点が多くなり、接続抵抗値の小さい実装体が得られる。しかし配向性があるため流動しにくく、埋め込み性に問題がある。
【００１６】
金属粉41として、Ag、Cu、Au、Ni、Al、AgPd等の金属からなり、形状が球状である金属粉を用いれば、金属粉の配向性がないため流動しやすく、埋め込み性に優れている。しかし表面積が大きくないため、周辺の金属粉との接触点が少なくなり、接続抵抗値の大きい実装体となる。
【００１７】
金属粉41として、Ag、Cu、Au、Ni、Al、AgPd等の金属からなり、形状がフレーク状と球状の混合物である金属粉を用いれば、接続抵抗値と埋め込み性が、トレードオフの関係となる。
【００１８】
また、金属粉41として、樹脂ボールに金属がコーティングされているものを用いれば、実装時の加圧により樹脂ボールが圧縮されるので、接触面積が大きくなり、接続抵抗値の小さい実装体が得られる。また圧縮された樹脂ボールは、樹脂フィルム31の湿度や温度により膨潤しても、元の形状に戻ることにより接続は確保される。さらには球状であるため埋め込み性も優れている。
【００１９】
また、金属粉41として、はんだボールを用いれば、金属間の接続は金属結合となるため、より接続抵抗値の小さい実装体が得られる。はんだボールは球状であるため、埋め込み性にも優れている。
【００２０】
導電性粒子の好ましい平均粒子径は、約２μｍ程度である。粒子径があまり小さいと粘度が増し、印刷性に劣るようになり、粒子径があまりに大きいと接触点が減少して信頼性に問題がある。
【００２１】
最後に上方から加熱・加圧しながら突起電極13付き半導体素子11を、所定の位置に搭載されるよう位置合わせを行った後、回路基板21にフリップチップ実装する（図1（d））。加熱により、樹脂フィルム31は一旦溶融し、前記金属粉41間の隙間に入り込んだ後、硬化するため、金属粉間にボイドは発生しない。
【００２２】
好ましい加熱温度及び処理時間は、例えば１８０℃、３０秒間程度である。加圧力はバンプあたり１０ｇ程度である。
【００２３】
以上のようにして形成された樹脂フィルム31の硬化物と金属粉が一体化した電気的接続部の模式的拡大図を図２に示す。
【００２４】
実装時において、従来例で示したACF工法では、半導体素子のパッド電極と回路基板の接続電極間に、数個の導電性粒子を確実に噛み込ませるべく、200g／ピンもの圧力を印加しなければならないが、本実装工法では数百〜数万個の金属粉により無数の電気的パスが得られるため、ACF工法のように確実に導電性粒子を噛み込ませる必要がない。ゆえに低荷重実装が可能である。またこの電気的パスは、吸湿や温度サイクルに起因する樹脂フィルム31の膨潤や、熱応力に起因するクラックにより、いくつかは切れてしまうものの、無数に存在しているため、接続抵抗値はほとんど上昇しない。それゆえ非常に高い信頼性を有している。
【００２５】
本工法では、樹脂フィルム31に貫通孔32を形成した後、樹脂フィルム31を回路基板21に貼り付けたが、樹脂フィルム31を回路基板21に貼り付けた後、貫通孔32を形成しても良い。この場合はレーザによる孔形成に限られる。
【００２６】
本実施例では、半導体素子の実装方法について記したが、半導体素子に限らず、SAW（弾性波）フィルター、チップ部品等の電子部品実装に、本発明を用いても良い。
【００２７】
樹脂フィルム31は、樹脂成分（熱膨張係数：70〜100ppm／℃）とSiO2フィラー（熱膨張係数：0．5ppm／℃）から構成されており、フィルム全体での熱膨張係数は約30ppm／℃である。一方接続部に存在する金属粉の熱膨張係数は、Agを用いた場合19ppm／℃であるが、このAg粉の隙間に樹脂成分が入り込むため、接続部の熱膨張係数は若干増加し、接続部全体では約30ppm／℃となる。すなわち、接続部と接続部以外の熱膨張係数のミスマッチが非常に小さくなる。それゆえ、縦方向の熱歪みが発生せず、熱応力に強い実装工法となっている。ただし、半導体素子、樹脂フィルム、回路基板の熱膨張係数のミスマッチに起因する横方向の熱歪みは当然のことながら発生する。
【００２８】
【発明の効果】
本発明によれば、樹脂フィルムに形成された貫通孔に微細な金属粉を充填するため、数個の粒子を確実に噛み込ませなければならないACFに比べ、低荷重での実装が可能である。また電気的パスが無数にあるため、吸湿、温度サイクルによるフィルム樹脂の膨潤が起こっても、電気的パスは確保される。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の一実施の形態における半導体素子の実装工程図である。
【図２】同、樹脂フィルムの硬化物と金属粉が一体化した電気的接続部の模式的拡大図。
【符号の説明】
11 半導体素子
12 パッド電極
13 突起電極
21 回路基板
22 接続電極
31 樹脂フィルム
32 貫通孔
41 金属粉
【発明の属する技術分野】
本発明は、特にフリップチップ実装してなる半導体素子の実装方法に関する。
【０００２】
【従来の技術】
従来の実装方式の一例として、ACF（ACF: Anisotropic Conductive Film）と呼ばれる実装方式がある。これは、Au、Ni等のめっきからなる突起電極が施された半導体素子を、異方性導電フィルムが貼り付けられた回路基板の所定の位置に、加熱・加圧しながらフリップチップ実装するという実装方式である。この方式で用いる異方性導電フィルムは、エポキシ系の樹脂中に、Ni粒子やAuコートされた樹脂ボール等の導電粒子が分散されており、半導体素子を回路基板に搭載する際、半導体素子および回路基板電極間にこの導電粒子を挟み込ませ、半導体素子と回路基板との接続を得ている。異方性導電フィルム中には、導電粒子が約30μm間隔で分散しているため、約30μmピッチまで可能な実装工法であり、この間隔は現在最も狭ピッチな接続間隔である。
【０００３】
【発明が解決しようとする課題】
しかしながら、この実装方式は、接続の安定性や信頼性を確保するためには最大で200ｇ／ピン程度の荷重が必要なため、フィルム中に含まれる導電粒子や熱膨張係数を制御するために混入されているシリカフィラーが、実装時おいて、素子面に対しダメージを与えたり、アルミニウム（Ａｌ）配線を断線させたりするなどの不良を発生させている。また半導体素子と回路基板との電気的パスは、せいぜい2から3個の導電粒子でしかならないため、吸湿、温度サイクルに起因するフィルム樹脂の膨潤により、容易に電気的パスが外れてしまい、接続オープン不良が発生している。
【０００４】
本発明は、前記従来の問題を解決するため、樹脂フィルムに形成された貫通孔に微細な金属粉を充填し、低荷重での実装を可能とし、吸湿及び温度サイクルによるフィルム樹脂の膨潤が起こっても、電気的パスが確保される半導体素子の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体素子の実装方法は、回路基板に半導体素子をフリップチップ実装する方法において、樹脂フィルムの所定の位置に貫通孔を形成し、前記貫通孔が前記回路基板の接続電極と一致するように位置合わせを行った後、前記樹脂フィルムを回路基板に貼り付け、前記貫通孔に導電性粒子のみを埋め込み、前記半導体素子を、加熱・加圧しながら前記樹脂フィルムを溶融させ、前記導電性粒子の隙間を充填させ、かつ硬化させることを特徴とする。
【０００７】
本発明においては、回路基板上に導電粒子を含まないフィルムを貼り付け、半導体素子と接続したい箇所に貫通孔を設けた後、その貫通孔に金属粉を充填し、半導体素子を加熱・加圧しながらフリップチップ実装するという実装方式を提供する。この実装方式では、微細な金属粉を充填するため、数個の粒子を確実に噛み込ませなければならないACFに比べ、低荷重での実装が可能である。また電気的パスが無数にあるため、吸湿、温度サイクルによるフィルム樹脂の膨潤が起こっても、電気的パスは確保される。
【０００８】
【発明の実施の形態】
以下、実施例を用いて本発明をさらに具体的に説明する。以下の例においては、導電性粒子として金属粉を用いた例を説明する。
【０００９】
図1は、本発明に関する半導体素子の実装方法の実施例を示す工程図である。図において、11は半導体素子、12はパッド電極、13は突起電極、21は回路基板、22は接続電極、31は樹脂フィルム、32貫通孔、41は金属粉である。
【００１０】
まず図1（a）のように、半導体素子11のパッド電極12に、突起電極13を形成する。この突起電極13の形成方法としては、例えばワイヤボンディング装置を用いて、Au等のワイヤを打ちつけて得る方法、無電解メッキ法を用いて、Ni層を堆積した後、表面にフラッシュAuを施すことにより得る方法がある。しかし今後の、多ピン狭ピッチ時代には、後者の方法が適している。それは一括形成、微細制御が可能だからである。
【００１１】
続いて、剥離シート付き樹脂フィルム31を準備し、所定の位置に、パンチ、ドリル、レーザ等々で貫通孔32を形成する（図1（b））。直径100μｍΦ以上の貫通孔32形成には、いずれの方法でもかまわないが、機械的な方法での限界である直径100μｍΦ以下の貫通孔32の形成には、レーザが好ましい。レーザの種類は特にこだわらないが、中でも加工時に熱を発生しないYAGが適している。
【００１２】
樹脂フィルム31は、熱可塑性樹脂でもよいし、Bステージ（半硬化）状の熱硬化性樹脂でもよい。フィルム中には、熱膨張係数を低減させるべく、絶縁フィラー（SiO2、Al2O3、AｌN等）が分散されていても良いが、導電粒子は含まれていない。
【００１３】
前記樹脂フィルムとしては、例えば厚み２０〜３０μｍ程度が好ましい。前記の範囲より薄すぎると、熱による剪断歪みが大きくなる傾向があり、また逆に厚すぎると半導体や回路基板に比べて弾性率の低い樹脂フィルムで大きな熱歪みを持つため、信頼性が低下する傾向となる。
【００１４】
次に図1（c）に示すように、貫通孔32が回路基板21の接続電極22と一致するように位置合わせを行った後、樹脂フィルム31を回路基板21に貼り付け、Ag、Cu、Au、Ni、Al、AgPd等の金属からなる金属粉41を、貫通孔32に充填し、さらに樹脂フィルム31の剥離シートを脱離する。
【００１５】
金属粉41として、Ag、Cu、Au、Ni、Al、AgPd等の金属からなり、形状がフレーク状である金属粉及び／または凝集金属粉を用いれば、金属粉の表面積が大きいため、周辺の粉との接触点が多くなり、接続抵抗値の小さい実装体が得られる。しかし配向性があるため流動しにくく、埋め込み性に問題がある。
【００１６】
金属粉41として、Ag、Cu、Au、Ni、Al、AgPd等の金属からなり、形状が球状である金属粉を用いれば、金属粉の配向性がないため流動しやすく、埋め込み性に優れている。しかし表面積が大きくないため、周辺の金属粉との接触点が少なくなり、接続抵抗値の大きい実装体となる。
【００１７】
金属粉41として、Ag、Cu、Au、Ni、Al、AgPd等の金属からなり、形状がフレーク状と球状の混合物である金属粉を用いれば、接続抵抗値と埋め込み性が、トレードオフの関係となる。
【００１８】
また、金属粉41として、樹脂ボールに金属がコーティングされているものを用いれば、実装時の加圧により樹脂ボールが圧縮されるので、接触面積が大きくなり、接続抵抗値の小さい実装体が得られる。また圧縮された樹脂ボールは、樹脂フィルム31の湿度や温度により膨潤しても、元の形状に戻ることにより接続は確保される。さらには球状であるため埋め込み性も優れている。
【００１９】
また、金属粉41として、はんだボールを用いれば、金属間の接続は金属結合となるため、より接続抵抗値の小さい実装体が得られる。はんだボールは球状であるため、埋め込み性にも優れている。
【００２０】
導電性粒子の好ましい平均粒子径は、約２μｍ程度である。粒子径があまり小さいと粘度が増し、印刷性に劣るようになり、粒子径があまりに大きいと接触点が減少して信頼性に問題がある。
【００２１】
最後に上方から加熱・加圧しながら突起電極13付き半導体素子11を、所定の位置に搭載されるよう位置合わせを行った後、回路基板21にフリップチップ実装する（図1（d））。加熱により、樹脂フィルム31は一旦溶融し、前記金属粉41間の隙間に入り込んだ後、硬化するため、金属粉間にボイドは発生しない。
【００２２】
好ましい加熱温度及び処理時間は、例えば１８０℃、３０秒間程度である。加圧力はバンプあたり１０ｇ程度である。
【００２３】
以上のようにして形成された樹脂フィルム31の硬化物と金属粉が一体化した電気的接続部の模式的拡大図を図２に示す。
【００２４】
実装時において、従来例で示したACF工法では、半導体素子のパッド電極と回路基板の接続電極間に、数個の導電性粒子を確実に噛み込ませるべく、200g／ピンもの圧力を印加しなければならないが、本実装工法では数百〜数万個の金属粉により無数の電気的パスが得られるため、ACF工法のように確実に導電性粒子を噛み込ませる必要がない。ゆえに低荷重実装が可能である。またこの電気的パスは、吸湿や温度サイクルに起因する樹脂フィルム31の膨潤や、熱応力に起因するクラックにより、いくつかは切れてしまうものの、無数に存在しているため、接続抵抗値はほとんど上昇しない。それゆえ非常に高い信頼性を有している。
【００２５】
本工法では、樹脂フィルム31に貫通孔32を形成した後、樹脂フィルム31を回路基板21に貼り付けたが、樹脂フィルム31を回路基板21に貼り付けた後、貫通孔32を形成しても良い。この場合はレーザによる孔形成に限られる。
【００２６】
本実施例では、半導体素子の実装方法について記したが、半導体素子に限らず、SAW（弾性波）フィルター、チップ部品等の電子部品実装に、本発明を用いても良い。
【００２７】
樹脂フィルム31は、樹脂成分（熱膨張係数：70〜100ppm／℃）とSiO2フィラー（熱膨張係数：0．5ppm／℃）から構成されており、フィルム全体での熱膨張係数は約30ppm／℃である。一方接続部に存在する金属粉の熱膨張係数は、Agを用いた場合19ppm／℃であるが、このAg粉の隙間に樹脂成分が入り込むため、接続部の熱膨張係数は若干増加し、接続部全体では約30ppm／℃となる。すなわち、接続部と接続部以外の熱膨張係数のミスマッチが非常に小さくなる。それゆえ、縦方向の熱歪みが発生せず、熱応力に強い実装工法となっている。ただし、半導体素子、樹脂フィルム、回路基板の熱膨張係数のミスマッチに起因する横方向の熱歪みは当然のことながら発生する。
【００２８】
【発明の効果】
本発明によれば、樹脂フィルムに形成された貫通孔に微細な金属粉を充填するため、数個の粒子を確実に噛み込ませなければならないACFに比べ、低荷重での実装が可能である。また電気的パスが無数にあるため、吸湿、温度サイクルによるフィルム樹脂の膨潤が起こっても、電気的パスは確保される。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の一実施の形態における半導体素子の実装工程図である。
【図２】同、樹脂フィルムの硬化物と金属粉が一体化した電気的接続部の模式的拡大図。
【符号の説明】
11 半導体素子
12 パッド電極
13 突起電極
21 回路基板
22 接続電極
31 樹脂フィルム
32 貫通孔
41 金属粉
Claims (6)
- 回路基板に半導体素子をフリップチップ実装する方法において、
樹脂フィルムの所定の位置に貫通孔を形成し、前記貫通孔と前記回路基板の接続電極とを一致させ、前記樹脂フィルムを回路基板に貼り付け、
前記貫通孔に導電性粒子のみを埋め込み、
前記半導体素子を、加熱・加圧しながら前記樹脂フィルムを溶融させ、前記導電性粒子の隙間を充填させ、かつ硬化させることを特徴とする半導体素子の実装方法。 - 回路基板に半導体素子をフリップチップ実装する方法において、
前記回路基板に樹脂フィルムを貼り付けた後、前記樹脂フィルムの所定の位置に貫通孔を形成し、
前記貫通孔に導電性粒子のみを埋め込み、
前記半導体素子を、加熱・加圧しながら前記樹脂フィルムを溶融させ、前記導電性粒子の隙間を充填させ、かつ硬化させることを特徴とする半導体素子の実装方法。 - 前記導電性粒子が、Ag、Cu、Au、Ni、Al、AgPd、これらの金属を含む合金、及び樹脂ボールに導電性金属がコーティングされている粒子から選ばれる少なくとも一つの粒子からなる請求項１又は２に記載の半導体素子の実装方法。
- 前記導電性粒子の形状が、球状粉、凝集粉及びフレーク状粉から選ばれる少なくとも一つである請求項１又は２に記載の半導体素子の実装方法。
- 前記導電性粒子は、はんだボールである請求項１又は２に記載の半導体素子の実装方法。
- 前記樹脂フィルムの厚さが２０〜３０μｍである請求項１又は２に記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380512A JP3768870B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380512A JP3768870B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179098A JP2003179098A (ja) | 2003-06-27 |
| JP3768870B2 true JP3768870B2 (ja) | 2006-04-19 |
Family
ID=19187185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001380512A Expired - Fee Related JP3768870B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768870B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492233B2 (ja) | 2003-11-27 | 2010-06-30 | 株式会社デンソー | 半導体チップの実装構造および半導体チップの実装方法 |
| JP2007184344A (ja) * | 2006-01-05 | 2007-07-19 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電子機器及び実装用接着材 |
| JP5874343B2 (ja) * | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 積層回路基板の製造方法、積層回路基板、および電子機器 |
-
2001
- 2001-12-13 JP JP2001380512A patent/JP3768870B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179098A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431746B (zh) | 半導體元件 | |
| KR100229581B1 (ko) | 전기 전도 성페이스트재료 및 응용 | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
| US20080135283A1 (en) | Protruding Electrode for Connecting Electronic Component, Electronic Component Mounted Body Using Such Electrode, and Methods for Manufacturing Such Electrode and Electronic Component Mounted Body | |
| JPWO2006126361A1 (ja) | ハンダバンプ形成方法および半導体素子の実装方法 | |
| JP2008218643A (ja) | 半導体装置及びその製造方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| KR20030090481A (ko) | 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물 | |
| US20090017582A1 (en) | Method for manufacturing semiconductor device | |
| US6998293B2 (en) | Flip-chip bonding method | |
| US7119000B2 (en) | Method of manufacturing semiconductor device | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| JP5061668B2 (ja) | ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
| JP3768870B2 (ja) | 半導体素子の実装方法 | |
| JP5974991B2 (ja) | 半導体装置 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP2008244191A (ja) | 部品内蔵基板の製造方法 | |
| JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
| JP3552701B2 (ja) | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
| JP3704497B2 (ja) | 回路基板とリペア方法及び実装構造体 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |