KR20030090481A - 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물 - Google Patents

비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물 Download PDF

Info

Publication number
KR20030090481A
KR20030090481A KR1020020058948A KR20020058948A KR20030090481A KR 20030090481 A KR20030090481 A KR 20030090481A KR 1020020058948 A KR1020020058948 A KR 1020020058948A KR 20020058948 A KR20020058948 A KR 20020058948A KR 20030090481 A KR20030090481 A KR 20030090481A
Authority
KR
South Korea
Prior art keywords
chip
substrate
adhesive
nonconductive
bumps
Prior art date
Application number
KR1020020058948A
Other languages
English (en)
Inventor
시에유-테
창쉬-밍
린웬-티
Original Assignee
인더스트리얼 테크놀로지 리써치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크놀로지 리써치 인스티튜트 filed Critical 인더스트리얼 테크놀로지 리써치 인스티튜트
Publication of KR20030090481A publication Critical patent/KR20030090481A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제에 의한 IC 칩 본딩 방법을 기술하고 있다. 상기 충전제 재료에서 충전제 입자는 범프를 형성하는 재료보다 크며, 바람직하게는 적어도 2배 더 큰 경도를 가져야만 한다. 더욱이, 상기 충전제 입자는 IC칩 상에 있는 다수의 범프사이에 전기적 단락이 발생하지 않도록 비도전체이어야 한다. 접착제에서의 상기 충전제의 농도는 IC 칩과 기판의 열팽창계수와 일치하도록 해서 접착제의 열팽창계수를 감소시키기 위해 충분히 커야 하고 IC 칩상의 범프와 기판상의 본드패드사이의 전기적 소통을 방해하지 않도록 충분히 낮아야 한다.

Description

비도전성 접착제로 ＩＣ 칩을 기판에 본딩하는 방법과 형성된 조립물{Method For Bonding IC Chips To Substrates With Non-Conductive Adhesive and Assemblies Formed}
본 발명은 일반적으로 범프(bump)와 접착제에 의한 IC 칩/기판 조립물을 형성하는 방법과 상기 방법에 의해 형성된 조립물에 관한 것으로, 더 구체적으로, 비도전성 충전제(non-conductive filler)의 약 5 중량부(weight percent) 내지 약 25 중량부를 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법과 상기 방법에 의해 형성된 조립물에 관한 것이다.
현대 반도체장치의 제조에서, 장치 밀도는 더 증가되고 장치 치수는 더 감소됨으로 인해 장치의 패키징 또는 상호접속기술에 더욱 엄격한 필요조건이 요구되고 있다. 최근, 플립칩(flip-chip) 부착방법 또는 플립칩 직접칩부착(DCA) 방법이 일체된 회로칩을 패키징하는데 사용되고 있다. 플립칩 부착방법에서, 패키지에서의 일체된 회로리드 프레임을 부착하는 대신에, 일렬의 솔더볼(solder ball)이 인쇄회로기판 또는 인터포저(interposer)에 순차적인 본딩을 위해 칩의 표면에 형성되어 있다. 솔더볼의 형성은 필요한 형태의 볼을 생산하기 위해 마스크를 통해 주로 주석과 납으로 이루어진 솔더 재료를 이용한 증착방법에 의해 실행될 수 있다.
직접칩부착방법에서, 반도체 칩과 인쇄회로기판(PCB) 또는 가요성 기판사이의 모든 상호접속은 동시에 형성되어 질 수 있으므로 제조 생산량이 극대화될 수 있다. 예를 들어, 직접칩부착시, 솔더범프 또는 솔더볼은 인쇄회로기판 또는 가요성 기판에 직접적으로 칩을 접속하는데 사용된다. 통상의 인쇄회로기판에서, 상호접속밀도는 일반적으로 칩표면에 있는 상호접속밀도와 일치할 정도로 충분히 많이 형성되어 있지 않다. 다른 말로, 칩상에 형성된 본드패드 사이의 피치는 인쇄회로기판상의 상호접속 사이에 형성된 피치보다 더 작다. 따라서 인터포저는 전이(transition)를 제공하고 다르게 이격된 본드패드/상호접속을 수용하기 위해 사용된다. 인터포저 보드는 인쇄회로기판에 사용된 재료와 동일한 재료, 즉, 에폭시형태의 폴리머 재료로 주로 제조된다. 고밀도 상호접속 인쇄회로기판이 반도체 칩에 본딩하기 위한 플립칩 방법에 이용될 때, 상기 인터포저의 이용은 필요하지 않을 수도 있다.
인쇄회로기판, 가요성 기판, 또는 인터포저에서 유기(organic) 기판, 또는 폴리머 기제(基劑)의 기판의 사용으로 인해 이러한 기판에 주로 무기물(inorganic)인 실리콘 칩의 플립칩 본딩에 새로운 문제의 원인을 야기한다. 상기 문제는 상기 인쇄회로기판 및 실리콘 칩사이의 열팽창계수(CTE)의 불일치이다. 인쇄회로기판 재료의 열팽창계수는 실리콘 재료의 열팽창계수의 적어도 5배이다. 따라서 실리콘 칩과 인쇄회로기판의 유기기판 사이의 열팽창계수에서의 극단적인 불일치로 인해 사이에 형성된 솔더 조인트(solder joint)는 극단적으로 큰 열적 변형을 받아, 솔더 접속의 조기실패를 초래한다.
이러한 열적 변형을 완화시키기 위해 제안된 한가지 방법은 실리콘 칩과 유기기판 사이에 캡슐층(encapsulating layer)의 도입이다. 에폭시(epoxy)로 채워진 전형적으로 실리카인 언더필(underfill)로 공지된 캡슐재료는 인쇄회로기판과 실리콘 칩사이에 갭(gap)(또는 스탠드오프(standoff))를 채우기 위해 사용된다. 실리콘 칩은 일반적으로 최종 제조단계에서 폴리아미드(polyimide) 필름과 같은 폴리머 패시베이션 (passivation)/스트레스 버퍼층에 의해 덮혀지므로, 언더필은 칩상의 폴리아미드 층과 인쇄회로기판의 유기기판 사이에 솔드 조인트를 캡슐로 감싸게 하는 접합을 이룬다.
먼저 도 1을 참조하면, 다수의 솔더볼(12)과 언더필 층(14)에 의해 접합된 플립칩(10)이 도시되어 있다. 캡슐재료, 또는 언더필 층(14)은 인쇄회로기판(16)과 실리콘 칩(18)사이의 갭 또는 스탠드오프를 채우기 위한 전형적인 실리카 충진에폭시이다. 도 1에 도시된 바와 같이, 상기 언더필 층(14)은 상기 실리콘 칩(18)을 덮고 있는 패시베이션/스트레스 버퍼층인 폴리아미드 층(20)과 상기 인쇄회로기판(16) 사이에 솔더볼(12)을 캡슐로 감싸게 하는 접합을 이룬다.
실리콘 칩과 인쇄회로기판용 유기기판 사이에 언더필 층의 도입으로 인해 플립칩 조립물의 열주기 저항(thermal cycling resistance)이 강화되는 반면에, 실리콘 칩과 기판사이의 언더필 재료의 분산과 갭의 충진은 시간소모적인 일이다. 한 종래 방법에서, 도 2A 내지 도 2C에 도시된 바와 같이, 언더필 디스펜서(underfill dispenser)(22)는 상기 언더필 재료(24)를 기판(28)의 상단면(26)에 분산시키는데 먼저 사용된다. 따라서 상기 언더필 재료(24)의 층(30)이 상단면(26)에 형성된다. 그런 후 대개 진공홀더인, 칩 홀더(32)가 상기 기판(28)위로 상단면(38)에 다수의 솔더볼(36)로 기증착된 IC 칩(34)을 위치시키는데 사용된다. 그런 후 상기 IC 칩 또는 다이(die)(34)가 상기 기판(28)의 표면(26)상에 (도시되지 않은) 대응하는 전기도체에 접속한 다수의 솔더볼(36)과 함께 상기 기판(28)에 압착된다. 그런 후 상기 플립칩의 조립물(40)은 리플로우(reflow) 오븐에 두어지고 다수의 솔더볼(36)에 사용된 솔더재료에 대해 적어도 리플로우 온도까지 가열된다. 상기 리플로우 공정은 또한 상기 언더필(30)을 교정하고 기계적 강도를 증가시킨다.
예를 들어, 상기 IC 칩상의 다수의 솔더 볼과 기판상의 다수의 전기도체 사이에 언더필 재료층이 있을 수 있는 몇가지 결점이 이 기술에 내재되어 있다. 상기 언더필 재료는 절연재료이므로, 이는 조인트 사이에 형성된 접속저항에 영향을 끼친다. 다음으로, 상기 IC 칩(34)을 언더필 재료층(30)에 압착하는 공정단계에서, 상기 언더필 재료(30)에서의 포집(air entrapment)이 불가피하다. 상기 언더필 재료층(30) 또는 에폭시 재료층(30)에서의 갇힌 기포는 상기 언더필 재료에 의해 기계적 강도증강에 영향을 끼치고, 또한, 상기 언더필 재료 및 IC 칩 또는 기판사이에 이루어진 접합에 영향을 끼친다.
도 3A 내지 도 3F에 도시된 바와 같이, 언더필 재료를 분산하기 위한 또 다른 종래방법에서, 언더필 재료는 상기 언더필 액체의 모세관 효과에 의해 IC 칩과 기판 사이의 스탠드오프로 들어간다. 도 3A에 도시된 바와 같이, 웨이퍼(42)는 다이몬드 톱(46)에 의해 각각의 칩(44)으로 먼저 분할된다. 상기 IC 칩(44)은 칩의 상단면(50)에 다수의 솔더볼(48)이 제공되어 있다. 모든 칩(44)이 웨이퍼(42)로부터 분할된 후, 칩은 도 3B에 도시된 바와 같이, 홀딩 트레이(52)에 두어진다. 다음 공정단계에서, 진공헤드(54)는 상기 트레이(52)로부터 IC 칩(44)을 떼어내어 기판(56)위로 상기 칩을 위치시키기 위해 사용된다. 상기 솔더볼(48)의 수와 위치에 대응한 다수의 전기도체(58)가 상기 기판(56)의 상단면(60)에 제공됨을 알게된다. 상기 기판(56)은 인쇄회로기판 또는 인터포저일 수 있음을 알아야 한다. 도 3D에 도시된 바와 같이, 상기 IC 칩(44)이 상기 솔더볼(48)과 상기 전기도체(58)를 밀접하게 접촉시킴으로써 상기 기판(56)에 장착된 후, 솔더 리플로우 공정이 상기 솔더를 리플로우하고 상기 IC 칩(44)과 상기 기판(56)사이에 영구적인 접합을 형성하게 수행된다. 다수의 전기도체(58)는 단순성의 이유로 도 3D에 도시되지 않음을 알아야 한다.
플립칩 패키지(62)는 액체 주사기와 같은 언더필 디스펜서(64)가 플립칩 패키지(62)의 엣지에 언더필 재료(66)를 분사하기 위해 사용되는 언더필 공정을 위해 준비되어 있다. 상기 칩(44)과 상기 기판(56) 사이의 갭(68), 또는 스탠드오프는 비교적 작으므로, 즉, 약 50㎛ 내지 약 100㎛ 사이로 인접해 있어, 모세관 효과로 인해 상기 언디필 재료(66)를 상기 갭(68)으로 흐르게 하여 상기 갭을 채운다. 상기 언더필 분산공정은 모세관 효과를 이용하므로, 예를 들어, 상기 언더필 재료(66)의 점성과 상기 기판(56)과 IC 칩(44)의 온도등의 몇가지 요인이 상기 언더필 충진공정에 영향을 끼칠수 있다. 더욱이, 상기 언더필 재료(66)에 대한 모세관 흐름공정은 10㎜×10㎜의 치수를 가지는 IC 칩의 밑을 채우는데 요구된 유입시간이 1분까지로 시간소모적이다. 상기 IC 칩(44)과 상기 기판(56) 사이에 분산된 언더필이 있는 완성된 플립칩(62)이 도 3F에 도시되어 있다.
IC 칩을 기판에 본딩하는 또 다른 종래 기술에서, 비도전성 접착제가 상기 본딩을 달성하는데 사용되고 있다. 이는 도 4A 및 도 4B에 도시되어 있다.조립물(70)은 비도전성 접착제(76)에 의해 함께 접합된 IC 칩(72)과 기판(74)에 의해 형성되어 진다. 상기 IC 칩(72)과 상기 기판(74) 사이의 전기적 소통은 상기 IC 칩(72)상의 본드패드(78)와 상기 기판(74)상의 본드패드(80) 사이에 골드범프(82)로 확립되어 진다. 상기 비도전성 접착제(76)와, 실리콘 칩(72)과, 상기 폴리머 기제의 기판(74)사이에 심한 열적 불일치가 있다. 상기 비도전성 접착제(76)에 의한 본딩공정 후, 상기 조립물(70)은 구축된 열적 스트레스로 인해 굽어지거나 휘어질 수 있다. 이는 도 4B에 도시되어 있다. 접착제에 어떤 충진제를 포함하지 않은 비도전성 접착제(76)와 함께 접합된 IC 칩/기판 조립물(70)은 열스트레스 검사 또는 어떤 다른 열신뢰도 검사를 통과할 수 없다. -55℃ 내지 125℃ 사이로 반복된 열스트레스 검사 후 IC 칩/기판 조립물의 실패한 예가 전자스캐닝 마이크로그래프로 도 5에 도시되어 있다.
그러므로 종래 본딩방법의 결점 또는 단점없이 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법을 제공하는 것이 본 발명의 목적이다.
범프를 형성하는 금속의 경도(hardness)보다 더 큰 경도를 가지는 비도전성 충전제를 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법을 제공하는 것이 본 발명의 또 다른 목적이다.
단지 비도전성 충전제 재료의 적합한 양을 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법을 제공하는 것이 본 발명의 또 다른 목적이다.
비도전성 충전제의 약 5 중량부 내지 약 25 중량부가 포함된 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법을 제공하는 것이 본 발명의 또 다른 목적이다.
실리카 샌드(silica sand) 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법을 제공하는 것이 본 발명의 또 다른 목적이다.
비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제로 형성된 IC 칩/기판 조립물을 제공하는 것이 본 발명의 또 다른 목적이다.
범프를 형성하는 금속의 경도보다 더 큰 경도를 가지는 비도전성 충전제를 포함한 비도전성 접착제로 함께 접합되는 IC 칩/기판 조립물을 제공하는 것이 본 발명의 또 다른 목적이다.
본 발명의 이들 및 다른 목적과, 특성 및 잇점은 하기이 상세한 설명과 첨부 도면으로 명백해지게 된다.
도 1은 다수의 솔더볼(solder ball)과 언더필(underfill) 재료로 접합된 IC 칩과 기판을 포함한 종래 플립칩 패키지의 확대 횡단면의 구성도이다.
도 2A는 기판의 상단면에 언더필 재료를 분산시키기 위한 종래 방법을 예시한 구성도이다.
도 2B는 기판의 상단에 위치된 IC 칩을 가진 도 2A의 종래 방법을 도시한 구성도이다.
도 2C는 IC 칩이 사이에 언더필 재료와 함께 기판에 접합된 후 도 2A에 도시된 언더필을 분산시키기 위한 종래 방법을 예시한 구성도이다.
도 3A는 다이아몬드 톱이 IC 칩을 웨이퍼로부터 분할하기 위해 먼저 사용된 또 다른 종래 방법의 구성도이다.
도 3B는 저장 트레이에 위치된 분할된 IC 칩을 예시한 구성도이다.
도 3C는 진공 칩홀딩 장치에 의해 대응하는 기판위에 위치된 IC 칩을 예시한 구성도이다.
도 3D는 기판에 접합된 IC 칩를 예시한 구성도이다.
도 3E는 칩과 기판사이의 갭이 언더필 재료의 모세관 효과에 의해 채워진 도 3D의 플립칩 패키지를 예시한 구성도이다.
도 3F는 칩과 기판사이의 갭이 언더필 재료로 채워진 후의 도 3E의 플립칩 패키지를 도시한 구성도이다.
도 4A는 비도전성 접착제로 함께 조립된 제 3 의 종래 IC 칩/기판 조립물의 확대 횡단면도이다.
도 4B는 접착제와, 기판과 IC 칩사이에 열적 불일치(mismatch) 효과를 도시한 도 4A의 IC 칩/기판 조립물의 확대 횡단면도이다.
도 5는 열스트레스 검사에 탈락한 후 도 4B의 IC 칩/기판 조립물의 전자스캐닝 마이크로그래프를 예시한 도표이다.
도 6A는 상단면에 도포된 비도전성 접착제를 가진 본 발명의 기판의 확대 횡단면도이다.
도 6B는 상단에 위치된 IC 칩을 가진 도 6A의 본 발명의 기판의 확대 횡단면도이다.
도 6C는 내부리드 본더에서 함께 압착된 본 발명의 기판과 IC 칩의 확대 횡단면도이다.
도 6D는 비도전성 접착제로 함께 접합된 본 발명의 IC 칩/기판 조립물의 확대 횡단면도이다.
도 7은 골드범프에 압착된 충전제 입자를 예시한 도 6D의 IC 칩/기판 조립물의 전자스캐닝 마이크로그패프이다.
*도면의 주요부분에 대한 부호의 설명*
10: 플립칩(flip chip)12,36,48: 솔더볼(solder ball)
14: 언더필 층(underfill layer)16: 인쇄회로기판
18: 실리콘 칩20: 폴리아미드(polyimide) 층
22,64: 언더필 디스펜서(underfill dispenser)
24,66: 언더필 재료26,60,86: 기판의 상단면
28,56,90: 기판30: 층
32: 칩홀더(chip holder)34,72,94: IC 칩
38,50,98: IC 칩의 상단면40: 조립물
42: 웨이퍼44: 칩
46: 다이아몬드 톱52: 홀딩 트레이(holding tray)
54: 진공헤드58: 전도체
62: 플립칩 패키지68: 갭
70: 조립물74: 폴리머기제의 기판
76: 비도전성 접착제(non-conductive adhesive)
78,80,84: 본드패드(bond pads) 82,96: 골드범프(gold bump)
88: 비도전성 접착제 조성물(non-conductive adhesive composition)
92: 비도전성 충전제 입자(non-conductive filler particles)
100: IC 칩/기판 102: 골드범프의 상단면
104: 경계면
본 발명에 따르면, 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법과 상기 방법에 의해 함께 접합된 IC 칩/기판 조립물이 개시되어 있다.
바람직한 실시예에서, 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법은 작용면에 형성된 범프를 가진 IC 칩을 제공하는 단계와, 상단면에 형성된 본드패드를 가지는 기판을 제공하는 단계와, 상기 기판의 상단면의 비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제를 도포하는 단계와, 상기 기판의 상단면에 나란히 IC 칩의 작용면을 위치시킴으로써 상기 범프를 상기 본드패드에 정렬시키는 단계와, 열과 압력하에 상기 IC 칩과 기판을 함께 압착하는 공정단계에 의해 수행될 수 있다.
비도전성 접착제로 IC 칩을 기판에 본딩하는 방법에서, 비도전성 충전제는 범프의 경도보다 더 큰 경도를 가질 수 있다. 상기 비도전성 충전제는 상기 범프의 경도보다 적어도 2배 더 큰 경도를 가질 수 있다. 상기 범프는 금(Au), 니켈(Ni), 및 주석(Sn)함유 금속합금으로 이루어진 그룹으로부터 선택된 금속으로 형성될 수 있다. 기판은 폴리머 재료로 형성될 수 있는 한편, 비도전성 접착제는 열경화 폴리머 기제의 접착제일 수 있다. 상기 비도전성 충전제는 약 0.2㎛ 내지 약 20㎛, 바람직하게는 약 0.5㎛ 내지 약 10㎛ 사이의 입자크기를 가질 수 있다. 상기 비도전성 충전제는 실리카 샌드일 수 있다. 상기 방법은 바람직하게 비도전성 충전제의 약 10 중량부 내지 약 20 중량부를 포함한 비도전성 접착제를 도포하는 단계를 더 포함할 수 있다. 상기 방법은 내부리드 본더(inner-lead bonder) 장치에 상기 IC 칩과 기판을 함께 압착하는 단계를 더 포함할 수 있다.
본 발명은 또한 작용면에 형성된 범프를 가진 IC 칩과, 상단면에 형성된 본드패드를 가진 기판과, 사이에 도포되고 상기 본드패드와 전기적으로 소통되는 상기 범프와 마주보는 관계로 상기 IC 칩과 상기 기판을 함께 본딩하며, 비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제를 구비한 IC 칩/기판 조립물에 관한 것이다. 상기 IC 칩은 LCD 디스플레이 패널용 드라이버 칩일 수 있다. 상기 비도전성 충전제는 범프의 경도보다 더 큰 경도를 가질 수 있다. 상기 비도전성 충전제는 상기 범프와 상기 본드패드 사이의 전기적 소통을 방해하지 않도록 상기 범프에 압착되는 입자를 가질 수 있다. 상기 비도전성 충전제는 약 0.2㎛ 내지 약 20㎛ 사이의 입자크기를 가질 수 있다. 상기 비도전성 접착제는 열경화 폴리머 재료일 수 있다. 상기 비도전성 접착제는 에폭시일 수 있는 반면에, 상기 비도전성 충전제는 실리카 입자일 수 있다. 상기 범프는 금(Au), 니켈(Ni), 및 주석(Sn)함유 합금으로 이루어진 그룹으로부터 선택된 금속으로 형성될 수 있다. 상기 범프는 금(Au)으로 형성될 수 있으며, 상기 본드패드는 구리(Cu)로 형성될 수 있다. 상기 범프와 상기 본드패드 사이에 어떤 본딩도 있지 않다.
본 발명은 금속범프의 경도보다 더 큰 경도를 가지고, 약 5 중량부 내지 약 25 중량부 사이의 좁은, 특정 농도범위의 비도전성 충전제를 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법을 개시하고 있다. 상기 금속범프는 금(Au), 니켈(Ni), 또는 주석(Sn)함유 합금과 같은 금속재료로 형성될 수 있다. 상기 비도전성 충전제는 금속 범프재료의 경도보다 더 큰, 바람직하게는 적어도 2배 더 큰 경도를 가진 실리카 입자, 또는 다른 적합한 충전제 입자일 수도 있다.
비도전성 접착제에 의해 IC 칩을 기판에 본딩하는 본 발명의 방법이 바르게 기능하기 위해, 3가지 중요한 공정 필요조건이 충족되어야만 한다. 첫째, 상기 충전제 입자는 비도전 재료(즉, 비 전기적 도전재료)로 형성되어야 한다. 둘째, 상기 충전제 입자는 내부리드 본더에 수행된 본딩 공정동안 범프의 상단면에 압착이 될 수 있도록 상기 범프를 형성하기 위해 사용된 금속재료의 경도보다 더 큰, 바람직하게는 적어도 2배 더 큰 경도를 가져야만 한다. 셋째, 접착제는 비도전성 충전제의 적합한 양, 즉, 약 5 중량부 내지 약 25 중량부의 양을 포함해야 한다. 만일 상기 충전제가 너무 낮은 비율로 상기 접착제에 포함된다면, 상기 접착제의 열팽창계수(CTE)에서의 감소가 충분치 않아 상기 접착제와, 상기 IC 칩과 기판사이에 심한열적 불일치가 있게 된다. 한편, 만일 충전제의 농도가 너무 크게 상기 접착제에 있게 되면, 과도한 수의 충전제 입자가 기판상의 본드패드와 IC 칩상의 범프사이의 경계면에 있을 수 있어 상기 본드패드와 상기 범프 사이의 전기적 소통이 확립될 수 없게 된다. 어떤 충전제 내용물이 없는 종래 비도전성 접착제는 열적 불일치 문제로 인해 본 발명의 IC 칩/기판 조립물에 이용될 수 없다.
바람직한 실시예에서, IC 칩을 기판에 본딩하는 본 발명의 방법은 먼저 작용 면에 형성된 골드범프를 가진 IC 칩을 제공하는 단계와; 그런 후 상단면에 형성된 구리 본드패드를 가진 기판을 제공하는 단계와; 그런 후 실리카 입자와 같은 비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제가 상기 기판의 상단면에 도포되는 단계와; 그런 후 상기 범프는 상기 기판의 상단면에 나란히 놓인 IC 칩의 작용면을 위치시킴으로써 상기 본드패드와 정렬되는 단계와; 상기 IC 칩과 기판은 상기 IC 칩/기판 조립물을 형성하기 위해 열과 압력하에 함께 압착되는 공정단계에 의해 수행될 수 있다.
본 발명은 또한 작용면에 형성된 골드 범프를 가진 IC 칩과; 상단면에 형성된 구리 본드패드를 가진 기판과; 사이에 배치되고 상기 본드패드와 전기적으로 소통되는 범프와 마주보는 관계로 IC 칩과 기판을 본딩하는 실리카 입자 및 에폭시의 약 5 중량부 내지 약 25 중량부로 형성된 비도전성 접착제에 의해 구성된 IC 칩/기판 구조에 대해 나타내고 있다.
IC 칩을 기판에 본딩하는 본 발명의 방법은 어떤 반도체 조립물 응용에 사용될 수 있는 한편, 가요성 기판에 대한 LCD 디스플레이 패널용 드라이버 칩인 IC 칩을 본딩하는데 특히 적합하다.
도 6A를 참조하면, 상단면(86)에 형성된 본드패드(84)를 가진 본 발명의 기판(90)이 도시되어 있다. 공정의 제 1 단계에서, 비도전성 접착제 조성물(88)은 본드패드(84) 뿐만 아니라 상단면(86)을 덮도록 상기 기판(90)의 상단면(86)에 먼저 도포된다. 상기 비도전성 접착제는 비도전성 충전제의 약 5 중량부 내지 약 25 중량부, 바람직하게는 약 10 중량부 내지 약 20 중량부를 포함한 에폭시와 같은 열경화 폴리머 재료로 적합하게 형성될 수 있다. 바람직한 실시예에서 도시된 본 발명의 방법에 이용된 적합한 비도전성 충진제는 실리카 샌드이다. 상기 비도전성 충진제 입자(92)는 도 6D의 본 발명의 IC 칩/기판 조립물(100)의 전자스캐닝 마이크로그래프를 예시한 그래프로 도 7에 도시되어 있다.
실리카 샌드의 비도전성 충진제는 직경이 약 0.2㎛ 내지 약 20㎛ , 바람직하게는 약 0.5㎛ 내지 약 10㎛ 의 입자크기를 가져야 한다. 본 발명의 바람직한 실시예에서, 실리카 샌드 또는 SiO2입자의 13 중량부가 사용되고 있다. 엄격한 열 스트레스 주기검사를 통과한 높은 생산 신뢰성을 갖는 IC 칩/기판 조립물을 생산하기 위해, 비도전성 접착제 재료의 열팽창계수(CTE)는 IC 칩(즉, 실리콘)의 열팽창계수와 기판의 열팽창계수에 가능한 한 근접해야 한다. 상기 기판은 가요성 기판이 이용될 때, 즉, 폴리아미드(polyimide) 또는 폴리에스테르(polyester)와 같은 일반적으로 폴리머 재료로 형성된다. 가요성 기판(90)에 대해, 구리 본드패드(84)는 선택적으로, 구리와 기판사이의 접착층으로 일반 형성된다. 상기 본드패드(84)는 예를들어 12㎛의 적합한 두께와 예를 들어 40㎛의 적합한 직경을 가질 수 있다.
도 6B는 기판(90)의 상단에 위치한 작용면(98)에 형성된 다수의 범프(96)를 가진 IC 칩(94)을 예시하고 있다. 범프(96)는 비도전성 충전제 입자(92)의 경도와 비교할 때 상당히 더 낮은 경도를 가진 금속재료로 적합하게 형성될 수 있다. 예를 들어, 상기 비도전성 충전제 입자(92)가 실리카 입자일 때, 상기 범프(96)는 금(Au)으로 적합하게 형성될 수 있어 상기 충진제 입자가 상기 범프(96)의 상단면에 압력받을 수 있게 하고 상기 범프(96)와 본드패드(84)사이의 전기적 소통을 방해하지 않도록 할 수 있다. 상기 충전제 입자 및 상기 범프재료간의 경도차는 만족해야만 하는 본 발명의 신규한 방법중 핵심 필요조건이다. 상기 범프재료가 충전제 입자의 경도와 유사한 경도를 가질 때, 상기 충전제 입자는 상기 범프면에 멈추어 있게되어 내부리드 본더에서 수행된 본딩공정 후 상기 범프의 면과 상기 본드패드의 면 사이에 있는 갭을 형성하게 된다. 상기 갭은 상기 범프와 상기 본드패드 사이의 전기적 소통, 즉 상기 IC 칩(94)과 기판(90)사이의 전기적 소통을 방해한다. 상기 범프(96)는 또한 니켈(Ni), 또는 납(Pb)을 포함하거나 납(Pb)을 포함하지 않은 주석(Sn)을 함유한 솔더 합금과 같은 재료로 형성될 수도 있다.
공정의 다음 단계에서, 도 6C에 도시된 바와 같이, 내부리드 본더(110)는 IC 칩/기판 조립물(100)을 형성하는 적절한 열과 압력하에 IC 칩(94)과 기판(90)을 함께 접합하기 위해 사용된다. 상기 내부리드 본더(110)는 해당분야의 공지된 기술이므로 상세하게 기술하지 않을 것이다.
도 6D는 본딩공정이 내부리드 본더(110)에서 수행된 후 IC 칩/기판(100)의최종 조립물의 확대 횡단면도를 도시하고 있다. 전자스캐닝 현미경에 의해 얻은 또 다른 확대도면이 도 7에 도시되어 있다. 본 발명의 방법의 신규한 특징은 충전제 입자(92)가 내부리드 본더(110)에서 수행된 본딩공정 동안 골드범프(96)의 상단면(102)에 압력을 받게 되는 것을 명확히 도시하고 있다. 따라서 비록 2개의 충진제 입자(92)가 상기 골드범프(96)와 구리 본드패드(84) 사이의 경계면(104)에 존재하고 있지만, 경계면(104)에 어떠한 갭도 상기 충전제 입자(92)에 의해 형성되지 않으므로 상기 충진제 입자(92)는 골드범프와 구리 본드패드사이의 전기적 소통을 방해하지 않음을 알게된다. 이는 상기 범프재료가 상기 충전제 입자의 경도와 동일하거나 유사한 경도를 가지는 경우가 아니다.
더욱이, 도 7에 도시된 바와 같이, 만일 너무 많은 충전제 입자가 상기 범프(96)와 본드패드(84) 사이의 경계면(104)에 있다면 상기 범프와 본드패드 사이의 전기적 소통이 영향받을 수 있기 때문에, 비도전성 접착제에 존재하는 충전제 입자의 농도가 중요하다. 한편, 만일 비도전성 접착제(88)에 존재하는 충전제 입자(92)의 농도가 너무 낮다면, 상기 접착제(88)의 열팽창계수는 상기 IC 칩(94)과 기판(90)의 열팽창계수를 일치하도록 하기에는 충분히 작지 않아 열주기 검사후 신뢰성 문제를 야기하게 된다. 더욱이, 만일 상기 충전제 입자(92)가 석영입자와 같이, 전기적으로 도전재료의 형태로 있고 입자의 농도가 상기 접착제(88)에서 충분히 크다면, 전기 단락이 다수의 범프(94) 또는 다수의 본드패드(84) 사이에 발생할 수 있다.
본 발명의 신규한 방법과 상기 방법의 성공적인 실행을 위한 중요 필요조건,즉, 충전제 입자는 비도전성이야 하고; 충진제 입자의 경도는 범프를 형성하는 금속재료 보다 상당히 더 큰, 즉, 적어도 2배 더 커야하며; 충전제 입자의 농도는 접착재료의 열팽창계수를 감소시킬 정도로 커야하는 반면, 범프와 본드패드사이의 전기적 소통을 방해하지 않을 정도로 충분히 낮아야 하는 필요조건이 상기 설명과 도 6A 내지 도 7의 첨부 도면에 명확히 도시되어 있다.
본 발명은 예시한 방식으로 기술된 반면, 사용된 용어는 용어의 특성을 제한하기 보다는 설명하는 의도로 이해되어야만 한다.
더욱이, 본 발명은 바람직한 실시예 식으로 기술하고 있지만, 해당기술분야의 숙련자에게는 이들 개시가 본 발명의 다른 가능성 있는 변형에 용이하게 응용될 수 있음이 명백해 진다.
배타적인 속성 또는 권리를 갖는 본 발명의 실시예는 청구범위에서와 같이 정의되어 있다.
본 발명의 상세한 설명에 포함됨.

Claims (22)

  1. 작용면에 형성된 범프를 가진 IC 칩을 제공하는 단계와,
    상단면에 형성된 본드패드를 가진 기판을 제공하는 단계와,
    상기 기판의 상단면에 비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제를 도포하는 단계와,
    상기 기판의 상단면에 나란히 IC 칩의 작용면을 위치시킴으로써 상기 범프를 상기 본드패드에 정렬시키는 단계와,
    열과 압력하에 상기 IC 칩과 기판을 함께 압착하는 단계를 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  2. 제 1 항에 있어서,
    상기 비도전성 충전제는 상기 범프의 경도보다 더 큰 경도를 가지는 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  3. 제 1 항에 있어서,
    상기 비도전성 충전제는 상기 범프의 경도보다 적어도 2배 더 큰 경도를 가지는 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  4. 제 1 항에 있어서,
    상기 범프는 금(Au), 니켈(Ni), 및 주석(Sn)함유 금속합금으로 이루어진 그룹으로부터 선택된 금속으로 형성된 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  5. 제 1 항에 있어서,
    상기 범프는 금(Au)인 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  6. 제 1 항에 있어서,
    기판은 폴리머 재료로 형성된 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  7. 제 1 항에 있어서,
    상기 비도전성 접착제는 열경화 폴리머 기제의 접착제인 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  8. 제 1 항에 있어서,
    상기 비도전성 충전제는 약 0.2㎛ 내지 약 20㎛의 입자크기를 가진 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  9. 제 1 항에 있어서,
    상기 비도전성 충전제는 바람직하게는 약 0.5㎛ 내지 약 10㎛의 입자크기를 가진 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  10. 제 1 항에 있어서,
    상기 비도전성 충전제는 실리카 샌드(silica sand)인 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  11. 제 1 항에 있어서,
    바람직하게는 비도전성 충전제의 약 10 중량부 내지 약 20 중량부를 포함한 비도전성 접착제를 도포하는 단계를 더 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  12. 제 1 항에 있어서,
    내부리드 본더 장치에 상기 IC 칩과 상기 기판을 함께 압착하는 단계를 더 포함한 비도전성 접착제로 IC 칩을 기판에 본딩하는 방법.
  13. 작용면에 형성된 범프를 가진 IC 칩과,
    상단면에 형성된 본드패드를 가진 기판과,
    사이에 도포되고 상기 본드패드와 전기적으로 소통되는 상기 범프와 마주보는 관계로 상기 IC 칩과 상기 기판을 함께 본딩하며, 비도전성 충전제의 약 5 중량부 내지 약 25 중량부를 포함한 비도전성 접착제를 구비한 IC 칩/기판 조립물.
  14. 제 13 항에 있어서,
    상기 IC 칩은 LCD 디스플레이 패널용 드라이버 칩인 IC 칩/기판 조립물.
  15. 제 13 항에 있어서,
    상기 비도전성 충전제는 상기 범프의 경도보다 더 큰 경도를 가진 IC 칩/기판 조립물.
  16. 제 13 항에 있어서,
    상기 비도전성 충전제는 상기 범프와 상기 본드패드 사이에 전기적 소통을 방해하지 않도록 상기 범프에 압착된 입자를 가진 IC 칩/기판 조립물.
  17. 제 13 항에 있어서,
    상기 비도전성 충전제는 약 0.2㎛ 내지 약 20㎛의 입자크기를 가진 IC 칩/기판 조립물.
  18. 제 13 항에 있어서,
    상기 비도전성 접착제는 열경화 폴리머 재료인 IC 칩/기판 조립물.
  19. 제 13 항에 있어서,
    상기 비도전성 접착제는 에폭시형태이며 상기 비도전성 충전제는 실리카 샌드인 IC 칩/기판 조립물.
  20. 제 13 항에 있어서,
    상기 범프는 금(Au), 니켈(Ni), 및 주석(Sn)함유 합금으로 이루어진 그룹으로부터 선택된 금속으로 형성된 IC 칩/기판 조립물.
  21. 제 13 항에 있어서,
    상기 범프는 금(Au)으로 형성되고 상기 본드패드는 구리(Cu)로 형성된 IC 칩/기판 조립물.
  22. 제 13 항에 있어서,
    상기 범프와 상기 본드패드 사이에 본딩이 없는 IC 칩/기판 조립물.
KR1020020058948A 2002-05-21 2002-09-27 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물 KR20030090481A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/152,468 2002-05-21
US10/152,468 US6605491B1 (en) 2002-05-21 2002-05-21 Method for bonding IC chips to substrates with non-conductive adhesive

Publications (1)

Publication Number Publication Date
KR20030090481A true KR20030090481A (ko) 2003-11-28

Family

ID=27661869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020058948A KR20030090481A (ko) 2002-05-21 2002-09-27 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물

Country Status (3)

Country Link
US (1) US6605491B1 (ko)
JP (1) JP2003347352A (ko)
KR (1) KR20030090481A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741286B1 (ko) * 2006-04-06 2007-07-23 오태성 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스실장방법과 플립칩 실장방법
US7732934B2 (en) 2006-06-23 2010-06-08 Samsung Electronics Co., Ltd Semiconductor device having conductive adhesive layer and method of fabricating the same
KR101259743B1 (ko) * 2007-09-11 2013-04-30 인텔 코오퍼레이션 마이크로 전자 패키지들에서의 제1 레벨 상호연결들과 에폭시 언더 필들 사이의 향상된 접착을 위한 나노 코팅들을 형성하는 방법 및 그에 의해 형성된 구조들

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
KR100610273B1 (ko) * 2005-04-19 2006-08-09 삼성전기주식회사 플립칩 방법
US7361531B2 (en) * 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
JP2009141269A (ja) * 2007-12-10 2009-06-25 Sony Chemical & Information Device Corp 電気部品の実装方法及び実装装置
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
JP5277266B2 (ja) * 2011-02-18 2013-08-28 株式会社日立ハイテクインスツルメンツ ダイボンダ及び半導体製造方法
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088069A (ko) * 1998-05-06 1999-12-27 윌리엄 비. 켐플러 플립-칩전자장치를낮은스트레스로언더필링하는장치및방법
KR20000063759A (ko) * 2000-08-02 2000-11-06 윤덕용 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
KR20010029800A (ko) * 1999-09-20 2001-04-16 가네꼬 히사시 반도체 장치 및 그의 제조 방법
KR20010049703A (ko) * 1999-07-06 2001-06-15 비센트 비.인그라시아, 알크 엠 아헨 응력 보상 합성물과 이를 이용하여 형성한 반도체 컴포넌트

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238223B1 (en) * 1997-08-20 2001-05-29 Micro Technology, Inc. Method of depositing a thermoplastic polymer in semiconductor fabrication
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088069A (ko) * 1998-05-06 1999-12-27 윌리엄 비. 켐플러 플립-칩전자장치를낮은스트레스로언더필링하는장치및방법
KR20010049703A (ko) * 1999-07-06 2001-06-15 비센트 비.인그라시아, 알크 엠 아헨 응력 보상 합성물과 이를 이용하여 형성한 반도체 컴포넌트
KR20010029800A (ko) * 1999-09-20 2001-04-16 가네꼬 히사시 반도체 장치 및 그의 제조 방법
KR20000063759A (ko) * 2000-08-02 2000-11-06 윤덕용 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741286B1 (ko) * 2006-04-06 2007-07-23 오태성 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스실장방법과 플립칩 실장방법
US7732934B2 (en) 2006-06-23 2010-06-08 Samsung Electronics Co., Ltd Semiconductor device having conductive adhesive layer and method of fabricating the same
KR101259743B1 (ko) * 2007-09-11 2013-04-30 인텔 코오퍼레이션 마이크로 전자 패키지들에서의 제1 레벨 상호연결들과 에폭시 언더 필들 사이의 향상된 접착을 위한 나노 코팅들을 형성하는 방법 및 그에 의해 형성된 구조들
KR101300307B1 (ko) * 2007-09-11 2013-08-28 인텔 코오퍼레이션 마이크로 전자 패키지들에서의 제1 레벨 상호연결들과 에폭시 언더 필들 사이의 향상된 접착을 위한 나노 코팅들을 형성하는 방법 및 그에 의해 형성된 구조들

Also Published As

Publication number Publication date
JP2003347352A (ja) 2003-12-05
US6605491B1 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US5468995A (en) Semiconductor device having compliant columnar electrical connections
US8710651B2 (en) Semiconductor device and method for manufacturing the same
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
TWI431746B (zh) 半導體元件
US7026188B2 (en) Electronic device and method for manufacturing the same
US7981725B2 (en) Fabricating process of a chip package structure
US6844052B2 (en) Method for underfilling semiconductor components
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
US20160035591A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US6335271B1 (en) Method of forming semiconductor device bump electrodes
US20070120268A1 (en) Intermediate connection for flip chip in packages
US7554197B2 (en) High frequency IC package and method for fabricating the same
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
US6653219B2 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
US20070117265A1 (en) Semiconductor Device with Improved Stud Bump
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
US6720246B1 (en) Flip chip assembly process for forming an underfill encapsulant
KR20030010955A (ko) 반도체 플립칩 패키지 제조방법
WO2009145196A1 (ja) 半導体チップ、中間基板および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application