KR20030010955A - 반도체 플립칩 패키지 제조방법 - Google Patents

Abstract

본 발명은 반도체 플립칩 패키지 제조방법에 관한 것으로 특히, 반도체 플립칩을 피시비 기판위에 실장 후 솔더의 높이를 키움으로써 신뢰성을 증가시키기 위한 것이다.

본 발명에서, 반도체 칩 상의 칩 금속패드간의 피치가 좁아지면서 생기는 플립칩 솔더범프의 부족한 솔더의 양을 피시비 기판의 패드에 형성하여 결과적으로 플립칩 연결 후 솔더의 양을 증가시켜 플립칩 솔더의 높이를 키울 수 있게 된다.

본 발명에 따른 반도체 플립칩 패키지 제조방법은, 반도체 칩(1)상의 다수의 칩 금속패드(3)상에 형성된 범프금속(4) 위에 솔더범프(5)를 형성하여 플립칩(100)을 제조하는 공정과;

피시비 기판(6)에 적어도 한개 이상의 솔더범프(5)를 형성하는 공정과;

반도체 칩(1) 상에 형성된 솔더범프(5)가 피시비 기판(6)에 부착하기 쉽도록, 상기 피시비 기판상에 형성된 솔더범프(5)를 압인하여 솔더범프가 형성된 완성된 기판(200)을 제조하는 공정과;

상기 플립칩(100)을 솔더범프가 형성된 완성된 기판(200)에 실장하는 공정;및

상기 솔더범프(5)를 리플로우하여 플립칩(100)의 칩 금속패드(3)와 완성된 기판(200)의 기판패드(8)간을 융착시키는 공정을 포함한다.

Description

반도체 플립칩 패키지 제조방법 {Method of fabricating Flipchip package for semiconductor device}

본 발명은 반도체 플립칩 패키지 제조방법에 관한 것으로, 보다 구체적으로는 반도체의 플립칩을 기판 위에 실장 후 플립칩 솔더(solder)의 높이를 키움으로써 플립칩의 신뢰성을 증가시킬 수 있도록 한 개선된 형태의 플립칩 패키지 제조방법에 관한 것이다.

일반적으로 반도체 칩이 고집적화 및 고속화되면서 외부단자와의 연결을 기존의 골드 와이아 본딩을 사용하지 않고, 플립칩 솔더범프를 사용하여 반도체 칩과 기판간의 전기적 연결을 시키고 있다.

그 대표적인 예로 기판(substrate)에 다수개의 솔더범프(bump)가 형성된 플립칩을 실장하여 언더필을 하는 플립칩 비지에이(FCBGA; flip chip ball grid array) 반도체 패키지를 들 수 있다.

FCBGA 타입의 반도체 칩 패키지는, 기존의 골드 와이아 본딩을 사용하지 않고 솔더범프를 사용해 칩 금속패드와 기판패드를 전기적으로 연결한다. 그리고 플립칩 연결에 적용된 솔더를 기계적 및 외부 환경적인 문제로부터 보호하기 위해 언더필을 한 후 칩이 부착된 기판의 반대 면에 최종적으로 인쇄회로기판과의 전기적 연결을 위해 솔더 볼(ball)을 부착한다.

기존에는 와이아 본딩 대신 플립칩으로 연결을 함으로써 전기적 거리가 짧아져 전기적 고속화에 장점이 있으며 또한, 고집적화에 따른 플립칩 솔더범프를 어레이(array)배열을 이루어 칩 금속패드의 다핀에도 대응된다는 장점이 있다.

본 발명을 설명하기 위한 이러한 분야의 FCBGA형 반도체 패키지 구조에 대해 간단히 설명하면 다음과 같다.

도 1 에 도시한 바와 같이, 먼저 반도체 칩(1)의 칩 보호막(2)을 통해 열려진 칩 금속패드(3)와 피시비 기판(6)의 솔더 레지스트(7)를 통해 열려진 기판패드(8)간을 전기적 연결을 한다.

이때 반도체 칩 금속패드 보다 범프금속(4)을 크게 형성하고, 그 위에 솔더범프(5)를 형성하며, 기판패드(8) 상에는 플럭스 등을 바른 다음 반도체 칩(1)상의 솔더범프(5)를 기판패드(8)와 정렬하여 플립한 후 오븐에 넣어 리플로우를 거치면 솔더로 반도체 칩(1)과 피시비 기판(6)이 전기적으로 연결된다.

기판패드(8)에 플럭스를 사용하는 것은 기판패드 상에 존재하는 산화막을 제거하고 또한, 끈적끈적하기 때문에 반도체 칩(1)을 기판패드(8) 위에서 리플로우 공정 시 움직이지 않도록 잡아주기 위해서 이다. 이때 사용된 플럭스는 리플로우 공정 후에 정제된 물 및 유기용매를 사용하여 세척을 한다.

다음으로, 반도체 칩(1)과 기판(6)을 전기적으로 연결하는 솔더를 기계적인 응력 및 외부환경으로부터 보호하기 위해 에폭시 등을 기본으로 하는 언더필 재료(9)를 사용하여 언더필을 한 다음 오븐에서 언더필 재료를 경화한다.

그 다음으로, 반도체 칩(1)과 전기적으로 연결된 기판(6)의 반대면에 외부인쇄회로기판 등에 전기적으로 연결하기 위해 솔더 볼(10) 등을 부착한다.

이렇게 해서 제작된 반도체 패키지인 FCBGA는 면배열(array)이 가능하기 때문에 고집적화, 다핀화가 가능하며 반도체 추세인 경박 단소가 가능하게 된다. 또한, 전기적 거리가 짧기 때문에 전기적 신호가 빠른 반도체 칩에 적용할 수 있다는 장점이 있다.

그런데, 반도체 칩이 고집적화 되면서 전기적으로 외부단자와 연결되는 금속패드의 수가 많아지는 즉, 다핀화되어 가고 있고, 반도체 칩의 크기는 계속 작아지고 있다. 다시 말해서, 경박 단소하며 반도체 칩 상의 금속패드의 수는 증가하고 있다.

따라서, 금속패드들의 피치(금속패드 중앙에서 이웃하는 금속패드 간의 거리)도 좁아지고 있어서 금속패드 간 피치가 좁아지면 플립칩 솔더범프의 크기가 작아질 수밖에 없는 것이다. 솔더범프의 크기가 작아져 기판 위에 실장 후 최종 솔더의 높이가 낮아지면서 결과적으로 플립칩 솔더범프의 신뢰성이 저하되게 된다.

반도체 칩(1)상의 칩 금속패드(3) 간의 피치는 계속 줄어드는 추세이며, 이에 따른 솔더범프(5)의 형성 크기도 줄어들 수밖에 없으며, 이로 인한 플립칩 솔더의 신뢰성이 저하되는 것은 결국 플립칩 패키지에서 치명적인 문제가 되는 것이다.

도 2a 및 도 2b에서 보는 바와 같이, 일반적으로 플립칩 연결에 있어서 솔더범프(5)의 형성을 반도체 칩(1)상의 금속패드(3) 위에만 하고 기판(6)에는 하지 않는다.

그러므로 도 2c와 같이, 일반적으로 플립칩 연결에 있어서 반도체 칩(1)과 피시비 기판(6)간의 연결에 사용된 솔더의 양에 비례하여 플립칩 솔더(16)의 높이가 결정된다.

현재 추세와 같이 칩 금속패드(3)간 피치가 좁아져 솔더의 양이 줄어들면 플립칩 솔더(16)의 높이는 낮아지게 되는 것이다.

그러므로 솔더의 신뢰성이 솔더의 높이에 영향을 받기 때문에 결과적으로 플립칩 솔더의 신뢰성이 낮아지게 되는 문제가 발생하는 것이다.

이러한 분야에 관한 종래 기술로서, 국내 특허출원 공개번호 특2000-73632호와 같은 반도체 패키지의 솔더 볼 또는 솔더범프, 솔더 바 및 이를 이용한 반도체패키지의 구성은, 개구부가 형성된 피시비 기판 내에 반도체 칩을 구성할 수 있으므로 경박단소한 패키지를 구현할 수 있으며, 대용량 패키지 생산을 위한 몰딩 공정 등 패키지 제조공정을 단순화할 수 있도록 한 것이고,

국내 특허출원 특2001-28992호와 같은 반도체 패키지 및 그의 제조방법은 반도체 칩 또는 패키지와 기판과의 열팽창 차이에 의한 솔더 볼 또는 솔더범프, 솔더바 등의 사이에 발생되는 응력에 의한 솔더 재료에 발생되는 반복 크리이프 현상에 의한 연결부 수명 감소를 제작비용의 증가 없이 간단하게 완화시킬 수 있도록 한 것으로, 위와 같은 목적을 달성하기 위하여 반도체 칩 또는 패키지의 내부를 탄성계수가 작은 고분자 등의 물질로 형성하고, 그 외부를 1층 이상의 금속층으로 형성한 솔더 볼 또는 솔더범프, 솔더 바를 이용하여 반도체 칩 또는 반도체 패키지와 이를 실장하는 기판을 전기적으로 접속함으로써 별도의 공정 추가나 비용의 증가없이 반도체 패키지의 실장 이후, 반복 열 응력에 의해 패키지와 이를 실장하는 기판, 패키지와 솔더 볼 또는 패키지를 실장하는 기판과 솔더 사이의 열팽창 계수 차이에 의한 솔더의 신뢰성 저하를 현저히 개선시키는 것이다.

그러나 위와 같은 형태의 반도체 패키지 및 그 제조방법은 종래의 플립칩의 기술내용 중 주로 반도체 칩 쪽에 솔더범프를 형성하는 기술에 관한 것이어서 본 발명과는 그 분야가 다른 것이다.

반도체 패키지에 있어서 솔더범프(solder bump)를 증가시켜야 하는 가장 중요한 이유는, 반도체 칩 패키지(1)와 피시비 기판(6) 사이의 열팽창계수 차이에 의해 발생된 변형에 의하여 솔더 볼이 모두 흡수하게 되며, 솔더 볼 변형이 매우 크게 걸리게 되고 또한, 솔더 볼의 윗 부분 즉, 패키지 밑면과 닿아 있는 부분의 단면적이 매우 작게 된다.

따라서 이러한 원인이 복합적으로 작용하여 반도체 칩과 솔더 볼이 접합된 부분에서 최대 변형률이 나타나게 되어 가열과 냉각이 반복됨에 따라 가장 약한 이부분에서 크리이프(creep) 크랙(crack)의 발생, 진전 및 파손이 발생하게 되므로 솔더 볼의 수명이 낮게 된다. 따라서 반도체 패키지에 있어서 솔더범프(solder bump)를 증가시켜야 하는 가장 중요한 이유가 여기에 있는 것이다.

본 발명은 반도체 플립칩 패키지에서 발생될 수 있는 플립칩 솔더의 신뢰성을 개선하는 방법 및 이에 대한 제조 방법을 제시하고자 한다.

본 발명의 목적은 상기와 같은 플립칩 솔더의 신뢰성 문제점을 해결하기 위해 개발된 것으로, 반도체 칩 뿐만 아니라 기판쪽에도 솔더범프를 형성하여 반도체 칩을 기판 위에 실장 후 솔더의 높이를 키움으로 플립칩 솔더의 신뢰성을 개선하도록 한 것이다.

본 발명의 다른 목적은, 금속패드간 피치가 좁아지면서 솔더의 양이 줄어드는 문제를 해결하고, 사용된 솔더의 양이 많으면 그만큼 플립칩 솔더의 높이는 증가하도록 한 것이다.

본 발명의 또 다른 목적은, 반도체 칩 상의 금속패드간 피치가 좁아지면서 생기는 플립칩 솔더범프의 부족한 솔더의 양을 피시비 기판의 패드에 형성하여 결과적으로 플립칩 연결 후 솔더의 양을 증가시켜 플립칩 솔더의 높이를 키울 수 있도록 한 것이다.

도 1 은 골드 와이아 본딩 대신 솔더범프가 형성된 반도체 칩을 피시비 기판위에 전기적으로 연결한 플립칩 비지에이(FCBGA: flip chip ball grid array) 반도체 패키지를 도시한 단면도

도 2 는 종래 기술에 의한 솔더범프가 형성된 반도체 칩을 피시비 기판 위에 플립칩을 연결하는 방법을 도시한 단면도

도 3 은 본 발명에 따른 솔더범프가 형성된 반도체 칩을 솔더범프가 형성된 피시비 기판 위에 실장 하는 방법을 도시한 단면도

도 4, 5 는 본 발명에 따른 반도체 칩 및 피시비 기판 상에 솔더범프를 형성하는 공정을 도시한 단면도

도 6 는 기판에 범프를 형성한 것과 그렇지 아니한 것에 대한 기판에 실장후 범프의 높이를 보여주는 그래프

*도면의 주요부분에 대한 부호의 설명*

1 : 반도체 칩 2 : 칩 보호막

3 : 칩 금속패드 4 : 범프금속(Under Bump Metallugy: UBM)

5 : 솔더범프 6 : 기판(Substrates)

7 : 솔더 레지스트(Solder resist) 8 : 기판패드

9 : 언더필 재료(Underfill Materials) 10: 솔더 볼

11 : 프린트용 마스크(Mask) 12 : 솔더페이스트(Solder Paste)

13 : 블레이드(Blade) 14 : 압인공정장치(Coining Tool)

15: 압인된 범프(Coined Bump) 16: 플립칩 솔더

100 : 플립칩 200 : 완성된 기판

상기한 바와 같은 목적을 달성하기 위한 본 발명의 플립칩 패키지 제조방법은, 반도체 칩상의 다수의 칩 금속패드상에 형성된 범프금속 위에 솔더범프를 형성하여 플립칩을 제조하는 공정과;

피시비 기판에 적어도 한개 이상의 솔더범프를 형성하는 공정과;

반도체 칩상에 형성된 솔더범프가 피시비 기판에 부착하기 쉽도록, 상기 피시비 기판상에 형성된 솔더범프를 압인하여 솔더범프가 형성된 완성된 기판을 제조하는 공정과;

상기 플립칩을 솔더범프가 형성된 완성된 기판에 실장하는 공정; 및

상기 솔더범프를 리플로우하여 플립칩의 칩 금속패드와 완성된 기판의 기판패드간을 융착시키는 공정을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 신뢰성이 개선된 반도체 플립칩 패키지 제조방법에 대한 바람직한 실시예를 상세히 설명한다.

먼저, 도 3a 와 같이, 반도체 칩(1)에서 칩 보호막(2)을 통해 열려진 칩 금속패드(3)상에 칩 금속패드 보다 범프금속(4)을 크게 형성한다.

그리고, 도 3b와 같이 일종의 프린트용 마스크(11)와 블레이드(13)를 사용하여 솔더 페이스트(12)를 프린팅하거나 또는 도금을 한 후 도 3c와 같이 프린트용 마스크(11)를 제거한 다음, 오븐에 넣어 180℃ 이상의 온도에서 리플로우 공정을 거쳐 도 3d와 같은 솔더범프(5)를 형성하여 완성된 플립칩(100)을 제조한다. 도 3b에서 상기 방법 이외에 솔더 볼을 부착하는 방법을 사용할 수도 있다.

상기 프린트용 마스크(11)는 일반적으로 홀(Hole) 가공이 되어있는 금속 마스크를 사용한다. 도금 시에는 금속 마스크를 사용하지 않고 감광성 재료를 25∼200㎛ 두께로 도포하여 금속 마스크 패턴과 동일하게 도금할 범프금속(4) 부분을 오픈하여 감광성 재료를 통해 열려진 범프금속(4) 상에 도금을 한다. 범프금속(4)이 열려진 감광성 재료가 또한 솔더 페이스트(12) 프린팅 시 금속 마스크 대신 사용될 수 있다.

이때 도포되는 감광성 재료의 두께는 점도에 의해 결정된다. 현재 사용되어지는 감광성 재료의 점도는 10~50 cps 정도이며, 이 점도로 이룰 수 있는 두께는 최대 10㎛ 가 되기 어렵다. 따라서, 감광성 재료의 점도는 적용되는 두께에 따라 100~20,000 cps이어야 된다. 공정성에 따라 연속적으로 2번을 도포하여 두께를 높이는 방법도 있다. 즉, 감광성 재료 자체 특성에 의해 고점도(1,000~20,000 cps)일때 도포 특성이 안 좋을 경우 점도를 50~1,000 cps로 낮춰 2번을 도포하여 원하는 두께를 맞추는 경우이다. 그리고 상기 감광성 재료는 양각성과 음각성의 두 종류 재료를 사용한 것이다.

다음, 도 4a와 같이 피시비 기판(6)에서 솔더 레지스트(7)를 통해 열려진 표면 처리된 기판 금속패드(8)상에 도 4b와 같이 일종의 프린트용 마스크(11)와 블레이드(13)를 사용하여 솔더 페이스트(12)를 프린팅하거나 또는 도금을 하여 도 4c와 같이 마스크를 제거한 다음, 오븐에 넣어 180℃ 이상의 온도에서 리플로우 공정을 거쳐 도 4d와 같은 솔더범프(5)를 형성한다.

상기 반도체 칩(1)상 및 피시비 기판(6)상에 형성된 솔더범프(5)로 사용되는 재료는 공융점 솔더(Eutectic solder ; 63Sn/ 37Pb), 고융점(High Lead solder ; 90∼95Pb/Sn), 납이 없는 솔더(Lead free solder ; Sn/Ag/Cu or Su/Ag/Bi etc.)가 있다.

일반적으로 공정이 용이하고 저가의 공융점 솔더가 많이 사용되며, 높은 패키지 신뢰성을 요구할 때는 고융점 솔더가 적용되기도 한다. 또한, 현재에는 납에 대한 환경 문제가 제기되면서 납이 없는 솔더가 적용되기도 한다. 따라서, 반도체 칩 특성 및 패키지 신뢰성 요구에 따라 상기 세 가지 솔더 중 1종을 선택해서 사용한다.

도 4d의 도면에서 보는 바와 같이, 솔더범프(5)가 구형이기 때문에 반도체 칩 상에 형성된 솔더범프를 피시비 기판에 정렬하기 어렵다.

따라서, 도 4e와 같이 압인공정장치(Coining Tool:14)를 사용하여 압인공정을 행하여 도 4f와 같이 반도체 칩을 플립칩과 연결하기 쉽게 상기 솔더범프(5)의 구형이 평평하게 압인된 범프(coined bump:15)를 만들어 주므로서 솔더범프가 형성된 완성된 기판(200)을 제조한다. 압인공정에서 압인 시 상온에서 많은 힘으로 눌러주면 기판패드(6)에 손상을 줄 수 있으므로 소성변형이 잘 일어날 수 있는 상온(298K = 25℃ )부터 0.85Tm ( K )(Tm = Melting point : 녹는점) 사이의 온도에서 행한다.

즉, 기판패드(6)에 손상을 주지 않으면서 압인공정이 잘 될 수 있는 솔더가 연화되는(물러지는) 온도를 말하며, 이 온도는 0.85Tm(K)을 넘지 않는다. 0.85Tm에서 녹는점(Tm)은 절대온도(섭씨온도 + 273℃)이며 단위는 K (Kelvin)이다.

녹는점에 가까운 온도 즉, 0.9∼1Tm(K)에서는 솔더가 액상에 가깝기 때문에 실제로 압인공정을 행할 수가 없어 고체를 유지하면서도 소성가공이 가능한 0.85Tm이하의 온도에서 압인공정을 한다.

공융점 솔더(Eutectic solder ; 63Sn/37Pb)를 예로 들면, 공융점 솔더는 녹는점이 섭씨 180℃ 이며, 절대온도로 표시하면 453K 이다. 0.85Tm은 385K 이므로 압인공정을 하는 온도는 298 ~ 385K 이며, 섭씨로 환산해 주면 25∼112℃ 이다.

도 5a 및 도 5b에서 나타낸 바와 같이, 상기 도 3d와 같이 제작된플립칩(100)을 준비한 다음, 먼저 도 4f와 같이 제작된 솔더범프가 형성된 기판(200)에서 압인된 범프(15)에 플럭스를 바르고 플립칩(100)을 실장하여 도 5c와 같이 완성된 반도체 플립칩 패키지를 제조한다.

그러므로, 기존에 솔더범프가 형성되지 않은 기판을 적용할 때보다 플립칩 솔더(16)의 높이가 증가된 플립칩 연결을 하게 되는 것이다.

한편, 도 6은 기판에 압인된 범프(15)를 형성하지 않았을 때와 압인된 범프(15)를 형성하였을 때의 범프 높이에 비교예를 그래프로 나타내었다.

여기에서, X 축이 반도체 칩(1) 상에 형성된 범프의 높이 이며, Y축은 반도체 칩(1)을 피시비 기판(6)에 실장 후 형성된 솔더의 높이 이다.

이때, 상기 반도체 칩(1) 위의 칩 금속패드(3)상의 범프금속(4)의 지름이 112 ㎛이며, 피시비 기판(6)상의 열려진 기판패드(8)의 지름은 120 ㎛이다. 피시비 기판(6)에 형성된 압인공정을 거친 범프의 지름이 150㎛이며 두께는 25㎛이다.

도 6의 그래프에서 보는 바와 같이, 보통 피시비 기판(6)에 압인된 범프(15)가 없이 실장을 해보면 반도체 칩(1) 상의 범프 높이 대비 약 30~50% 정도가 줄어드는 것을 알 수 있다. 피시비 기판(6) 상에 압인된 범프(15)를 형성하면 기존 범프 높이 대비 1.5배 정도 이상 즉, 플립칩 솔더(16)의 범프 높이를 증가시하는 것을 알 수 있다.

이상과 같은 본 발명의 반도체 플립칩 패키지 제조방법은, 반도체 칩을 피시비 기판 위에 실장 후 플립칩 솔더(16)의 높이를 키움으로써 반도체 플립칩 패키지의 신뢰성을 증가시키는 효과가 있다.

그리고 본 발명의 플립칩 패키지 제조방법을 적용하면, 반도체 칩 상의 금속패드간 피치가 좁아지면서 생기는 플립칩 솔더범프의 부족한 솔더의 양을 피시비 기판의 기판패드에 형성하므로서, 결과적으로 플립칩 연결 후 솔더의 양을 증가시켜 플립칩 솔더의 높이를 키울 수 있게 되는 효과가 있다.

도 6의 그래프에서 보는 바와 같이, 보통 피시비 기판(6)에 압인된 범프(15) 형성 없이 플립칩 연결을 하는 것 보다 기판에 압인된 범프(15)를 형성해서 플립칩 연결을 하는 것의 솔더의 높이가 약 1.5배 정도 증가하는 효과를 볼 수 있다. 즉, 금속패드 간 피치가 줄어들더라도 플립칩 솔더의 신뢰성이 낮아지지 않는 효과가 있는 등의 제반 특, 장점이 있다.

Claims (8)

1. 반도체 칩(1)상의 다수의 칩 금속패드(3)상에 형성된 범프금속(4) 위에 솔더범프(5)를 형성하여 플립칩(100)을 제조하는 공정과;

   피시비 기판(6)에 적어도 한개 이상의 솔더범프(5)를 형성하는 공정과;

   반도체 칩(1)상에 형성된 솔더범프(5)가 피시비 기판(6)에 부착하기 쉽도록, 상기 피시비 기판상에 형성된 솔더범프(5)를 압인하여서 솔더범프가 형성된 완성된 기판(200)을 제조하는 공정과;

   상기 플립칩(100)을 솔더범프가 형성된 완성된 기판(200)에 실장하는 공정; 및

   상기 솔더범프(5)를 리플로우하여 플립칩(100)의 칩 금속패드(3)와 완성된 기판(200)의 기판패드(8)간을 융착시키는 공정을 포함하는 반도체 플립칩 패키지 제조방법.
2. 제 1 항에 있어서,

   상기 반도체 칩(1)과 피시비 기판(6)상에 솔더범프(5)를 형성하는 공정은, 솔더 페이스트(12)를 프린팅하거나, 도금하거나, 솔더 볼을 부착하는 방법 중 선택된 어느 하나의 방법으로 제조하는 것이 특징인 반도체 플립칩 패키지 제조방법.
3. 제 2 항에 있어서,

   상기 솔더 페이스트(12)를 프린팅하는 공정은, 금속 마스크를 사용하는 방법이나, 감광성 재료를 이용하여 금속 마스크 대용으로 하는 방법 중 선택된 어느 하나의 방법으로 제조하는 것이 특징인 반도체 플립칩 패키지 제조방법.
4. 제 2 항에 있어서,

   상기 솔더범프(5)를 형성하기 위해 도금하는 공정은, 감광성 재료를 사용하여 칩 금속패드(3)상의 범프금속(4) 부분이 열려지도록 형성한 후 도금하여 제조하는 것이 특징인 반도체 플립칩 패키지 제조방법.
5. 제 4 항에 있어서,

   상기 감광성 재료의 도포 두께는 25~200 ㎛ 이고, 감광성 재료의 도포 전 점도는 100~20,000 cps 인 것이 특징인 반도체 플립칩 패키지 제조방법.
6. 제 1 항에 있어서,

   상기 피시비 기판(1)상에 솔더범프(5)를 압인하는 공정은, 온도 298K~0.85Tm(K)(Tm:솔더의 녹는점이며 단위는 절대온도 K) 사이에서 행하는 것이 특징인 반도체 플립칩 패키지 제조방법.
7. 제 1 항에 있어서,

   상기 플립칩(100)을 완성된 기판(200)에 실장하는 공정은, 상기 완성된기판(200)에 형성된 압인된 범프(15)의 산화막 제거와 플립칩(100)을 고정하기 위해 플럭스를 사용한 것이 특징인 반도체 플립칩 패키지 제조방법.
8. 제 1 항에 있어서,

   상기 솔더범프(5)에 사용된 재료는 공융점(Eutectic solder ; 63Sn/ 37Pb), 고융점(High Lead solder ; 90∼95Pb/Sn), 납이 없는 솔더(Lead free solder ; Sn/Ag/Cu or Sn/Ag/Bi etc.) 중 선택된 1종으로 제조한 것이 특징인 반도체 플립칩 패키지 제조방법.