KR100648039B1 - 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 - Google Patents

솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 Download PDF

Info

Publication number
KR100648039B1
KR100648039B1 KR20040072992A KR20040072992A KR100648039B1 KR 100648039 B1 KR100648039 B1 KR 100648039B1 KR 20040072992 A KR20040072992 A KR 20040072992A KR 20040072992 A KR20040072992 A KR 20040072992A KR 100648039 B1 KR100648039 B1 KR 100648039B1
Authority
KR
South Korea
Prior art keywords
ball
solder
wire
wiring board
bumps
Prior art date
Application number
KR20040072992A
Other languages
English (en)
Other versions
KR20060024117A (ko
Inventor
김재홍
김희석
전종근
신화수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040072992A priority Critical patent/KR100648039B1/ko
Priority to US11/070,212 priority patent/US7427558B2/en
Publication of KR20060024117A publication Critical patent/KR20060024117A/ko
Application granted granted Critical
Publication of KR100648039B1 publication Critical patent/KR100648039B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조 방법 및 구조에 관한 것이다. 본 발명은 볼 미부착 불량, 볼 단락 불량, 볼 변형 불량과 같은 종래의 문제점들을 해결하고, 미세 볼 피치를 구현할 뿐만 아니라, 솔더 볼의 접합 신뢰도를 향상시키기 위한 것이다. 본 발명의 솔더 볼 형성 방법에 따르면, 먼저 와이어 본딩을 통하여 배선 기판의 랜드 패턴 위에 와이어 볼 범프를 형성하고, 스크린 프린트를 통하여 와이어 볼 범프 위에 솔더 크림을 도포한다. 이어서, 리플로우를 통하여 솔더 크림을 용융시킴으로써 와이어 볼 범프가 내장된 솔더 볼을 형성한다.
솔더 볼, 와이어 볼 범프, 스크린 프린트, 솔더 크림

Description

솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조 방법 및 구조 {method of forming solder ball and related fabrication and structure of semiconductor package using the method}
도 1 내지 도 5는 본 발명의 실시예에 따른 솔더 볼 형성 방법을 나타내는 도면으로서,
도 1은 솔더 볼 형성 이전까지의 제조 공정이 완료된 반도체 패키지를 도시한 단면도이고,
도 2는 와이어 본딩을 통하여 랜드 패턴 위에 형성된 와이어 볼 범프를 도시한 단면도이고,
도 3은 스크린 프린트를 통하여 와이어 볼 범프 위에 솔더 크림을 도포하는 과정을 도시한 단면도이고,
도 4는 스크린 프린트 후에 와이어 볼 범프를 내장하면서 랜드 패턴 위에 형성된 솔더 크림을 도시한 단면도이고,
도 5는 리플로우를 통하여 용융된 솔더 크림으로부터 형성된 솔더 볼을 나타내는 단면도이다.
도 6a 내지 도 6c는 본 발명이 적용되는 각종 반도체 패키지의 유형을 예시한 단면도이다.
<도면에 사용된 참조 부호의 설명>
10, 10a, 10b, 10c: 반도체 패키지(semiconductor package)
11, 11a, 11b: 배선 기판(circuit substrate)
11-1, 11-2: (배선 기판의) 제1 면, 제2 면
12: 랜드 패턴(land pattern) 13: 집적회로 칩(IC chip)
14: 금속 와이어(metal wire) 14a: 금속 범프(metal bump)
15, 15a: 밀봉 수지(sealing resin) 16: 와이어 볼 범프(wire ball bump)
16a: 와이어 꼬리(wire tail) 17: 솔더 크림(solder cream)
18: 솔더 볼(solder ball) 19: 탄성중합체(elastomer)
20: 스크린 마스크(screen mask) 21: 개구부(opening)
22: 스퀴즈(squeeze)
본 발명은 반도체 패키지 제조 기술에 관한 것으로서, 보다 구체적으로는 반도체 패키지의 솔더 볼을 형성하는 방법 및 이를 이용한 패키지 구조에 관한 것이다.
반도체 웨이퍼에 제조되는 집적회로 소자를 전자제품에 사용하기 위해서는 집적회로 소자를 칩 단위로 절단하여 분리한 후 패키지 조립(package assembly)을 거쳐야 한다. 반도체 패키지는 집적회로 칩을 물리적으로 지지하고 외부 환경으로 부터 보호할 뿐만 아니라 집적회로 칩에 전기적인 접속 경로를 제공하기 위한 것이다. 오늘날의 패키지 기술은 반도체 제품의 가격, 성능, 신뢰성 등을 좌우할 만큼 그 중요성이 매우 커지고 있다.
반도체 패키지의 유형은 매우 다양하다. 그 중의 대표적인 것이 배선 기판의 한쪽 면에 집적회로 칩을 부착하고 반대쪽 면에 패키지의 외부접속 단자로 사용되는 솔더 볼(solder ball)을 배치한 형태이다. 이와 같이 솔더 볼을 면 배치하는 형태는 입출력 핀 수의 확대, 패키지 실장 밀도의 증가, 전기신호 전달 경로의 단축 등의 여러 장점이 있다.
배선 기판에 솔더 볼을 형성하는 기존의 방법으로 대표적인 것은 솔더 볼 부착(solder ball attach) 방법이다. 솔더 볼 부착 방법을 간략히 설명하면, 우선 배선 기판의 랜드 패턴(land pattern)에 플럭스(flux)를 도포한 다음, 볼 부착 장비를 사용하여 플럭스 위에 솔더 볼을 부착시킨다. 이어서, 리플로우(reflow)를 통해 솔더 볼을 용융시켜 솔더 볼이 랜드 패턴 위에 완전히 접합되도록 한다.
이와 같은 종래의 솔더 볼 형성 방법은 다음과 같은 여러 문제점을 안고 있다. 먼저, 솔더 볼 부착 과정에서 볼 미부착 불량이 종종 발생한다. 솔더 볼 부착 과정은 자동화된 볼 부착 장비를 사용하여 수많은 솔더 볼들을 플럭스가 도포된 랜드 패턴 위에 공급하는 것인데, 볼 한 개의 크기가 약 0.3~0.4㎜ 정도로 매우 작을 뿐만 아니라, 볼 부착 장비에서 공급하는 볼의 개수가 수백, 수천 개에 이르다 보니 볼 미부착 불량이 발생할 개연성은 매우 높다.
또한, 볼 피치(pitch)가 약 0.3㎜ 이하로 매우 작은 경우에는 플럭스의 넘침 (overflow)에 따른 볼 단락(short) 불량이 종종 발생한다. 플럭스는 점도가 낮은 수용성 용제이기 때문에 랜드 패턴의 영역 밖으로 퍼지는 현상을 피할 수 없다. 따라서 볼 피치가 매우 작은 경우에는 이웃하는 랜드 패턴에 도포된 플럭스끼리 붙어버릴 수 있으며, 이에 따라 리플로우에 의하여 용융된 솔더 볼 역시 서로 붙어버리는 단락 현상이 발생할 수 있다.
또 다른 문제는 볼 변형 불량이다. 랜드 패턴에 플럭스를 도포할 때 플럭스가 랜드 패턴의 한쪽에 치우쳐 도포되면, 리플로우에 의하여 용융된 솔더 볼 역시 정상적인 형태를 벗어나 변형된 형태를 가지게 된다.
그밖에, 랜드 패턴의 소재인 구리(Cu) 성분과 솔더 볼의 주석(Sn) 성분이 금속반응 및 확산을 일으켜 금속간 화합물층을 형성함으로써 전기적 신뢰성에 나쁜 영향을 미치기도 한다.
본 발명은 솔더 볼 형성 방법의 종래 기술에서 나타나는 여러 문제점들을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 볼 미부착 불량, 볼 단락 불량, 볼 변형 불량 등을 방지할 수 있는 새로운 솔더 볼 형성 방법을 제공하고자 하는 것이다.
본 발명의 다른 목적은 미세 볼 피치를 구현하고 솔더 볼의 접합 신뢰도를 향상시킬 수 있는 솔더 볼 형성 방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 상기한 목적에 의하여 제공되는 솔더 볼 형성 방법을 반도체 패키지의 제조 방법과 패키지 구조에 적용하고자 하는 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 배선 기판의 랜드 패턴 위에 와이어 볼 범프를 형성하고, 와이어 볼 범프 위에 솔더 크림을 도포하며, 솔더 크림을 용융시켜 와이어 볼 범프가 내장된 솔더 볼을 형성하는 단계들로 이루어진 솔더 볼 형성 방법을 제공한다.
본 발명에 따른 솔더 볼 형성 방법에 있어서, 솔더 크림을 도포하는 단계는 스크린 프린트를 통하여 이루어질 수 있다. 스크린 프린트는 배선 기판에 스크린 마스크를 밀착시켜 스크린 마스크의 개구부 안에 와이어 볼 범프를 위치시키는 단계와, 솔더 크림을 개구부 안에 밀어 넣어 와이어 볼 범프가 솔더 크림 내부에 내장되도록 하는 단계로 이루어질 수 있다. 스크린 마스크의 개구부의 직경은 와이어 볼 범프의 직경보다 큰 것이 바람직하다.
본 발명에 따른 솔더 볼 형성 방법에 있어서, 와이어 볼 범프를 형성하는 단계는 와이어 본딩을 통하여 이루어질 수 있다. 와이어 본딩은 금속 와이어를 볼 본딩하여 랜드 패턴 위에 볼 형태의 접합부를 형성하는 단계와, 볼 접합부 위쪽에서 금속 와이어를 절단하는 단계로 이루어질 수 있다.
본 발명에 따른 솔더 볼 형성 방법에 있어서, 배선 기판은 인쇄 회로 기판 또는 폴리이미드 테이프인 것이 바람직하다. 또한, 솔더 크림은 솔더 페이스트와 플럭스 성분이 혼합된 물질일 수 있다.
본 발명은 또한, 제1 면과 제2 면을 포함하는 배선 기판을 제공한 후, 배선 기판의 제1 면에 집적회로 칩을 부착하고, 집적회로 칩을 배선 기판의 제1 면에 전 기적으로 연결한 다음, 상기 방법에 의하여 배선 기판의 제2 면에 와이어 볼 범프가 내장된 솔더 볼을 형성하는 단계들로 이루어지는 반도체 패키지의 제조 방법과, 이에 따라 제조되는 반도체 패키지의 구조를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
실시예
본 발명의 실시예에 따른 솔더 볼 형성 방법이 도 1 내지 도 5에 도시되어 있다. 도 1은 솔더 볼 형성 이전까지의 제조 공정이 완료된 반도체 패키지(10)를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지(10)는 인쇄 회로 기판(PCB) 또는 폴리이미드 테이프(polyimide tape)와 같은 배선 기판(11)을 사용한다. 배선 기판(11)은 서로 반대되는 제1 면(11-1)과 제2 면(11-2)을 포함한다. 제2 면(11-2)에는 랜드 패 턴(12, land pattern)이 소정의 면 배열 형태로 다수 형성되어 있다.
랜드 패턴(12)은 패키지(10)의 외부접속 단자인 솔더 볼이 형성될 부위로서, 구리(Cu) 소재로 만들어지는 것이 일반적이며 표면에 금(Au)이 도금되기도 한다. 잘 알려진 바와 같이 랜드 패턴(12)을 제외한 배선 기판(11)의 제2 면(11-2)에는 솔더 마스크(도시되지 않음, solder mask)가 형성되기도 하며, 이 경우 랜드 패턴(12)은 SMD(solder mask defined) 유형 또는 NSMD(non-solder mask defined) 유형으로 형성될 수 있다. 또한, 랜드 패턴(12)의 표면에는 솔더 볼과의 접합 면적을 증가시키기 위하여 홈이 파이거나 굴곡이 형성될 수 있다.
배선 기판(11)의 제1 면(11-1)에는 일반적인 칩 부착 공정을 통하여 집적회로 칩(13, IC chip)이 부착된다. 또한, 집적회로 칩(13)은 일반적인 와이어 본딩 공정을 통하여 금속 와이어(14)로 배선 기판(11)에 전기적으로 연결된다. 또한, 집적회로 칩(13)과 금속 와이어(14)는 일반적인 몰딩 공정을 통하여 밀봉 수지(15) 안에 밀봉되어 외부 환경으로부터 보호된다.
이러한 구조는 배선 기판(11)을 이용한 패키지(10)의 일반적인 구조로서, 본 발명이 적용 가능한 패키지 구조를 예시한 것에 지나지 않는다. 따라서, 배선 기판(11)의 제1 면(11-1) 쪽에 구현되는 패키지 구조는 매우 다양한 구성과 형태로 제공될 수 있으며, 본 발명은 도 1에 예시된 패키지 구조에 한정되지 않는다. 본 발명이 적용될 수 있는 각종 패키지 유형이 도 6a 내지 도 6c에 예시되어 있으며, 이에 대해서는 후술하겠다.
도 2는 와이어 본딩을 통하여 랜드 패턴(12) 위에 형성된 와이어 볼 범프 (16)를 도시한 단면도이다. 도 2에 도시된 바와 같이, 솔더 볼을 형성하기 전에 먼저 와이어 본딩 공정을 이용하여 랜드 패턴(12) 위에 와이어 볼 범프(16)를 형성한다. 와이어 볼 범프(16)는 금속 와이어를 볼 본딩(ball bonding)하여 랜드 패턴(12) 위에 볼 형태의 접합부를 형성한 다음, 와이어 본딩 설비의 제어를 통하여 볼 접합부 위쪽에서 와이어를 절단시키는 방법으로 형성한다. 이러한 방법은 본 발명이 속하는 기술 분야에 잘 알려져 있으므로 자세한 설명은 생략한다.
와이어 볼 범프(16)의 크기는 최종적으로 형성하고자 하는 솔더 볼의 크기, 볼 피치 등에 따라 결정된다. 또한, 사용되는 금속 와이어의 직경, 와이어 본딩에 의하여 생기는 볼 접합부의 직경, 와이어를 절단하면서 생기는 와이어 꼬리(16a, wire tail)의 유무 등을 변경하여 와이어 볼 범프(16)의 크기를 조절할 수 있다. 와이어 볼 범프(16)의 형성에 사용되는 금속 와이어는 금(Au) 또는 구리(Cu) 등의 전도성 소재로 이루어지며, 집적회로 칩(13)과 배선 기판(11) 간의 전기적 연결에 사용되는 통상의 금속 와이어(14)보다 다소 직경이 큰 것을 사용한다. 예컨대, 통상의 금속 와이어(14)의 직경이 약 25㎛이면, 와이어 볼 범프(16)를 만드는 금속 와이어의 직경은 약 50㎛이고, 와이어 본딩에 의하여 생기는 볼 접합부의 직경은 약 150㎛이다.
랜드 패턴(12) 위에 와이어 볼 범프(16)를 형성한 후에는 와이어 볼 범프(16) 위에 솔더 크림(solder cream)을 도포한다. 도 3은 스크린 프린트(screen print)를 통하여 와이어 볼 범프(16) 위에 솔더 크림(17)을 도포하는 과정을 도시한 단면도이다.
도 3을 참조하면, 먼저 배선 기판(11)의 제2 면에 스크린 마스크(20, screen mask)를 밀착시킨다. 스크린 마스크(20)는 다수의 개구부(21, opening)를 가지고 있는데, 개구부(21)는 배선 기판(11)의 랜드 패턴(12) 배열 형태에 대응하여 형성되어 있다. 따라서 스크린 마스크(20)를 배선 기판(11)에 밀착시키면, 각각의 개구부(21) 안에 와이어 볼 범프(16)가 위치하게 된다. 개구부(21)의 직경은 와이어 볼 범프(16)의 직경보다 크며, SMD 랜드 패턴의 직경보다는 작게, NSMD 랜드 패턴의 직경보다는 크게 설정할 수 있다.
이어서, 스퀴즈(22, squeeze)를 사용하여 솔더 크림(17)을 개구부(21) 안으로 밀어 넣는다. 솔더 크림(17)은 솔더 볼의 소재인 솔더 페이스트(solder paste)와 플럭스 성분이 혼합된 물질이다. 따라서, 솔더 크림(17)은 플럭스 단독으로 사용될 때보다 다소 큰 점성을 가지게 된다. 플럭스는 잘 알려진 바와 같이 랜드 패턴(12)으로부터 불순물을 제거하고 랜드 패턴(12)과 솔더 볼 사이의 접합을 돕는 역할을 한다. 솔더 페이스트는 주석(Sn)과 납(Pb) 성분이 약 60대 40 또는 63대 37의 조성 비율로 혼합되어 있다.
스퀴즈(22)를 사용하여 스크린 마스크(20)의 개구부(21) 안에 솔더 크림(17)을 채우고 난 후 스크린 마스크(20)를 제거하면, 도 4에 도시된 바와 같이 와이어 볼 범프(16)를 내장하면서 랜드 패턴(12) 위에 형성된 솔더 크림(17)이 얻어진다. 이어서, 리플로우를 통하여 솔더 크림(17)을 용융시키면, 도 5에 도시된 바와 같이 와이어 볼 범프(16)를 내장하는 솔더 볼(18)이 형성된다. 리플로우 온도는 솔더의 용융점보다 약간 높게 설정된다. 일례를 들어, 솔더의 조성 비율이 63대 37인 경 우, 솔더의 용융점이 약 183℃이므로 리플로우 온도는 최고 온도가 약 210℃로 설정된다.
이상 설명한 바와 같이, 본 발명은 와이어 볼 범프(16) 위에 솔더 크림(17)을 도포하여 솔더 볼(18)을 형성하기 때문에 종래 기술에서의 볼 미부착 불량이 발생하지 않는다. 또한, 플럭스가 솔더 크림(17)에 혼합되어 제공되기 때문에 종래 기술에서의 플럭스 넘침, 플럭스 치우침에 의한 볼 단락 불량, 볼 변형 불량이 발생하지 않는다. 따라서, 본 발명에 의한 솔더 볼 형성 방법은 미세 볼 피치를 구현하는데 적합하며, 예컨대 약 0.1㎜의 볼 피치를 구현하는 것도 가능하다. 본 발명의 방법은 와이어 볼 범프(16)를 형성하는 과정이 추가되기는 하지만, 와이어 본딩 설비와 공정은 이미 기존의 패키지 제조 방법에 사용되는 것이므로 별도의 추가 투자가 필요하지 않다. 또한, 와이어 본딩 공정은 현재 약 50㎛의 패드 피치를 구현하고 있기 때문에, 와이어 볼 범프(16)가 미세 볼 피치에 영향을 주지는 않는다.
한편, 솔더 볼(18) 내부에 와이어 볼 범프(16)가 내장되면 솔더 볼 접합 신뢰도가 크게 향상된다. 즉, 솔더 볼이 외부 피로(fatigue)에 강해지므로 피로 누적에 따른 볼 변형이 감소되고, 패키지 적층과 같은 후속 공정에서 솔더 볼(18)이 랜드 패턴(12)으로부터 분리되는 현상이 방지된다. 아울러, 와이어 볼 범프(16)는 랜드 패턴(12)과 솔더 볼(18) 성분 사이의 금속반응 및 확산을 방지하는 기능도 하므로 전기적 신뢰성도 크게 향상된다.
전술한 바와 같이, 본 발명에 따른 솔더 볼 형성 방법은 각종 유형의 반도체 패키지에 적용할 수 있다. 도 6a 내지 도 6c는 본 발명이 적용되는 각종 반도체 패 키지의 유형을 예시한 단면도이다.
먼저, 도 6a에 예시된 반도체 패키지(10a)와 같이, 배선 기판(11)의 제1 면에 두 개 이상의 집적회로 칩(13)이 적층된 칩 적층형 패키지(chip stack package)가 가능하다.
또한, 도 6b에 예시된 반도체 패키지(10b)와 같이, 배선 기판(11)의 제1 면에 집적회로 칩(13)이 뒤집어진 형태로 부착되는 플립 칩 패키지(flip chip package)도 가능하다. 이 경우, 집적회로 칩(13)과 배선 기판(11)의 전기적 연결은 금속 범프(14a)에 의하여 이루어지며, 집적회로 칩(13)과 배선 기판(11) 사이에 밀봉 수지(15a)가 채워진다.
또한, 도 6c에 예시된 반도체 패키지(10c)와 같이 소위 칩 사이즈 패키지(chip size package; CSP)도 적용 가능하다. 도 6c에 예시된 패키지(10c)에 사용되는 배선 기판은 폴리이미드 테이프(11a)와 배선 리드(11b)로 이루어지며, 배선 리드(11b)가 직접 집적회로 칩(13)에 접합되어 전기적 연결을 이룬다. 그리고 배선 리드(11b)는 밀봉 수지(15a)에 의하여 보호되며, 폴리이미드 테이프(11a)와 집적회로 칩(13) 사이에는 탄성중합체(19, elastomer)가 개재된다.
이 밖에도 본 발명의 기술 분야에 잘 알려진 멀티 칩 패키지(multi chip package; MCP), 시스템 인 패키지(system in package; SIP) 등 다양한 패키지 유형들이 본 발명에 적용될 수 있음은 물론이다.
이상 설명한 바와 같이, 본 발명에 따른 솔더 볼 형성 방법은 종래 기술에서 의 솔더 볼 형성 방법에서 나타나는 볼 미부착 불량, 볼 단락 불량, 볼 변형 불량 등을 효과적으로 방지할 수 있다. 특히, 본 발명에 의한 솔더 볼 형성 방법은 미세 볼 피치를 구현하는데 적합하며, 약 0.1㎜의 볼 피치를 구현하는 것도 가능하다.
또한, 본 발명에 따른 솔더 볼 형성 방법은 솔더 볼의 접합 신뢰도를 크게 향상시킬 수 있다. 따라서, 솔더 볼 접합에서 흔히 발생하는 피로 누적에 따른 볼 변형, 랜드 패턴과 솔더 볼의 분리 등과 같은 현상도 효과적으로 방지할 수 있다.
또한, 본 발명에 따른 솔더 볼 형성 방법은 랜드 패턴과 솔더 볼 성분 간의 금속반응 및 확산을 방지하여 전기적 신뢰성도 크게 향상시킬 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (10)

  1. 제1 면이 금속 와이어로 집적회로 칩과 전기적으로 연결된 배선 기판의 제2 면에 있는 랜드 패턴 위에 상기 금속 와이어보다 두꺼운 금속 와이어를 이용하여 와이어 볼 범프를 형성하는 단계;
    상기 와이어 볼 범프 위에 솔더 크림을 도포하는 단계; 및
    상기 솔더 크림을 용융시켜 상기 와이어 볼 범프가 내장된 솔더 볼을 형성하는 단계를 포함하며,
    상기 와이어 볼 범프를 형성하는 단계는 와이어 꼬리의 유무를 변경하여 상기 와이어 볼 범프의 크기를 조절하는 것을 특징으로 하는 솔더 볼 형성 방법.
  2. 제1 항에 있어서,
    상기 솔더 크림을 도포하는 단계는 스크린 프린트를 통하여 이루어지는 것을 특징으로 하는 솔더 볼 형성 방법.
  3. 제2 항에 있어서,
    상기 스크린 프린트는 상기 배선 기판에 스크린 마스크를 밀착시켜 상기 스크린 마스크의 개구부 안에 상기 와이어 볼 범프를 위치시키는 단계와, 상기 솔더 크림을 상기 개구부 안에 밀어 넣어 상기 와이어 볼 범프가 상기 솔더 크림 내부에 내장되도록 하는 단계로 이루어지는 것을 특징으로 하는 솔더 볼 형성 방법.
  4. 제3 항에 있어서,
    상기 스크린 마스크의 개구부의 직경은 상기 와이어 볼 범프의 직경보다 큰 것을 특징으로 하는 솔더 볼 형성 방법.
  5. 제1 항에 있어서,
    상기 와이어 볼 범프를 형성하는 단계는 와이어 본딩을 통하여 이루어지는 것을 특징으로 하는 솔더 볼 형성 방법.
  6. 제5 항에 있어서,
    상기 와이어 본딩은 금속 와이어를 볼 본딩하여 상기 랜드 패턴 위에 볼 형태의 접합부를 형성하는 단계와, 상기 볼 접합부 위쪽에서 상기 금속 와이어를 절단하는 단계로 이루어지는 것을 특징으로 하는 솔더 볼 형성 방법.
  7. 제1 항에 있어서,
    상기 배선 기판은 인쇄 회로 기판 또는 폴리이미드 테이프인 것을 특징으로 하는 솔더 볼 형성 방법.
  8. 제1 항에 있어서,
    상기 솔더 크림은 솔더 페이스트와 플럭스 성분이 혼합된 물질인 것을 특징으로 하는 솔더 볼 형성 방법.
  9. 제1 면과 제2 면을 포함하는 배선 기판을 제공하는 단계;
    상기 배선 기판의 제1 면에 집적회로 칩을 부착하는 단계;
    상기 집적회로 칩을 상기 배선 기판의 제1 면에 전기적으로 연결하는 단계; 및
    제1 항 내지 제8 항 중의 어느 한 항에 기재된 방법에 의하여 상기 배선 기판의 제2 면에 와이어 볼 범프가 내장된 솔더 볼을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  10. 제9 항에 기재된 방법에 의하여 제조되는 반도체 패키지의 구조.
KR20040072992A 2004-09-13 2004-09-13 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 KR100648039B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20040072992A KR100648039B1 (ko) 2004-09-13 2004-09-13 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US11/070,212 US7427558B2 (en) 2004-09-13 2005-03-03 Method of forming solder ball, and fabricating method and structure of semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040072992A KR100648039B1 (ko) 2004-09-13 2004-09-13 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조

Publications (2)

Publication Number Publication Date
KR20060024117A KR20060024117A (ko) 2006-03-16
KR100648039B1 true KR100648039B1 (ko) 2006-11-23

Family

ID=36034612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040072992A KR100648039B1 (ko) 2004-09-13 2004-09-13 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조

Country Status (2)

Country Link
US (1) US7427558B2 (ko)
KR (1) KR100648039B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
KR100823224B1 (ko) * 2006-08-02 2008-04-18 주식회사 심텍 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법
KR100647880B1 (ko) * 2006-08-04 2006-11-23 양영미 Ｐｃｂ에 사출커넥터를 장착하는 방법
US7863099B2 (en) * 2007-06-27 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with overhanging connection stack
US20090206480A1 (en) * 2008-02-20 2009-08-20 Atmel Corporation Fabricating low cost solder bumps on integrated circuit wafers
US8247267B2 (en) * 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
US8692390B2 (en) * 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
US9768105B2 (en) * 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies
KR101704260B1 (ko) * 2015-09-14 2017-02-07 엘지전자 주식회사 반도체 모듈 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH07176535A (ja) * 1993-12-18 1995-07-14 Sony Corp 半導体装置の製造方法
JPH10242148A (ja) 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半田バンプの形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
JPH07204870A (ja) 1994-01-12 1995-08-08 Fuji Electric Co Ltd レーザによるマーキング方法
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
JPH0963657A (ja) * 1995-08-24 1997-03-07 Kyushu Univ 光により充電可能な光蓄電池及びその作製法
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
JPH09260428A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその実装方法
JPH10125727A (ja) 1996-10-24 1998-05-15 Fujitsu Ltd パッケージの実装方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
KR100290784B1 (ko) * 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
JP2000311915A (ja) * 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP4068838B2 (ja) * 2001-12-07 2008-03-26 株式会社日立製作所 半導体装置の製造方法
JP3961876B2 (ja) 2002-05-17 2007-08-22 株式会社タムラ製作所 半導体装置用はんだバンプの製造方法
WO2005034231A1 (ja) * 2003-10-06 2005-04-14 Nec Corporation 電子デバイスおよびその製造方法
KR100541654B1 (ko) * 2003-12-02 2006-01-12 삼성전자주식회사 배선기판 및 이를 이용한 고체 촬상용 반도체 장치
US20050133571A1 (en) * 2003-12-18 2005-06-23 Texas Instruments Incorporated Flip-chip solder bump formation using a wirebonder apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH07176535A (ja) * 1993-12-18 1995-07-14 Sony Corp 半導体装置の製造方法
JPH10242148A (ja) 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半田バンプの形成方法

Also Published As

Publication number Publication date
US20060057833A1 (en) 2006-03-16
US7427558B2 (en) 2008-09-23
KR20060024117A (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
JP2949490B2 (ja) 半導体パッケージの製造方法
US6596560B1 (en) Method of making wafer level packaging and chip structure
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
US6184061B1 (en) Electrode of semiconductor device, method of manufacturing thereof, and the semicondutor device
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US6537850B1 (en) Method for fabricating semiconductor components with terminal contacts having alternate electrical paths
JP4051570B2 (ja) 半導体装置の製造方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3838530B2 (ja) 半導体装置の製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
JP2000151086A (ja) プリント回路ユニット及びその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
WO2023095447A1 (ja) 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法
JP2633745B2 (ja) 半導体装置の実装体
JP2741611B2 (ja) フリップチップボンディング用基板
JP2002076599A (ja) 電子機器
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
WO2001097580A1 (fr) Dispositif electronique et procede de fabrication dudit dispositif
KR19980034131A (ko) 플립 칩 구조 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13