JP3961876B2 - 半導体装置用はんだバンプの製造方法 - Google Patents
半導体装置用はんだバンプの製造方法 Download PDFInfo
- Publication number
- JP3961876B2 JP3961876B2 JP2002143023A JP2002143023A JP3961876B2 JP 3961876 B2 JP3961876 B2 JP 3961876B2 JP 2002143023 A JP2002143023 A JP 2002143023A JP 2002143023 A JP2002143023 A JP 2002143023A JP 3961876 B2 JP3961876 B2 JP 3961876B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder bump
- bump
- primary
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置用はんだバンプの製造方法に係り、特に、基板回路との接続端子である半球状のはんだバンプを半導体チップのパッド電極上にはんだバンプを装備するための半導体装置用はんだバンプ製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び薄型化に伴い、電子部品の高密度実装技術が急速に進展している。この高密度実装を実現する半導体装置として、半球状のはんだバンプを有するものが広く使われている。図５は、このような従来の半導体装置を示す断面図である。
【０００３】
この図５における半導体装置８０は、半導体チップ８２上に形成されたパッド電極８４と、パッド電極８４上に形成されたはんだバンプ８８とを備えている。パッド電極８４は、半導体チップ８２上に形成されたアルミニウム電極８４０と、アルミニウム電極８４０上に形成されたニッケル層８４１と、ニッケル層８４１上に形成された金層８４２とからなる。ニッケル層８４１及び金層８４２はＵＢＭ（under barrier metal ）層である。はんだバンプ８８は錫合金からなる。半導体チップ８２上のパッド電極８４以外の部分は、保護膜９０で覆われている。
【０００４】
図６及び図７は、半導体チップ８２上のパッド電極８４に対して、はんだバンプ８８を形成しつつ実装する場合の、製造方法の手順を示す断面図である。以下、この図面に基づき説明する。
【０００５】
まず、半導体チップ８２上にアルミニウム電極８４０を形成し、アルミニウム電極８４０以外の部分にポリイミド樹脂によって保護膜９０を形成する（図６［１］）。これらは、例えばフォトリソグラフィ技術及びエッチング技術を用いて形成される。続いて、アルミニウム電極８４０表面にジンケート処理を施した後に、無電解めっき法を用いてアルミニウム電極８４０上にニッケル層８４１及び金層８４２を形成する（図６［２］）。
ＵＢＭ層（ニッケル層８４１及び金層８４２）を設ける理由は、アルミニウム電極８４０にはんだ濡れ性を付与するためである。最後に、図６［２］に示すパッド電極８４を溶融はんだ９２に接触させることにより、パッド電極８４上にはんだバンプ８８を形成する（図７及び図６［３］）。このようにして得られた半導体装置８０は、はんだバンプ８８を介して、他の半導体チップや配線板に電気的及び機械的に接続される。
【０００６】
【発明が解決しようとする課題】
一般に、半導体チップのパッド電極上にはんだバンプを形成するには、その方法として、前述した溶融はんだにパッド電極を接触させる方法（溶融はんだ法）の他に、パッド電極上にはんだペーストをスクリーン印刷しリフローする方法（スクリーン印刷法）、パッド電極上にはんだボールを載置しリフローする方法（はんだボール法）、パッド電極にはんだメッキを施す方法（メッキ法）等がある。
【０００７】
しかしながら、溶融はんだ法は、パッド電極のファインピッチ化に適するという特長があるものの、はんだバンプのはんだ量が少なくかつそのバラツキも大きいという欠点がある。
スクリーン印刷法は、一括で容易にはんだバンプを形成することができるという特長があるものの、ファインピッチのマスクを使用すると目詰まりやはんだ量の不均一が発生しやすいので、ファインピッチ化に適さないという欠点がある。
はんだボール法は、近年の傾向として一つの半導体装置に使われるはんだボールの数が極めて多くなり、しかもはんだボールの大きさも極めて小さくなっていることから、製造コストが高くつくという欠点がある。
メッキ法は、近年普及しつつある鉛フリーはんだに対して適当なメッキ液がないという欠点がある。
【０００８】
【発明の目的】
そこで、本発明の目的は、半導体チップにおけるパッド電極上に装着するはんだバンプを、はんだ量が多くし且つバラツキの少ない状態で装着すると共に、これによってパッド電極のファインピッチ化を図り得る半導体装置用はんだバンプの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置用はんだバンプの製造方法は、半導体チップ上に備えられた複数のパット電極を下向きにして溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成する一次はんだバンプ形成工程と、この一次はんだバンプが付されたパッド電極を上向きにし、これにスクリーン印刷の手法によってはんだペーストを載置するはんだペースト載置工程と、このはんだペースト載置工程で形成されたはんだペーストを下向きにするはんだバンプ下向き工程と、この下向きにされ重力が加えられた状態で前記はんだペーストをリフローして二次はんだバンプを形成する二次はんだバンプ形成工程と、を備える、という構成を採っている（請求項１）。
【００１０】
このため、これによると、まず、下向きのパッド電極を溶融はんだの噴流面に接触させることにより、パッド電極上に一次はんだバンプを形成する。この方法によれば、はんだがパッド電極以外には濡れないので、パッド電極のファインピッチ化が図れる。このとき、一次はんだバンプの形状は、はんだの表面張力と重力との関係で決まる一定の大きさの半球状となる。そのため、一次はんだバンプのはんだ量は、ほぼ一定になるので、所望量に増やすことができない。また、一次はんだバンプのはんだ量は、パッド電極の表面状態によって左右されるので、バラツキも多い。
【００１１】
続いて、この一次はんだバンプが付されたパッド電極を上向きにし、当該一次はんだバンプ上にスクリーン印刷によってはんだペーストを載置し、当該はんだペーストを載置したパッド電極を下向にし、当該はんだペーストをリフローする。これにより二次はんだバンプを形成する。スクリーン印刷によって一次はんだバンプ上に載置されるはんだペースト量は、おおよそ（マスクの開口部面積）×（マスクの厚み）−（一次はんだバンプの体積）となる。つまり、一次はんだバンプのはんだ量が多ければはんだペースト量が少なくなり、逆に一次はんだバンプのはんだ量が少なければはんだペースト量が多くなるので、二次はんだバンプのはんだ量はほぼ一定になる。
【００１２】
一方、はんだペーストのはみ出し量は、載置されるはんだペースト量が多いほど多くなる。ここで使用されるはんだペースト量は、一次はんだバンプの補充用であることから僅かでよいので、ファインピッチ化の妨げにはならない。尚、二次はんだバンプのはんだ量は、多すぎても少なすぎても電気的不良を招くので、バラツキがなく適量であることが要求される。
【００１３】
二次はんだバンプが溶融しているときに、二次はんだバンプが伸びる方向に重力又は遠心力を加えると、溶融はんだは変形して伸びる。この状態で溶融はんだを固化させれば、二次はんだバンプの高さを高くできる。二次はんだバンプの高さを十分に高くすると、二次はんだバンプを介して繋がる半導体チップと基板との接触又は基板同士の接触が抑制される。
【００１４】
ここで、前記二次はんだバンプ形成工程により形成されたパッド電極上の各はんだバンプを、固化させた後にその頂部を削ることによりその高さを均一化するバンプ高さ均一化工程を設けてもよい（請求項２）。
二次はんだバンプの高さは、はんだ量が多いほど高くなる。そのため、二次はんだバンプの頂部を削ってその高さを均一化すると、そのはんだ量の多いものほどたくさん削られることになるので、二次はんだバンプのはんだ量も更に均一化される。
【００１５】
又、前述した二次はんだバンプ形成工程にあっては、前記はんだバンプが伸びる方向に重力を加えた状態（下向きで）で更にリフローすることを特徴とする（請求項３）。
この高さが均一化された二次はんだバンプをリフローすることにより、二次はんだバンプの形状が整えられる。
【００１６】
（削除）
【００１７】
（削除）
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づいて説明する。
図１及び図２に、本発明に係る半導体装置用はんだバンプの製造方法の一実施形態を示す。ここで、前述した従来例を示す図５乃至図７に開示した内容と同一の構成部分は同一符号を用いるものとする。
【００１９】
まず、従来例における図７の場合と同様に、溶融はんだ（通常は噴流型が主流）９２にパッド電極８４を接触させることにより、パッド電極８４上に一次はんだバンプ１０を形成する（図１［１］）。この図１［１］は一次はんだバンプ１０が形成された後に次ぎの工程に入るために上向きに設定されている場合を示す。
この方法によれば、パッド電極８４以外にははんだが濡れないので、パッド電極８４のファインピッチ化が図れる。このとき、一次はんだバンプ１０の形状は、はんだの表面張力と重力との関係で決まる一定の大きさの半球状となる。そのため、一次はんだバンプ１０のはんだ量は、ほぼ一定になるので、所望量に増やすことができない。また、一次はんだバンプ１０のはんだ量は、パッド電極８４の表面状態によって左右されるので、バラツキも多い。
【００２０】
続いて、スクリーン印刷によって、一次はんだバンプ１０上にはんだペースト１２１を載置する（図１［２］，［３］）。スクリーン印刷では、マスク１４、スキージ１６及びはんだペースト１２０が使用される。スクリーン印刷によって一次はんだバンプ１０上に載置されるはんだペースト１２１の量は、おおよそ（マスク１４の開口部面積Ｓ）×（マスク１４の厚みｔ）−（一次はんだバンプ１０の体積Ｖ）となる。
つまり、一次はんだバンプ１０の体積Ｖが大きければはんだペースト１２１の量が少なくなり、逆に一次はんだバンプ１０の体積Ｖが少なければはんだペースト１２１の量が多くなるので、一次はんだバンプ１０とはんだペースト１２１との合計のはんだ量はほぼ一定になる。一方、はんだペースト１２１のはみ出し量は、そのはんだペースト１２１の量が多いほど多くなる。ここで使用されるはんだペースト１２１の量は、一次はんだバンプ１０の補充用であることから僅かでよいので、ファインピッチ化の妨げにはならない。
【００２１】
続いて、はんだペースト１２１をリフローすることにより二次はんだバンプ１８０を形成する（図２［１］）。このとき、はんだペースト１２１を下向きにしてはんだペースト１２１が伸びる方向に重力を加えつつはんだペースト１２１をリフローする。これにより、二次はんだバンプ１８０の高さを高くすることができる。
ここで、はんだペースト１２１と一次はんだバンプ１０とは同じ組成のはんだからなるので、はんだペースト１２１が溶融しているときは、二次はんだバンプ１８０も溶融している。このとき、二次はんだバンプ１８０が伸びる方向に重力を加えると、二次はんだバンプ１８０は変形して伸びる。この状態で二次はんだバンプ１８０を固化させれば、二次はんだバンプ１８０の高さを高くできる。なお、二次はんだバンプ１８０が形成された半導体チップ８２を回転させることよって、二次はんだバンプ１８０が伸びる方向に遠心力を加えてもよい。
【００２２】
続いて、二次はんだバンプ１８０の頂部を削ってその高さを均一化することにより、高さｈを有する二次はんだバンプ１８１を得る（図２［２］）。二次はんだバンプ１８０の高さは、はんだ量が多いほど高くなる。そのため、二次はんだバンプ１８０の頂部を削ってその高さを均一化すると、そのはんだ量の多いものほどたくさん削られることになるので、二次はんだバンプ１８１のはんだ量も更に均一化される。二次はんだバンプ１８０の頂部を削る方法としては、例えば研磨面２０に二次はんだバンプ１８０を当てて研磨面２０又は半導体チップ８２を回転させる方法がある。
【００２３】
最後に、半導体チップ８２を洗浄して二次はんだバンプ１８１をリフローすることにより、形状が整えられた二次はんだバンプ１８２を得る（図２［３］）。
【００２４】
次に、本発明にかかる半導体装置用はんだバンプの製造方法に近い周辺技術について説明する。
図３は、その内の一技術内容を示す断面図である。ここで、この図３にあって、前述した図１及び図２と同一の構成部材については同一の符号を付すこととする。
【００２５】
この周辺技術は、前述した従来例で開示した図７に示す溶融はんだ（通常は噴流型）９２にパッド電極８４を接触させることによってパッド電極８４上に一次はんだバンプ１０を形成する工程に対し、その代わりに、パッド電極８４上にスクリーン印刷によってはんだペースト２２を載置する工程（図３［１］，［２］）と、はんだペースト２２をリフローすることにより一次はんだバンプ１０を形成する工程（図３［３］）とを用いている。他の工程は、前述した図１乃至図２の実施形態と同じである。
【００２６】
はんだペースト２２のはみ出し量は、そのはんだペースト２２の量が多いほど多くなる。ここで使用されるはんだペースト２２の量は、この次の工程で補充されるために僅かでよいので、ファインピッチ化の妨げにはならない。
【００２７】
図４は、前述した本発明に係る半導体装置用はんだバンプの製造方法の他の周辺技術を示す断面図である。
ここで、この図４にあって、前述した図１及び図２と同一の構成部材については同一の符号を付すこととする。
【００２８】
この図４の他の周辺技術は、前述した図１［２］，［３］に示す一次はんだバンプ１０上にスクリーン印刷によってはんだペースト１２を載置する工程に代えて、一次はんだバンプ１０の周囲にマスク１４を使わずにスキージ１６のみを使ってはんだペースト１２２を載置する工程を用いている（図４［２］，［３］）。その他の工程は、前述した図１乃至図２の周辺技術と同じである。
【００２９】
この他の周辺技術について、その作用及び効果を、図２及び図４に基づき説明する。図４［３］に示す状態では、はんだペースト２２が広範囲に分布しているので、はんだブリッジが少なからず発生する。しかも、はんだペースト２２のはんだ量のバラツキも大きい。しかし、その次の工程において、はんだペースト２２に重力又は遠心力を加えつつはんだペースト２２をリフローすることにより、はんだブリッジになる可能性のあるはんだペースト２２は、一次はんだバンプ１０の方へ流れ込み、二次はんだバンプ１８０の一部となる（図２［１］）。
そして、その次の工程において、二次はんだバンプ１８０の頂部を削って高さｈを有する二次はんだバンプ１８１とすることにより、二次はんだバンプ１８１のはんだ量を均一化する（図２［２］）。続いて、二次はんだバンプ１８１をリフローすることにより、形状の整った二次はんだバンプ１８２を得る（図２［３］）。
【００３１】
【発明の効果】
本発明は、以上のように構成され機能するので、これによると、溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成し、一次はんだバンプ上にスクリーン印刷によってはんだペーストを載置すると共にその後のパッド電極を下向きにし重力が加えられた状態で当該載置したはんだペーストをリフローして二次はんだバンプを形成するようにしたので、パッド電極のファインピッチ化を図れるとともに、はんだ量が多くかつそのバラツキも少ないはんだバンプを得ることができるという従来にない優れた半導体装置用はんだバンプの製造方法を提供することができる。
【００３２】
また、上述したようにはんだペーストに重力を加えつつはんだペーストをリフローし得るので、二次はんだバンプの高さを高くすることが可能であり、こにより、二次はんだバンプを介して繋がる半導体チップと基板との接触又は基板同士の接触に起因する電気的不良を抑制することができる。
【００３３】
更に、二次はんだバンプの高さを高くした後に、二次はんだバンプの頂部を削ってその高さを均一化することにより、二次はんだバンプのはんだ量のバラツキを更に抑えることができ、その後に二次はんだバンプをリフローすることにより形状の整った二次はんだバンプを得ることができる。
【図面の簡単な説明】
【図１】 本発明にかかる半導体装置用はんだバンプの製造方法を示す断面図（その１）であり、図１［１］〜図１［３］の順に工程が進行する。
【図２】 図１に開示した実施形態を示す断面図（その２）であり、図２［１］〜図２［３］の順に工程が進行する。
【図３】 図１に開示した実施形態の周辺技術を示す断面図であり、図３［１］〜図３［３］の順に工程が進行する。
【図４】 図１に開示した実施形態の他の周辺技術を示す断面図であり、図４［１］〜図４［３］の順に工程が進行する。
【図５】 従来例を示す図で、半導体チップのパット電極にはんだバンプが付された状態を示す断面図である。
【図６】 図５の従来例におけるはんだバンプ製造方法を示す断面図であり、図６［１］〜図６［３］の順に工程が進行する。
【図７】 図５に開示したはんだバンプ製造方法における一工程を示す断面図である。
【符号の説明】
１０ 一次はんだバンプ
１４ マスク
１６ スキージ
８２ 半導体チップ
８４ パッド電極
９２ 溶融はんだ
１２０，１２１，１２２ はんだペースト
１８０，１８１，１８２ 二次はんだバンプ
【発明の属する技術分野】
本発明は、半導体装置用はんだバンプの製造方法に係り、特に、基板回路との接続端子である半球状のはんだバンプを半導体チップのパッド電極上にはんだバンプを装備するための半導体装置用はんだバンプ製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び薄型化に伴い、電子部品の高密度実装技術が急速に進展している。この高密度実装を実現する半導体装置として、半球状のはんだバンプを有するものが広く使われている。図５は、このような従来の半導体装置を示す断面図である。
【０００３】
この図５における半導体装置８０は、半導体チップ８２上に形成されたパッド電極８４と、パッド電極８４上に形成されたはんだバンプ８８とを備えている。パッド電極８４は、半導体チップ８２上に形成されたアルミニウム電極８４０と、アルミニウム電極８４０上に形成されたニッケル層８４１と、ニッケル層８４１上に形成された金層８４２とからなる。ニッケル層８４１及び金層８４２はＵＢＭ（under barrier metal ）層である。はんだバンプ８８は錫合金からなる。半導体チップ８２上のパッド電極８４以外の部分は、保護膜９０で覆われている。
【０００４】
図６及び図７は、半導体チップ８２上のパッド電極８４に対して、はんだバンプ８８を形成しつつ実装する場合の、製造方法の手順を示す断面図である。以下、この図面に基づき説明する。
【０００５】
まず、半導体チップ８２上にアルミニウム電極８４０を形成し、アルミニウム電極８４０以外の部分にポリイミド樹脂によって保護膜９０を形成する（図６［１］）。これらは、例えばフォトリソグラフィ技術及びエッチング技術を用いて形成される。続いて、アルミニウム電極８４０表面にジンケート処理を施した後に、無電解めっき法を用いてアルミニウム電極８４０上にニッケル層８４１及び金層８４２を形成する（図６［２］）。
ＵＢＭ層（ニッケル層８４１及び金層８４２）を設ける理由は、アルミニウム電極８４０にはんだ濡れ性を付与するためである。最後に、図６［２］に示すパッド電極８４を溶融はんだ９２に接触させることにより、パッド電極８４上にはんだバンプ８８を形成する（図７及び図６［３］）。このようにして得られた半導体装置８０は、はんだバンプ８８を介して、他の半導体チップや配線板に電気的及び機械的に接続される。
【０００６】
【発明が解決しようとする課題】
一般に、半導体チップのパッド電極上にはんだバンプを形成するには、その方法として、前述した溶融はんだにパッド電極を接触させる方法（溶融はんだ法）の他に、パッド電極上にはんだペーストをスクリーン印刷しリフローする方法（スクリーン印刷法）、パッド電極上にはんだボールを載置しリフローする方法（はんだボール法）、パッド電極にはんだメッキを施す方法（メッキ法）等がある。
【０００７】
しかしながら、溶融はんだ法は、パッド電極のファインピッチ化に適するという特長があるものの、はんだバンプのはんだ量が少なくかつそのバラツキも大きいという欠点がある。
スクリーン印刷法は、一括で容易にはんだバンプを形成することができるという特長があるものの、ファインピッチのマスクを使用すると目詰まりやはんだ量の不均一が発生しやすいので、ファインピッチ化に適さないという欠点がある。
はんだボール法は、近年の傾向として一つの半導体装置に使われるはんだボールの数が極めて多くなり、しかもはんだボールの大きさも極めて小さくなっていることから、製造コストが高くつくという欠点がある。
メッキ法は、近年普及しつつある鉛フリーはんだに対して適当なメッキ液がないという欠点がある。
【０００８】
【発明の目的】
そこで、本発明の目的は、半導体チップにおけるパッド電極上に装着するはんだバンプを、はんだ量が多くし且つバラツキの少ない状態で装着すると共に、これによってパッド電極のファインピッチ化を図り得る半導体装置用はんだバンプの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置用はんだバンプの製造方法は、半導体チップ上に備えられた複数のパット電極を下向きにして溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成する一次はんだバンプ形成工程と、この一次はんだバンプが付されたパッド電極を上向きにし、これにスクリーン印刷の手法によってはんだペーストを載置するはんだペースト載置工程と、このはんだペースト載置工程で形成されたはんだペーストを下向きにするはんだバンプ下向き工程と、この下向きにされ重力が加えられた状態で前記はんだペーストをリフローして二次はんだバンプを形成する二次はんだバンプ形成工程と、を備える、という構成を採っている（請求項１）。
【００１０】
このため、これによると、まず、下向きのパッド電極を溶融はんだの噴流面に接触させることにより、パッド電極上に一次はんだバンプを形成する。この方法によれば、はんだがパッド電極以外には濡れないので、パッド電極のファインピッチ化が図れる。このとき、一次はんだバンプの形状は、はんだの表面張力と重力との関係で決まる一定の大きさの半球状となる。そのため、一次はんだバンプのはんだ量は、ほぼ一定になるので、所望量に増やすことができない。また、一次はんだバンプのはんだ量は、パッド電極の表面状態によって左右されるので、バラツキも多い。
【００１１】
続いて、この一次はんだバンプが付されたパッド電極を上向きにし、当該一次はんだバンプ上にスクリーン印刷によってはんだペーストを載置し、当該はんだペーストを載置したパッド電極を下向にし、当該はんだペーストをリフローする。これにより二次はんだバンプを形成する。スクリーン印刷によって一次はんだバンプ上に載置されるはんだペースト量は、おおよそ（マスクの開口部面積）×（マスクの厚み）−（一次はんだバンプの体積）となる。つまり、一次はんだバンプのはんだ量が多ければはんだペースト量が少なくなり、逆に一次はんだバンプのはんだ量が少なければはんだペースト量が多くなるので、二次はんだバンプのはんだ量はほぼ一定になる。
【００１２】
一方、はんだペーストのはみ出し量は、載置されるはんだペースト量が多いほど多くなる。ここで使用されるはんだペースト量は、一次はんだバンプの補充用であることから僅かでよいので、ファインピッチ化の妨げにはならない。尚、二次はんだバンプのはんだ量は、多すぎても少なすぎても電気的不良を招くので、バラツキがなく適量であることが要求される。
【００１３】
二次はんだバンプが溶融しているときに、二次はんだバンプが伸びる方向に重力又は遠心力を加えると、溶融はんだは変形して伸びる。この状態で溶融はんだを固化させれば、二次はんだバンプの高さを高くできる。二次はんだバンプの高さを十分に高くすると、二次はんだバンプを介して繋がる半導体チップと基板との接触又は基板同士の接触が抑制される。
【００１４】
ここで、前記二次はんだバンプ形成工程により形成されたパッド電極上の各はんだバンプを、固化させた後にその頂部を削ることによりその高さを均一化するバンプ高さ均一化工程を設けてもよい（請求項２）。
二次はんだバンプの高さは、はんだ量が多いほど高くなる。そのため、二次はんだバンプの頂部を削ってその高さを均一化すると、そのはんだ量の多いものほどたくさん削られることになるので、二次はんだバンプのはんだ量も更に均一化される。
【００１５】
又、前述した二次はんだバンプ形成工程にあっては、前記はんだバンプが伸びる方向に重力を加えた状態（下向きで）で更にリフローすることを特徴とする（請求項３）。
この高さが均一化された二次はんだバンプをリフローすることにより、二次はんだバンプの形状が整えられる。
【００１６】
（削除）
【００１７】
（削除）
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づいて説明する。
図１及び図２に、本発明に係る半導体装置用はんだバンプの製造方法の一実施形態を示す。ここで、前述した従来例を示す図５乃至図７に開示した内容と同一の構成部分は同一符号を用いるものとする。
【００１９】
まず、従来例における図７の場合と同様に、溶融はんだ（通常は噴流型が主流）９２にパッド電極８４を接触させることにより、パッド電極８４上に一次はんだバンプ１０を形成する（図１［１］）。この図１［１］は一次はんだバンプ１０が形成された後に次ぎの工程に入るために上向きに設定されている場合を示す。
この方法によれば、パッド電極８４以外にははんだが濡れないので、パッド電極８４のファインピッチ化が図れる。このとき、一次はんだバンプ１０の形状は、はんだの表面張力と重力との関係で決まる一定の大きさの半球状となる。そのため、一次はんだバンプ１０のはんだ量は、ほぼ一定になるので、所望量に増やすことができない。また、一次はんだバンプ１０のはんだ量は、パッド電極８４の表面状態によって左右されるので、バラツキも多い。
【００２０】
続いて、スクリーン印刷によって、一次はんだバンプ１０上にはんだペースト１２１を載置する（図１［２］，［３］）。スクリーン印刷では、マスク１４、スキージ１６及びはんだペースト１２０が使用される。スクリーン印刷によって一次はんだバンプ１０上に載置されるはんだペースト１２１の量は、おおよそ（マスク１４の開口部面積Ｓ）×（マスク１４の厚みｔ）−（一次はんだバンプ１０の体積Ｖ）となる。
つまり、一次はんだバンプ１０の体積Ｖが大きければはんだペースト１２１の量が少なくなり、逆に一次はんだバンプ１０の体積Ｖが少なければはんだペースト１２１の量が多くなるので、一次はんだバンプ１０とはんだペースト１２１との合計のはんだ量はほぼ一定になる。一方、はんだペースト１２１のはみ出し量は、そのはんだペースト１２１の量が多いほど多くなる。ここで使用されるはんだペースト１２１の量は、一次はんだバンプ１０の補充用であることから僅かでよいので、ファインピッチ化の妨げにはならない。
【００２１】
続いて、はんだペースト１２１をリフローすることにより二次はんだバンプ１８０を形成する（図２［１］）。このとき、はんだペースト１２１を下向きにしてはんだペースト１２１が伸びる方向に重力を加えつつはんだペースト１２１をリフローする。これにより、二次はんだバンプ１８０の高さを高くすることができる。
ここで、はんだペースト１２１と一次はんだバンプ１０とは同じ組成のはんだからなるので、はんだペースト１２１が溶融しているときは、二次はんだバンプ１８０も溶融している。このとき、二次はんだバンプ１８０が伸びる方向に重力を加えると、二次はんだバンプ１８０は変形して伸びる。この状態で二次はんだバンプ１８０を固化させれば、二次はんだバンプ１８０の高さを高くできる。なお、二次はんだバンプ１８０が形成された半導体チップ８２を回転させることよって、二次はんだバンプ１８０が伸びる方向に遠心力を加えてもよい。
【００２２】
続いて、二次はんだバンプ１８０の頂部を削ってその高さを均一化することにより、高さｈを有する二次はんだバンプ１８１を得る（図２［２］）。二次はんだバンプ１８０の高さは、はんだ量が多いほど高くなる。そのため、二次はんだバンプ１８０の頂部を削ってその高さを均一化すると、そのはんだ量の多いものほどたくさん削られることになるので、二次はんだバンプ１８１のはんだ量も更に均一化される。二次はんだバンプ１８０の頂部を削る方法としては、例えば研磨面２０に二次はんだバンプ１８０を当てて研磨面２０又は半導体チップ８２を回転させる方法がある。
【００２３】
最後に、半導体チップ８２を洗浄して二次はんだバンプ１８１をリフローすることにより、形状が整えられた二次はんだバンプ１８２を得る（図２［３］）。
【００２４】
次に、本発明にかかる半導体装置用はんだバンプの製造方法に近い周辺技術について説明する。
図３は、その内の一技術内容を示す断面図である。ここで、この図３にあって、前述した図１及び図２と同一の構成部材については同一の符号を付すこととする。
【００２５】
この周辺技術は、前述した従来例で開示した図７に示す溶融はんだ（通常は噴流型）９２にパッド電極８４を接触させることによってパッド電極８４上に一次はんだバンプ１０を形成する工程に対し、その代わりに、パッド電極８４上にスクリーン印刷によってはんだペースト２２を載置する工程（図３［１］，［２］）と、はんだペースト２２をリフローすることにより一次はんだバンプ１０を形成する工程（図３［３］）とを用いている。他の工程は、前述した図１乃至図２の実施形態と同じである。
【００２６】
はんだペースト２２のはみ出し量は、そのはんだペースト２２の量が多いほど多くなる。ここで使用されるはんだペースト２２の量は、この次の工程で補充されるために僅かでよいので、ファインピッチ化の妨げにはならない。
【００２７】
図４は、前述した本発明に係る半導体装置用はんだバンプの製造方法の他の周辺技術を示す断面図である。
ここで、この図４にあって、前述した図１及び図２と同一の構成部材については同一の符号を付すこととする。
【００２８】
この図４の他の周辺技術は、前述した図１［２］，［３］に示す一次はんだバンプ１０上にスクリーン印刷によってはんだペースト１２を載置する工程に代えて、一次はんだバンプ１０の周囲にマスク１４を使わずにスキージ１６のみを使ってはんだペースト１２２を載置する工程を用いている（図４［２］，［３］）。その他の工程は、前述した図１乃至図２の周辺技術と同じである。
【００２９】
この他の周辺技術について、その作用及び効果を、図２及び図４に基づき説明する。図４［３］に示す状態では、はんだペースト２２が広範囲に分布しているので、はんだブリッジが少なからず発生する。しかも、はんだペースト２２のはんだ量のバラツキも大きい。しかし、その次の工程において、はんだペースト２２に重力又は遠心力を加えつつはんだペースト２２をリフローすることにより、はんだブリッジになる可能性のあるはんだペースト２２は、一次はんだバンプ１０の方へ流れ込み、二次はんだバンプ１８０の一部となる（図２［１］）。
そして、その次の工程において、二次はんだバンプ１８０の頂部を削って高さｈを有する二次はんだバンプ１８１とすることにより、二次はんだバンプ１８１のはんだ量を均一化する（図２［２］）。続いて、二次はんだバンプ１８１をリフローすることにより、形状の整った二次はんだバンプ１８２を得る（図２［３］）。
【００３１】
【発明の効果】
本発明は、以上のように構成され機能するので、これによると、溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成し、一次はんだバンプ上にスクリーン印刷によってはんだペーストを載置すると共にその後のパッド電極を下向きにし重力が加えられた状態で当該載置したはんだペーストをリフローして二次はんだバンプを形成するようにしたので、パッド電極のファインピッチ化を図れるとともに、はんだ量が多くかつそのバラツキも少ないはんだバンプを得ることができるという従来にない優れた半導体装置用はんだバンプの製造方法を提供することができる。
【００３２】
また、上述したようにはんだペーストに重力を加えつつはんだペーストをリフローし得るので、二次はんだバンプの高さを高くすることが可能であり、こにより、二次はんだバンプを介して繋がる半導体チップと基板との接触又は基板同士の接触に起因する電気的不良を抑制することができる。
【００３３】
更に、二次はんだバンプの高さを高くした後に、二次はんだバンプの頂部を削ってその高さを均一化することにより、二次はんだバンプのはんだ量のバラツキを更に抑えることができ、その後に二次はんだバンプをリフローすることにより形状の整った二次はんだバンプを得ることができる。
【図面の簡単な説明】
【図１】 本発明にかかる半導体装置用はんだバンプの製造方法を示す断面図（その１）であり、図１［１］〜図１［３］の順に工程が進行する。
【図２】 図１に開示した実施形態を示す断面図（その２）であり、図２［１］〜図２［３］の順に工程が進行する。
【図３】 図１に開示した実施形態の周辺技術を示す断面図であり、図３［１］〜図３［３］の順に工程が進行する。
【図４】 図１に開示した実施形態の他の周辺技術を示す断面図であり、図４［１］〜図４［３］の順に工程が進行する。
【図５】 従来例を示す図で、半導体チップのパット電極にはんだバンプが付された状態を示す断面図である。
【図６】 図５の従来例におけるはんだバンプ製造方法を示す断面図であり、図６［１］〜図６［３］の順に工程が進行する。
【図７】 図５に開示したはんだバンプ製造方法における一工程を示す断面図である。
【符号の説明】
１０ 一次はんだバンプ
１４ マスク
１６ スキージ
８２ 半導体チップ
８４ パッド電極
９２ 溶融はんだ
１２０，１２１，１２２ はんだペースト
１８０，１８１，１８２ 二次はんだバンプ
Claims (3)
- 半導体チップ上に備えられた複数のパット電極を下向きにして溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成する一次はんだバンプ形成工程と、
この一次はんだバンプが付されたパッド電極を上向きにし、これにスクリーン印刷の手法によってはんだペーストを載置するはんだペースト載置工程と、
このはんだペースト載置工程で形成されたはんだペーストを下向きにするはんだバンプ下向き工程と、
この下向きにされ重力が加えられた状態で前記はんだペーストをリフローして二次はんだバンプを形成する二次はんだバンプ形成工程と、
を備えたことを特徴とする半導体装置用はんだバンプの製造方法。 - 前記請求項１に記載の半導体装置用はんだバンプの製造方法において、
前記二次はんだバンプ形成工程により形成されされた各はんだバンプを、固化させた後にその頂部を削ることによりその高さを均一化するバンプ高さ均一化工程を設けたことを特徴とする半導体装置用はんだバンプの製造方法。 - 前記請求項２に記載の半導体装置用はんだバンプの製造方法において、
前記バンプ高さ均一化工程によって高さが均一化されたはんだバンプを更にリフローすることを特徴とした半導体装置用はんだバンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143023A JP3961876B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置用はんだバンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143023A JP3961876B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置用はんだバンプの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332372A JP2003332372A (ja) | 2003-11-21 |
| JP3961876B2 true JP3961876B2 (ja) | 2007-08-22 |
Family
ID=29703142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143023A Expired - Fee Related JP3961876B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置用はんだバンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961876B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160102150A (ko) | 2013-12-27 | 2016-08-29 | 미쓰비시 마테리알 가부시키가이샤 | 유심 구조 땜납 범프 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648039B1 (ko) | 2004-09-13 | 2006-11-23 | 삼성전자주식회사 | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 |
| KR100986294B1 (ko) | 2008-07-28 | 2010-10-07 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2002
- 2002-05-17 JP JP2002143023A patent/JP3961876B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160102150A (ko) | 2013-12-27 | 2016-08-29 | 미쓰비시 마테리알 가부시키가이샤 | 유심 구조 땜납 범프 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332372A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| KR100430203B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
| US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| JPH11145176A (ja) | ハンダバンプの形成方法及び予備ハンダの形成方法 | |
| KR100393363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006128662A (ja) | 半導体装置およびその実装体 | |
| US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
| US20100044416A1 (en) | Method of manufacturing electronic components having bump | |
| JP2008109059A (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| KR20110036450A (ko) | 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판 | |
| JP3961876B2 (ja) | 半導体装置用はんだバンプの製造方法 | |
| JP2008118129A (ja) | フリップチップ接続用基板及びその製造方法 | |
| TW533556B (en) | Manufacturing process of bump | |
| JP3631230B2 (ja) | 予備ハンダの形成方法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JP2007073617A (ja) | 電極構造体、実装用基板及び突起電極並びにこれらの製造方法 | |
| JP2893634B2 (ja) | 電子部品の接続構造 | |
| JP3897250B2 (ja) | 半導体パッケージ用基板とその製造方法 | |
| JP2789910B2 (ja) | Ｉｃチップの接続構造およびその方法 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| JP4364074B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040210 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |