JP2008109059A - 電子部品の基板への搭載方法及びはんだ面の形成方法 - Google Patents

電子部品の基板への搭載方法及びはんだ面の形成方法 Download PDF

Info

Publication number
JP2008109059A
JP2008109059A JP2006292971A JP2006292971A JP2008109059A JP 2008109059 A JP2008109059 A JP 2008109059A JP 2006292971 A JP2006292971 A JP 2006292971A JP 2006292971 A JP2006292971 A JP 2006292971A JP 2008109059 A JP2008109059 A JP 2008109059A
Authority
JP
Japan
Prior art keywords
solder
electronic component
substrate
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006292971A
Other languages
English (en)
Other versions
JP5004549B2 (ja
JP2008109059A5 (ja
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006292971A priority Critical patent/JP5004549B2/ja
Priority to US11/924,013 priority patent/US8046911B2/en
Priority to KR1020070107631A priority patent/KR20080038028A/ko
Priority to TW096140205A priority patent/TW200820360A/zh
Priority to EP07021133A priority patent/EP1916712A2/en
Publication of JP2008109059A publication Critical patent/JP2008109059A/ja
Publication of JP2008109059A5 publication Critical patent/JP2008109059A5/ja
Application granted granted Critical
Publication of JP5004549B2 publication Critical patent/JP5004549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Abstract

【課題】基板のはんだ面に電子部品を搭載する場合に、電子部品を搭載するに適したＡｕ−Ｓｎ共晶合金からなる平滑化されたはんだ面を安価に提供する。
【解決手段】基板への電子部品の搭載方法は、基板（１０）の電極面（２０）にＡｕバンプ（２４）を形成し、該Ａｕバンプ上にＳｎ系はんだシート（２６）を搭載し、これらのＳｎ系はんだシートとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金（２８）とし、該共晶合金を平滑化し、該平滑化した共晶合金の面上に電子部品（３０）を接合することを特徴とする。
【選択図】図３

Description

本発明は、はんだ接合により電子部品を基板上に実装する実装構造、特に、Ａｕ−Ｓｕ共晶合金面を用いて電子部品を基板上に搭載する方法に関する。また、本発明は、電子部品等を搭載する面として好適なはんだ面を形成する方法に関する。本発明は、電子部品をはんだ面接合により基板上に搭載するあらゆる種類の電子装置、例えば、シリコンインターボーザー、ＬＥＤ、光部品等に利用することができる。
従来、電子部品の基板に搭載するための接合用材料として、ＰｂおよびＳｎを主成分とするはんだが用いられてきた。また、鉛を含まないはんだ合金も使用されている。このような無鉛はんだとして、従来、はんだ接合により電子部品を基板上に実装する場合、基板上の電極部分に金（Ａｕ）或いはすず（Ｓｎ）のめっきを施していた。或いは、Ａｕ−Ｓｎ合金のはんだペレットを使用していた。
図１ははんだ接合により電子部品を基板上に実装する従来例を示すもので、キャビティ付きの基板のステージ用電極上に半導体チップを実装する場合を示す。図１において、１はキャビティ付きの略矩形のシリコン基板で、周囲に枠状の突起部があり、中央部は窪んだキャビティ領域２とされた形状を有する。キャビティ領域２の中心部は半導体チップ搭載領域３であって、この領域には銅よりなるステージ用電極４が形成される。キャビティ領域２内の半導体チップ搭載部３の周辺には、搭載された半導体チップ５とボンディング・ワイヤ等（図示せず）で接続される多数の銅よりなる端子電極６が所定間隔おきに形成されている。端子電極の裏面側は、外部接続端子として形成されている。
このようなキャビティ付きシリコン基板１に電子部品５を搭載するには、従来、次のような方法で行われていた。
図１（ａ）において、シリコン基板１に孔開け加工等を施すと共に、エッチング等で中央に凹部を有するキャビティ形状２に構成し、孔部にスルーホールめっき等を施して、中央にステージ用電極４及び周辺に多数の端子電極６を形成する。なお、シリコン基板はキャビティ形状であるために、凹部の内部表面の平滑化処理をうまく行うことができず、ステージ用電極４及び端子電極６の表面は、図では誇張して示したように、凹凸がある形状である。
そして、中央のステージ用電極４の表面及び周辺の端子電極６の表面にそれぞれ金（Ａｕ）めっき７を施す。このように、ステージ用電極４および端子電極６の表面に金めっき７を施すのは、これらの半導体チップ５とステージ用電極４との密着性、及び端子電極６とボンディングワイヤ（図示せず）との接合性を良好にするためである。
図１（ｂ）において、金（Ａｕ）めっき７が施されたステージ用電極４にＡｕ−Ｓｎはんだペレット８が貼付される。このＡｕ−Ｓｎはんだペレット８は、搭載する半導体チップ５とステージ用電極４との間の接合性を良好にするものである。
図１（ｃ）においては、Ａｕ−Ｓｎはんだペレット８により半導体チップ５がシリコン基板１のステージ用電極４上に実装される。この半導体チップ５の実装は、リフロー又は半導体チップ５と電極４との同時加熱により行う。
その後、シリコン基板１上に実装した半導体チップ５の電極と端子電極６との間がボンディングワイヤ（図示せず）により接続される。
また、本発明に関連する先行技術しては、特開２００６−３５３１０号公報（特許文献１）がある。この先行技術によると、電子部品の基板実装用のはんだとして融点の比較的高い無鉛はんだを使用する場合であっても、リフロー時の熱による悪影響が生じず、電子部品内部の接合であるダイボンディング等に好適に用いることができる無鉛はんだ合金を得ることを目的とし、Ｃｕを１０質量％を超えて２４．９質量％以下、Ｓｂを５質量％以上含有し、残部がＳｎからなり、かつ、Ｓｎの含有量が７０質量％を超える無鉛はんだとしている。また、Ｃｕとともに、Ａｇ、ＡｕおよびＰｄからなる群から選択された１種以上の元素を所定量含有させること、また、Ｔｅを添加することが好ましく、ＰまたはＧｅを添加することも好ましい旨の開示がある。
特開２００６−３５３１０号公報
図１に示した従来技術のように、キャビティ付きシリコン基板のような、キャビティ内部の表面に対して研磨治具等の器具を操作することが困難であるため、内部表面の平滑化が困難なステージ電極や端子電極を有する基板のステージ電極上に電子部品（半導体チップ）を実装する場合には、ステージ電極や端子電極について表面の平滑化が困難であるため、表面の平滑化が十分でなく、実装した電子部品とステージ電極との間の密着性が良好でないと、という問題がある。また、これを解消するために、ステージ用電極や端子電極上に金めっきを施したり、更にステージ用電極にはＡｕ−Ｓｎはんだペレットを使用する等、半導体チップ搭載面を平滑化するのに高価な手段を必要とする、という問題がある。
また、上述した先行技術（特許文献１）に開示されている無鉛はんだ合金においても、上述のようなキャビティ付きシリコン基板のような表面の平滑化が困難な基板に対して電子部品を密着性良く搭載することができるものではない。
そこで、本発明では、基板のはんだ面に電子部品を搭載する場合等に好適に使用することのできる、Ａｕ−Ｓｎ共晶合金からなる平滑化されたはんだ面を安価に形成し得るはんだ面の形成方法を提供することを課題とする。
更に、本発明は、キャビティ付きシリコン基板のような表面の平滑化が困難な基板であっても、電子部品を搭載するステージ電極面を平滑化して電子部品を好適に搭載することのできる基板への電子部品の搭載方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上にＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化することを特徴とするはんだ面の形成方法が提供される。このように本発明では、基板の電極面にＡｕバンプを形成した後Ｓｎ系はんだシートとの間で、Ａｕ−Ｓｎ共晶合金とした上で、平滑化処理を行っているので、平滑なはんだ面を安価に形成することができる。
基板上の複数の電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプのそれぞれに接触するように１枚のＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートと複数のＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金としたことを特徴とする。この場合において、複数のＡｕバンプと１枚のＳｎ系はんだシートとの間で、１塊のＡｕ−Ｓｎ共晶合金としているので、Ａｕ−Ｓｎ共晶合金は個々の電極面に接合され、且つ平滑化処理を行っているので、平滑なはんだ面を安価に形成することができる。
更にまた、本発明によると、基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上に多数個のＳｎ系はんだボールを適用し、該Ｓｎ系はんだボールとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化することを特徴とする。この場合も、基板の電極面にＡｕバンプを形成した後Ｓｎ系はんだボールとの間で、Ａｕ−Ｓｎ共晶合金とした上で、平滑化処理を行っているので、平滑なはんだ面を安価に形成することができる。
この場合において、基板上の複数の電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプの形成領域に、個々のＳｎ系はんだボールを通過させる大きさの多数個の孔を有する振り込めマスクを用いて、該振り込めマスクの孔を介して前記Ｓｎ系はんだボールを適用することを特徴とする。
前記Ａｕバンプをボンダーによりスタッドバンプとして形成することを特徴とする。この場合において、ボンダーとして、通常のワイヤボンディングにおいて使用されているワイヤボンダーを使用することができる。これにより、金のスタッドバンプを容易且つ安価に形成することができる。
また、本発明によると、基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上にＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化し、該平滑化した共晶合金の面上に電子部品を接合することを特徴とする基板への電子部品の搭載方法が提供される。本発明では、基板の電極面にＡｕバンプを形成した後Ｓｎ系はんだシートとの間で、Ａｕ−Ｓｎ共晶合金とした上で、平滑化処理を行った後に電子部品を平滑面に搭載しているので、電極面と電子部品との間の密着性を良好にすることができる。
前記基板は、周囲部が枠状に形成され且つ中央部の凹部に前記電極面が形成されたキャビティ付きシリコン基板であり、前記凹部内の中心部に電子部品搭載用ステージ電極が形成され、該凹部内のステージ電極の周囲に複数の端子電極が形成されたものであり、前記共晶合金の面上に電子部品を接合した後、該電子部品と前記複数の端子電極との間でワイヤボンディングが行われることを特徴とする。これにより、キャビティ付きシリコン基板のような、表面の平滑化が困難な電極上に電子部品を実装する場合においても、安価な方法で電極の表面の平滑化を確保することができ、実装した電子部品とステージ電極との間の密着性を良好にすることができる。
電子部品搭載用ステージ電極は複数の電極面からなり、該電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプのそれぞれに接触するように１枚のＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートと複数のＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とすることを特徴とする請求項５に記載の基板への電子部品の搭載方法。この場合において、複数のＡｕバンプと１枚のＳｎ系はんだシートとの間で、１塊のＡｕ−Ｓｎ共晶合金とされ、Ａｕ−Ｓｎ共晶合金は個々の電極面に接合され且つ平滑化処理されているので、実装した電子部品とステージ電極との間の密着性を良好にすることができる。
更にまた、本発明によると、マタ基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上に多数個のＳｎ系はんだボールを適用し、該Ｓｎ系はんだボールとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化し、該平滑化した共晶合金の面上に電子部品を接合することを特徴とする基板への電子部品の搭載方法が提供される。本発明では、基板の電極面にＡｕバンプを形成した後Ｓｎ系はんだボールとの間で、Ａｕ−Ｓｎ共晶合金とした上で、平滑化処理を行った後に電子部品を平滑面に搭載しているので、電極面と電子部品との間の密着性を良好にすることができる。
この場合においても、電子部品搭載用ステージ電極は複数の電極面からなり、該電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプの形成領域に、個々のＳｎ系はんだボールを通過させる大きさの多数個の孔を有する振り込めマスクを用いて、該振り込めマスクの孔を介して前記Ｓｎ系はんだボールを適用することが可能である。
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
図２及び図３は本発明の実施形態に係る電子部品を基板に実装する方法を工程順に説明する図であり、図２（ａ）〜（ｆ）は前半の工程、図３（ａ）〜（ｅ）は後半の工程をそれぞれ示す。
まず、図２（ａ）において、キャビティ付き基板を形成するための所定の厚さのシリコンウエハ１０を準備する。次に図２（ｂ）において、シリコンウエハ１０上に第一次のレジスト１２が塗布され、パターニングされる。このパターニングにより、次の工程で穴あけ加工をするレジストの部位に開口１２ａ、１２ｂが形成される。これらの開口１２ａ、１２ｂは、電子部品を搭載するためのステージ電極を形成する複数の部位（１２ａ）及びワイヤボンディングする端子電極を形成する部位（１２ｂ）に相当する。
図２（ｃ）において、第一次穴あけ加工を行う。この穴開け加工にあたっては、ドライエッチング又はウェットエッチングにより行うのが好適である。必要により、形成される穴がテーバ状となるように、穴加工の始め点及び終点を規制した等方性エッチングが行われる。これにより、レジスト１２の開口部１２ａ、１２ｂに相当する部位に穴１４、１６が形成される。中央にある複数の穴１４はステージ電極を形成する部位、周囲部にある複数の穴１６は端子電極を形成する部位に相当する。
図２（ｄ）において、シリコンウエハ１０上に第二次のレジスト１２が塗布され、パターニングされる。このパターニングにより、次の工程で基板のキャビティを形成するレジストの部位に開口１２ｃが形成される。この開口１２ｃは、前の工程で穴加工した、ステージ電極を形成する部位及び端子電極を形成する部位を含み且つ基板の外周領域に残された矩形状の枠ないしダムの内側領域に相当する。
図２（ｅ）において、キャビティを形成するための第二次穴あけ加工を行う。この穴開け加工にあたっては第一次穴開け加工の場合と同様ドライエッチング又はウェットエッチングにより行われる。これにより、基板の中央部にキャビティ１８が形成され、このキャビティ１８内部領域の中心部にステージ電極を形成するための複数の穴１４が、周囲部に端子電極を形成する複数の穴１６が残される。キャビティ１８の内側は例えば１辺が約１．８ｍｍ程度の正方形であり、基板の外側は例えば１辺が約２．５ｍｍ程度の正方形である。
図２（ｆ）において、残りのレジストを除去した後、シリコン基板１０の表面に酸化膜が形成され、更にキャビティ１８内部の穴１４及び１６に貫通電極２０、２２が形成される。これらの貫通電極２０、２２は銅のスルーホール電解めっき等により形成することができる。中心領域にある複数の貫通電極２０は電子部品を搭載するためのステージ電極であり、周囲領域にある複数の貫通電極２２はワイヤボンディングにより接続するための端子電極である。
図３（ａ）において、中央領域にある複数の貫通電極２０に金 （Ａｕ）のスタッドバンプ２４が形成される。スタッドバンプ２４は、ワイヤボンディングする際に使用されるポンダー（図示せず）により形成することができる。即ち、金 （Ａｕ）ワイヤをボンダー先端から排出して電極２０に接触させた直後に、ボンダー先端を電極２０から離し且つワイヤを切断することにより、図示のように、電極２０に接触した側が膨らみ上端が尖った形状のスタッド状金パンプ２４となる。これらのスタッドバンプ２４は、電子部品（図示せず）の搭載領域に存在するすべてのステージ電極２０について形成する。
この場合において、中心部の１つのステージ用電極１０に対して複数のスタッドバンプ２４を形成しても良く、また、複数のステージ用電極１０のそれぞれに１又は複数のスタッドバンプ２４を形成しても良い。
図３（ｂ）において、ステージ電極２０の電子部品搭載領域上のスタッドバンプ２４の上から、この領域に、電子部品搭載領域の大きさ（例えば１辺約１．０ｍｍ程度の正方形）に相当する板状のＳｎ系はんだシート２６を搭載する。このはんだシート２６は、Ｓｎ系はんだペレットをシート状に形成したものである。Ｓｎ系はんだシート２６に代えて、Ｓｎ−Ａｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系はんだシートを用いてもよい。
図３（ｃ）において、加熱炉にてリフローを行う。これにより、電子部品搭載領域上にＳｎ系はんだシート２６とスタッド状金パンプ２４とのＳｎ−Ａｕ系はんだ共晶合金２８が形成される。
図３（ｄ）において、共晶合金２８の層を平滑化する。平滑化にあたっては、通常コイニングにより、２００〜２５０℃の温度下で共晶合金２８を上方から平滑面を有する治具（図示せず）でたたく作用をすることにより、共晶合金２８の上面が平滑化される。
図３（ｅ）において、共晶合金２８の上面に電子部品３０を搭載すると共に、電子部品３０の上面の電極とシリコン基板の端子電極２２との間をボンディングワイヤ３２により電気的に接続する。
上記のような本発明の実施形態において、Ａｕスタッドバンプ２４を形成する場合の金線は、Ａｕの組成９９．９９％（４Ｎ）〜９９．９９９９％（６Ｎ）のものを使用するとして、この場合のＳｎ系はんだ材料は、例えば、
Ｓｎ３．５Ａｇ（Ｓｎ９６．５質量％、Ａｇ３．５質量％）、
Ｓｎ３．０Ａｇ０．５Ｃｕ（Ｓｎ９６．５質量％、Ａｇ３．０質量％、Ｃｕ０．５質量％）、
Ｓｎ９Ｚｎ（Ｓｎ９１．０質量％、Ｚｎ９．０質量％）、
Ｓｎ８Ｚｎ１Ｂｉ（Ｓｎ９１．０質量％、Ｚｎ８．０質量％、Ｂｉ１．５質量％）、
等である。
例えば、Ａｕワイヤ（線）８０ｍｇを使った場合、Ｓｎ３．５Ａｇを２０．７３ｍｇ使用すると、Ａｕ：Ｓｎの比率は、約８０：２０の共晶組成に近くなる。また、例えば、Ａｕワイヤ（線）８０ｍｇを使った場合、Ｓｎ３．０Ａｇ０．５Ｃｕを２０．７３ｍｇ使用すると、Ａｕ：Ｓｎの比率は、約８０：２０の共晶組成に近くなる。
このように、Ａｕ：Ｓｎの比率が３０〜９０質量％になるようにする。また、Ａｕ：Ｓｎの共晶組成は、８０：２０が好適である。
図４は、スタッドパンプを用いないでＳｎ−Ａｕ系はんだシート２６のみを用いた例である。即ち、図２（ａ）〜（ｆ）の工程の後、図４（ａ）のように、ステージ電極２０の電子部品搭載領域上に矩形のＳｎ−Ａｕ系はんだシート２６を搭載する。そして、図４（ｂ）において、リフローにより、ステージ電極２０に溶融接合させる。更に、図４（ｃ）において、コイニング等によりはんだシート２６の表面を平滑化し、図４（ｄ）において、はんだシート２６上に電子部品３０を搭載し、電子部品３０の上面の電極とシリコン基板の端子電極２２との間をボンディングワイヤ３２により電気的に接続する。
図５は、スタッドパンプやはんだシートのいずれも用いないで、電子部品３０を直接ステージ電極２０上に接合した例である。即ち、図２（ａ）〜（ｆ）の工程の後、図５において、複数のステージ電極２０上にはんだバンプ３４を搭載し、或いは、電子部品３０の底面にステージ電極２０に対応する位置に予めはんだバンプ３４を付着させておき、電子部品３０を基板のステージ上に搭載した後、リフローすることにより、バンプ３４により電子部品３０とステージ電極２０とを接合する。
図６は、図３に示した実施形態におけるはんだシートに代えてはんだボールを用いた場合の実施形態を示す。図２及び図３で説明した点と異なる部分のみ説明する。
図６（ａ）に示す工程は、図３（ａ）に示す工程と同じであって、中央領域にある複数の貫通電極２０に金 （Ａｕ）のスタッドバンプ２４を形成した状態を示す。
図６（ｂ）及び図６（ｃ）において、ステージ電極２０の電子部品搭載領域上のスタッドバンプ２４の上から、これら複数のＡｕバンプの形成領域、即ち、電子部品搭載領域の大きさ（例えば１辺約１．０ｍｍ程度の正方形）に相当するこの領域全体にわたって、多数個の孔を有する振り込めマスク４０を用いて、この振り込めマスク４０の孔を介してＳｎ系はんだボール４２を適用する。
振り込めマスク４０の孔は板状のマスク板であって、複数のＡｕバンプの形成領域（電子部品搭載領域）に対応する領域全体に分散して多数配置されており、各孔ははんだボール４２を各１個ずつ通過させることのできる大きさないし直径を有する。振り込めマスク４０ははんだボール４２の形成領域が、Ａｕバンプの形成領域と一致するように、シリコン基板１０の周囲の枠の上に位置決めして載置され、全体として所定量となるように多数のはんだボール４２が振り込めマスク４０の上面に充填され、各はんだボール４２は振り込めマスク４０の多数の孔を介して下方に落下される。シリコン基板１０のＡｕバンプの形成領域の全体にわたってはんだボール４２が適用された後、振り込めマスク４０が取り外され、次の工程に移る。
図６（ｄ）において、加熱炉にてリフローを行う。これにより、電子部品搭載領域上にはんだボール４２とスタッド状金パンプ２４とのＳｎ−Ａｕ系はんだ共晶合金４４が形成される。この場合において、スタッド状金パンプ２４はリフロー前からステージ電極２０に固着されているので、はんだボール４２とスタッド状金パンプ２４とではんだ共晶合金４４が形成される際に、この共晶合金が所定の位置からずれることはない。
図６（ｅ）において、図３（ｄ）の工程と同様、共晶合金４４の層を平滑化する。平滑化にあたっては、通常コイニングにより、２００〜２５０℃の温度下で共晶合金４４を上方から平滑面を有する治具（図示せず）でたたく作用をすることにより、共晶合金４４の上面が平滑化（４４ａ）される。
図６（ｆ）において、図３（ｅ）の工程と同様、共晶合金４４ａの上面に電子部品３０を搭載すると共に、電子部品３０の上面の電極とシリコン基板の端子電極２２との間をボンディングワイヤ３２により電気的に接続する。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、基板のはんだ面に電子部品を搭載する場合等に好適に使用することのできる、Ａｕ−Ｓｎ共晶合金からなる平滑化されたはんだ面を安価に形成することができる。また、電子部品を搭載した場合に、接合するはんだ面が平坦であり、電子部品と電極との密着性が良好となる。
シリコン基板に電子部品を搭載する従来の方法を示す。 本発明によるシリコン基板への電子部品の搭載方法の前工程を示す。 図２に示した工程に続く本発明による電子部品の搭載方法の後工程を示す。 Ａｕ−Ｓｎはんだシートを用いたはんだ面の形成方法を示す。 はんだバンプによる電子部品の搭載方法を示す。 図３に示した実施形態におけるはんだシートに代えてはんだボールを用いた場合の実施形態を示す。
符号の説明
１０ キャビティ付きシリコン基板
１８ キャビティ
２０ ステージ用電極
２２ 端子電極
２４ スタッド（Ａｕ）バンプ
２６ Ｓｎ系はんだシート
２８ Ａｕ−Ｓｎ共晶合金
３０ 電子部品
３２ ボンディングワイヤ
４０ 振り込めマスク
４２ Ｓｎ系はんだボール

Claims (10)

  1. 基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上にＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化することを特徴とするはんだ面の形成方法。
  2. 基板上の複数の電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプのそれぞれに接触するように１枚のＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートと複数のＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金としたことを特徴とする請求項１に記載のはんだ面の形成方法。
  3. 基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上に多数個のＳｎ系はんだボールを適用し、該Ｓｎ系はんだボールとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化することを特徴とするはんだ面の形成方法。
  4. 基板上の複数の電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプの形成領域に、個々のＳｎ系はんだボールを通過させる大きさの多数個の孔を有する振り込めマスクを用いて、該振り込めマスクの孔を介して前記Ｓｎ系はんだボールを適用することを特徴とする請求項３に記載のはんだ面の形成方法。
  5. 前記Ａｕバンプをボンダーによりスタッドバンプとして形成することを特徴とする請求項１〜４のいずれか１項に記載のはんだ面の形成方法。
  6. 基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上にＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化し、該平滑化した共晶合金の面上に電子部品を接合することを特徴とする基板への電子部品の搭載方法。
  7. 電子部品搭載用ステージ電極は複数の電極面からなり、該電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプのそれぞれに接触するように１枚のＳｎ系はんだシートを搭載し、該Ｓｎ系はんだシートと複数のＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とすることを特徴とする請求項６に記載の基板への電子部品の搭載方法。
  8. 基板の電極面にＡｕバンプを形成し、該Ａｕバンプ上に多数個のＳｎ系はんだボールを適用し、該Ｓｎ系はんだボールとＡｕバンプをリフローしてＡｕ−Ｓｎ共晶合金とし、該共晶合金を平滑化し、該平滑化した共晶合金の面上に電子部品を接合することを特徴とする基板への電子部品の搭載方法。
  9. 電子部品搭載用ステージ電極は複数の電極面からなり、該電極面のそれぞれに１又は複数のＡｕバンプを形成し、これら複数のＡｕバンプの形成領域に、個々のＳｎ系はんだボールを通過させる大きさの多数個の孔を有する振り込めマスクを用いて、該振り込めマスクの孔を介して前記Ｓｎ系はんだボールを適用することを特徴とする請求項８に記載のはんだ面の形成方法。
  10. 前記基板は、周囲部が枠状に形成され且つ中央部の凹部に前記電極面が形成されたキャビティ付きシリコン基板であり、前記凹部内の中心部に電子部品搭載用ステージ電極が形成され、該凹部内のステージ電極の周囲に複数の端子電極が形成されたものであり、前記共晶合金の面上に電子部品を接合した後、該電子部品と前記複数の端子電極との間でワイヤボンディングが行われることを特徴とする請求項６〜９のいずれか１項に記載の基板への電子部品の搭載方法。
JP2006292971A 2006-10-27 2006-10-27 電子部品の基板への搭載方法及びはんだ面の形成方法 Active JP5004549B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006292971A JP5004549B2 (ja) 2006-10-27 2006-10-27 電子部品の基板への搭載方法及びはんだ面の形成方法
US11/924,013 US8046911B2 (en) 2006-10-27 2007-10-25 Method for mounting electronic component on substrate and method for forming solder surface
KR1020070107631A KR20080038028A (ko) 2006-10-27 2007-10-25 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
TW096140205A TW200820360A (en) 2006-10-27 2007-10-26 Method for mounting electronic component on substrate and method for forming solder surface
EP07021133A EP1916712A2 (en) 2006-10-27 2007-10-29 Method for mounting electronic component on substrate and method for forming solder surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292971A JP5004549B2 (ja) 2006-10-27 2006-10-27 電子部品の基板への搭載方法及びはんだ面の形成方法

Publications (3)

Publication Number Publication Date
JP2008109059A true JP2008109059A (ja) 2008-05-08
JP2008109059A5 JP2008109059A5 (ja) 2009-09-17
JP5004549B2 JP5004549B2 (ja) 2012-08-22

Family

ID=39103781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292971A Active JP5004549B2 (ja) 2006-10-27 2006-10-27 電子部品の基板への搭載方法及びはんだ面の形成方法

Country Status (5)

Country Link
US (1) US8046911B2 (ja)
EP (1) EP1916712A2 (ja)
JP (1) JP5004549B2 (ja)
KR (1) KR20080038028A (ja)
TW (1) TW200820360A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045089A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 基板の製造方法、基板、基板を備えた装置、判別方法
JP2020107874A (ja) * 2018-12-25 2020-07-09 日亜化学工業株式会社 光源装置の製造方法および光源装置
JP2021014602A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
US8531040B1 (en) * 2012-03-14 2013-09-10 Honeywell International Inc. Controlled area solder bonding for dies
EP3675190B1 (en) * 2018-12-25 2023-05-03 Nichia Corporation Method of manufacturing light source device and light source device
JP6644921B1 (ja) * 2019-01-15 2020-02-12 キヤノンマシナリー株式会社 半田平坦化装置、ダイボンダ、半田平坦化方法、及びボンディング方法
DE102019103140A1 (de) * 2019-02-08 2020-08-13 Jenoptik Optical Systems Gmbh Verfahren zum Löten eines oder mehrerer Bauteile
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224334A (ja) * 1987-03-13 1988-09-19 Nec Corp 半導体装置
JPH04370958A (ja) * 1991-06-20 1992-12-24 Hitachi Ltd 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法
JPH05267359A (ja) * 1992-03-18 1993-10-15 Toshiba Corp 半導体取付装置
JPH11330108A (ja) * 1998-05-15 1999-11-30 Nippon Mining & Metals Co Ltd 電子部品の接合方法及び接合材
JP2000106373A (ja) * 1998-09-28 2000-04-11 Hitachi Ltd 半導体装置の製造方法およびダイボンディング装置
JP2005229113A (ja) * 2000-06-12 2005-08-25 Hitachi Ltd 電子機器および半導体装置および半導体モジュール
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US6281041B1 (en) * 1999-11-30 2001-08-28 Aptos Corporation Process to make a tall solder ball by placing a eutectic solder ball on top of a high lead solder ball
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
JP4453612B2 (ja) 2004-06-24 2010-04-21 住友金属鉱山株式会社 無鉛はんだ合金

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224334A (ja) * 1987-03-13 1988-09-19 Nec Corp 半導体装置
JPH04370958A (ja) * 1991-06-20 1992-12-24 Hitachi Ltd 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法
JPH05267359A (ja) * 1992-03-18 1993-10-15 Toshiba Corp 半導体取付装置
JPH11330108A (ja) * 1998-05-15 1999-11-30 Nippon Mining & Metals Co Ltd 電子部品の接合方法及び接合材
JP2000106373A (ja) * 1998-09-28 2000-04-11 Hitachi Ltd 半導体装置の製造方法およびダイボンディング装置
JP2005229113A (ja) * 2000-06-12 2005-08-25 Hitachi Ltd 電子機器および半導体装置および半導体モジュール
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045089A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 基板の製造方法、基板、基板を備えた装置、判別方法
US8309859B2 (en) 2008-08-11 2012-11-13 Renesas Electronics Corporation Method of manufacturing a substrate, substrate, device provided with a substrate, and determining method
JP2020107874A (ja) * 2018-12-25 2020-07-09 日亜化学工業株式会社 光源装置の製造方法および光源装置
JP7366337B2 (ja) 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置
JP2021014602A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの製造方法
JP7258437B2 (ja) 2019-07-10 2023-04-17 株式会社ディスコ ウェーハの製造方法

Also Published As

Publication number Publication date
KR20080038028A (ko) 2008-05-02
JP5004549B2 (ja) 2012-08-22
US8046911B2 (en) 2011-11-01
TW200820360A (en) 2008-05-01
US20080099535A1 (en) 2008-05-01
EP1916712A2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
TWI549204B (zh) Manufacturing method of semiconductor device
TW201237976A (en) Bump-on-lead flip chip interconnection
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
CN101859733B (zh) 半导体封装构造、半导体封装构造用载板及其制造方法
JP2005129955A (ja) 超薄型フリップチップパッケージの製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3836349B2 (ja) 半導体装置およびその製造方法
JP5542470B2 (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2009283628A (ja) 半導体素子実装方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JPH10209591A (ja) 配線基板
JP2008192833A (ja) 半導体装置の製造方法
KR100596796B1 (ko) 플립칩 패키지의 범프 형성방법
JP4940758B2 (ja) はんだボール、半導体装置及びはんだボールの製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2001339151A (ja) バンプによる電子部品の実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5004549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150