JP2001339151A - バンプによる電子部品の実装方法 - Google Patents
バンプによる電子部品の実装方法Info
- Publication number
- JP2001339151A JP2001339151A JP2000156634A JP2000156634A JP2001339151A JP 2001339151 A JP2001339151 A JP 2001339151A JP 2000156634 A JP2000156634 A JP 2000156634A JP 2000156634 A JP2000156634 A JP 2000156634A JP 2001339151 A JP2001339151 A JP 2001339151A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder bumps
- solder
- bumps
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 電子部品を配線基板に実装したとき、はんだ
バンプを鼓形に形成して、はんだバンプの接続部におけ
る応力の集中を回避して、接続の信頼性を向上させる。 【解決手段】 本発明の電子部品の実装方法は、CSPな
ど電子部品の下面に、半球形状をなす複数のはんだバン
プを所定の配列をなして接合する工程と、このようにし
て得られた、電子部品をプリント配線基板上に前記はん
だバンプを介して載置する工程と、前記はんだバンプを
溶融させて、半球形状の複数のはんだバンプをそれぞれ
鼓状に形成する工程とからなる。
バンプを鼓形に形成して、はんだバンプの接続部におけ
る応力の集中を回避して、接続の信頼性を向上させる。 【解決手段】 本発明の電子部品の実装方法は、CSPな
ど電子部品の下面に、半球形状をなす複数のはんだバン
プを所定の配列をなして接合する工程と、このようにし
て得られた、電子部品をプリント配線基板上に前記はん
だバンプを介して載置する工程と、前記はんだバンプを
溶融させて、半球形状の複数のはんだバンプをそれぞれ
鼓状に形成する工程とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の実装方
法に関し、特にチップサイズパッケージ（Chip Size Pa
ckage, 以下CSPと称す）をはんだバンプによりプリント
配線基板に実装する方法に関する。
法に関し、特にチップサイズパッケージ（Chip Size Pa
ckage, 以下CSPと称す）をはんだバンプによりプリント
配線基板に実装する方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、ボール
グリッドアレイ（Ball Grid Array,以下BGA と称す）型
のパッケージが用いられるようになっており、パッケー
ジを配線基板上にはんだ付けする場合、パッケージの接
続用にはんだボールが主として使用されている。
グリッドアレイ（Ball Grid Array,以下BGA と称す）型
のパッケージが用いられるようになっており、パッケー
ジを配線基板上にはんだ付けする場合、パッケージの接
続用にはんだボールが主として使用されている。
【０００３】この場合、図４に示すように、パッドの直
径より大きな直径のはんだボールをパッケージの接続用
として用いるため、配線基板上にパッケージをはんだ付
けすると、はんだ接合部４は図４に示すように太鼓状の
形状になる。このような形状では、図５に示すように、
パッドの接合面に対する、はんだバンプのはんだ付け角
度βが鋭角になってしまい、プリント配線基板にねじれ
や曲がりなどの力が加わったとき応力の集中が生じて、
この部分からはんだの接合面が剥離しやすくなる。
径より大きな直径のはんだボールをパッケージの接続用
として用いるため、配線基板上にパッケージをはんだ付
けすると、はんだ接合部４は図４に示すように太鼓状の
形状になる。このような形状では、図５に示すように、
パッドの接合面に対する、はんだバンプのはんだ付け角
度βが鋭角になってしまい、プリント配線基板にねじれ
や曲がりなどの力が加わったとき応力の集中が生じて、
この部分からはんだの接合面が剥離しやすくなる。
【０００４】このように、BGA型の電子部品を配線基板
に実装するとき、はんだバンプが太鼓状になり、そのた
め接続部に応力の集中が生じ、はんだ接続の信頼性が損
なわれるという問題点がある。この問題を除くために
は、形成されるはんだ接合部の形状を図２に示すように
鼓状にすることが有効である。すなわち、図３に示すよ
うに、パッドに対するはんだ付け角度αが鈍角になるよ
うにはんだ接合部を鼓状に形成する実装方法が開発され
ている。
に実装するとき、はんだバンプが太鼓状になり、そのた
め接続部に応力の集中が生じ、はんだ接続の信頼性が損
なわれるという問題点がある。この問題を除くために
は、形成されるはんだ接合部の形状を図２に示すように
鼓状にすることが有効である。すなわち、図３に示すよ
うに、パッドに対するはんだ付け角度αが鈍角になるよ
うにはんだ接合部を鼓状に形成する実装方法が開発され
ている。
【０００５】例えば特開平９―１９９５４０には、ボー
ル状の複数の小形はんだバンプと、この小形はんだバン
プより大径かつ配線板の少なくとも、３点支持位置に設
けられた大型バンプとが下面に配設された配線板をプリ
ント配線基板上に載置してリフローすると、配線板は大
型バンプに支持され、小型バンプは表面張力により鼓状
の形状になる実装方法が開示されている。また、特開平
８―８５１１には、BGAパッケージにおいて、マザーボ
ード上に接合された接続板と、この接続板に形成される
スルーホール内に形成されるバンプと、接続板上に接合
されると共に、バンプにはんだ付けされるキャリア基板
を設け、接続板の高さを調節することによりバンプを鼓
状に形成する実装方法が記載されている。
ル状の複数の小形はんだバンプと、この小形はんだバン
プより大径かつ配線板の少なくとも、３点支持位置に設
けられた大型バンプとが下面に配設された配線板をプリ
ント配線基板上に載置してリフローすると、配線板は大
型バンプに支持され、小型バンプは表面張力により鼓状
の形状になる実装方法が開示されている。また、特開平
８―８５１１には、BGAパッケージにおいて、マザーボ
ード上に接合された接続板と、この接続板に形成される
スルーホール内に形成されるバンプと、接続板上に接合
されると共に、バンプにはんだ付けされるキャリア基板
を設け、接続板の高さを調節することによりバンプを鼓
状に形成する実装方法が記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、特開平
９―１９９５４０の方法では、大型バンプを配線板の少
なくとも３点支持位置に配設する必要があり、さらに大
型バンプの融点を小型バンプの融点より高くしなければ
ならぬなど制約があり、このため工程が複雑になる。特
開平８―８５１１の実装方法では、鼓状のバンプを形成
するために接続板の高さを調整する必要があるなど問題
点があった。本発明は、上記の問題点を除去し、はんだ
バンプを簡単な工程で鼓状に形成する、CSPの実装方法
を提供することを目的とする。
９―１９９５４０の方法では、大型バンプを配線板の少
なくとも３点支持位置に配設する必要があり、さらに大
型バンプの融点を小型バンプの融点より高くしなければ
ならぬなど制約があり、このため工程が複雑になる。特
開平８―８５１１の実装方法では、鼓状のバンプを形成
するために接続板の高さを調整する必要があるなど問題
点があった。本発明は、上記の問題点を除去し、はんだ
バンプを簡単な工程で鼓状に形成する、CSPの実装方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、電子部品を配
線基板上に実装する方法において、半円形断面を有する
はんだバンプを用いるものである。
線基板上に実装する方法において、半円形断面を有する
はんだバンプを用いるものである。
【０００８】この電子部品の実装方法は、電子部品の下
面に、半球形状をなす同一寸法の複数のはんだバンプを
所定の配列をなして接合する工程と、前記複数のはんだ
バンプを下面に備えた前記電子部品を実装基板上に載置
する工程と、前記はんだバンプを溶融させて、前記半球
形状の複数のはんだバンプをそれぞれ鼓状に形成する工
程とからなることを特徴とする。
面に、半球形状をなす同一寸法の複数のはんだバンプを
所定の配列をなして接合する工程と、前記複数のはんだ
バンプを下面に備えた前記電子部品を実装基板上に載置
する工程と、前記はんだバンプを溶融させて、前記半球
形状の複数のはんだバンプをそれぞれ鼓状に形成する工
程とからなることを特徴とする。
【０００９】また電子部品の下面に配列されるはんだバ
ンプの内、電子部品の下面の各隅部に配列されるはんだ
バンプのみを、半球形状をなす同一寸法の複数のはんだ
バンプからなるグループとしては配列することにより、
隅部のはんだバンプを鼓状に形成することができる。
ンプの内、電子部品の下面の各隅部に配列されるはんだ
バンプのみを、半球形状をなす同一寸法の複数のはんだ
バンプからなるグループとしては配列することにより、
隅部のはんだバンプを鼓状に形成することができる。
【００１０】
【発明の実施の形態】本発明の一実施の形態を図面を参
照して説明する。図１は本発明のCSPをプリント配線基
板２上に実装する方法を示す。図１（a）には、CSP１の
下面にはんだバンプ３が配列されて接合された状態が示
されている。このはんだバンプ３は、断面形状が半円形
をなす半球形であり、円弧部分が、実装されるとき配線
基板の上面に接するように下方へ向くように配置され
る。このように同一寸法のはんだバンプ３を複数個CSP
１の下面に配列して接合する。配列のパターンは、BGA
型の場合と同様であって、格子状、千鳥状などに配列さ
れる。
照して説明する。図１は本発明のCSPをプリント配線基
板２上に実装する方法を示す。図１（a）には、CSP１の
下面にはんだバンプ３が配列されて接合された状態が示
されている。このはんだバンプ３は、断面形状が半円形
をなす半球形であり、円弧部分が、実装されるとき配線
基板の上面に接するように下方へ向くように配置され
る。このように同一寸法のはんだバンプ３を複数個CSP
１の下面に配列して接合する。配列のパターンは、BGA
型の場合と同様であって、格子状、千鳥状などに配列さ
れる。
【００１１】このように、下面に複数の半球形状のはん
だバンプが配列されたCSP型電子部品１をプリント配線
基板２上に載置する。その状態を図１（b）に示す。こ
の状態で、CSP１を配線基板２上に実装する。次いで熱
処理を行ってはんだバンプ３を溶融させ、溶融したはん
だバンプ３によってCSP１のパッド５と配線基板２のパ
ッド６とを電気的に導通させる。
だバンプが配列されたCSP型電子部品１をプリント配線
基板２上に載置する。その状態を図１（b）に示す。こ
の状態で、CSP１を配線基板２上に実装する。次いで熱
処理を行ってはんだバンプ３を溶融させ、溶融したはん
だバンプ３によってCSP１のパッド５と配線基板２のパ
ッド６とを電気的に導通させる。
【００１２】次に、本願発明の半球形状のはんだバンプ
を用いた電子部品の実装方法の作用について説明する。
上述のとおり、断面が半円状のはんだバンプ３を有する
CSP型電子部品を使用することにより、はんだボールを
用いるBGA型パッケージの場合に比較して、はんだの接
合部全体のはんだ量が少なくなるので、CSPと配線基板
間に溶融したはんだによって形成される接合部４が図４
のような太鼓状にならず、図１（c）に示すように鼓状
に形成される。
を用いた電子部品の実装方法の作用について説明する。
上述のとおり、断面が半円状のはんだバンプ３を有する
CSP型電子部品を使用することにより、はんだボールを
用いるBGA型パッケージの場合に比較して、はんだの接
合部全体のはんだ量が少なくなるので、CSPと配線基板
間に溶融したはんだによって形成される接合部４が図４
のような太鼓状にならず、図１（c）に示すように鼓状
に形成される。
【００１３】すなわち、はんだ量を減らしたはんだバン
プ３を用いているので、溶融したはんだバンプは電子部
品の重みで押しつぶされるが、はんだの表面張力によっ
て電子部品が押し上げられ、電子部品の重量と、表面張
力による押し上げ力とがバランスして図２に示すような
鼓状の接合部４が得られる。
プ３を用いているので、溶融したはんだバンプは電子部
品の重みで押しつぶされるが、はんだの表面張力によっ
て電子部品が押し上げられ、電子部品の重量と、表面張
力による押し上げ力とがバランスして図２に示すような
鼓状の接合部４が得られる。
【００１４】したがって、はんだの接合部４の外側面と
はんだ接合面間の角度αがパッド６に対して図３のよう
に鈍角になり、外部から加わる衝撃や熱応力による接合
部における応力の集中が緩和され、はんだ接合面での剥
離を防止することができる。
はんだ接合面間の角度αがパッド６に対して図３のよう
に鈍角になり、外部から加わる衝撃や熱応力による接合
部における応力の集中が緩和され、はんだ接合面での剥
離を防止することができる。
【００１５】次に本発明の他の実施の形態について述べ
る。この場合、電子部品の下面にはんだバンプを配列を
なして接合するとき、ＣＳＰの下面の隅部に配列される
はんたバンプのみ半球形状のはんだバンプとする。そし
て、隅部以外の領域には従来のはんだバンプが配列され
る。このように隅部に配列されるはんだバンプの接合面
に対するはんだの量を他のはんだバンプより少なくする
ことにより、鼓形の接合部を形成することができ、プリ
ント配線基板のねじれや曲がりの発生したとき最も応力
の集中しやすいＣＳＰの隅部における接続性を向上させ
ることができる。
る。この場合、電子部品の下面にはんだバンプを配列を
なして接合するとき、ＣＳＰの下面の隅部に配列される
はんたバンプのみ半球形状のはんだバンプとする。そし
て、隅部以外の領域には従来のはんだバンプが配列され
る。このように隅部に配列されるはんだバンプの接合面
に対するはんだの量を他のはんだバンプより少なくする
ことにより、鼓形の接合部を形成することができ、プリ
ント配線基板のねじれや曲がりの発生したとき最も応力
の集中しやすいＣＳＰの隅部における接続性を向上させ
ることができる。
【００１６】一般的に、リフローによりはんだ付けを行
ったときは、ニッケル金メッキが施されたパッドとはん
だの接合面に発生する金属間化合物は硬く、はんだ接合
面が剥離する不具合が発生するが、はんだ接合部を鼓状
にすることにより剥離を防止することができる。
ったときは、ニッケル金メッキが施されたパッドとはん
だの接合面に発生する金属間化合物は硬く、はんだ接合
面が剥離する不具合が発生するが、はんだ接合部を鼓状
にすることにより剥離を防止することができる。
【００１７】
【発明の効果】以上説明したように、電子部品を配線基
板上に実装する方法において、半円形断面を有するはん
だバンプを用いることにより、CSPのはんだ接合部の形
状を鼓状に形成し、はんだ接合面における剥離を防止で
きる効果があり、さらに、CSPをはんだ付けする際に、
既にCSP側にはんだが供給されているため、部品実装工
程上ではんだペーストの供給が行われなかった場合で
も、はんだ付けが行われる効果がある。
板上に実装する方法において、半円形断面を有するはん
だバンプを用いることにより、CSPのはんだ接合部の形
状を鼓状に形成し、はんだ接合面における剥離を防止で
きる効果があり、さらに、CSPをはんだ付けする際に、
既にCSP側にはんだが供給されているため、部品実装工
程上ではんだペーストの供給が行われなかった場合で
も、はんだ付けが行われる効果がある。
【図１】（a）本発明の電子部品の実装方法において、
電子部品にはんだバンプを接合した状態を示す図。 （b）電子部品を配線基板上に載置した図。 （c）はんだバンプを溶融して接続部を形成した図。
電子部品にはんだバンプを接合した状態を示す図。 （b）電子部品を配線基板上に載置した図。 （c）はんだバンプを溶融して接続部を形成した図。
【図２】電子部品と配線基板間に形成された鼓形の接続
部の形状を示す断面図。
部の形状を示す断面図。
【図３】図２の接続部位の形状を示す説明図。
【図４】はんだ付け後太鼓状に形成された接続部を示す
断面図。
断面図。
【図５】図４の接続部の形状を示す説明図。
１ CSP ２ プリント配線基板 ３ 半円形状のはんだバンプ ４ 接合部 ５,６ パッド
Claims (2)
- 【請求項１】 電子部品に設けられたはんだバンプを介
して該電子部品を実装基板に実装する電子部品の実装方
法であって、 前記電子部品の下面に、半球形状をなす同一寸法の複数
のはんだバンプを所定の配列をなして接合する工程と、 下面に、前記複数のはんだバンプを備えた電子部品を前
記実装基板上に載置する工程と、 前記はんだバンプを溶融させて、前記半球形状の複数の
はんだバンプをそれぞれ鼓状に形成する工程とからなる
ことを特徴とする電子部品の実装方法。 - 【請求項２】 電子部品の下面に配列され接合されるは
んだバンプの内、前記電子部品の下面の各隅部に配列さ
れるはんだバンプが、半球形状をなす同一寸法の複数の
はんだバンプのグループからなる請求項１記載の電子部
品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156634A JP2001339151A (ja) | 2000-05-26 | 2000-05-26 | バンプによる電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156634A JP2001339151A (ja) | 2000-05-26 | 2000-05-26 | バンプによる電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001339151A true JP2001339151A (ja) | 2001-12-07 |
Family
ID=18661396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000156634A Pending JP2001339151A (ja) | 2000-05-26 | 2000-05-26 | バンプによる電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001339151A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319313A (ja) * | 2005-04-13 | 2006-11-24 | Kyocera Corp | 回路基板および電子部品モジュール |
| US7565738B2 (en) | 2004-05-31 | 2009-07-28 | Sanyo Electric Co., Ltd. | Method for manufacturing circuit device |
| US7728438B2 (en) | 2003-06-05 | 2010-06-01 | Sanyo Electric Co., Ltd. | Optical semiconductor device and method of manufacturing the same |
| US7768132B2 (en) | 2004-06-30 | 2010-08-03 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method thereof |
-
2000
- 2000-05-26 JP JP2000156634A patent/JP2001339151A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728438B2 (en) | 2003-06-05 | 2010-06-01 | Sanyo Electric Co., Ltd. | Optical semiconductor device and method of manufacturing the same |
| US7565738B2 (en) | 2004-05-31 | 2009-07-28 | Sanyo Electric Co., Ltd. | Method for manufacturing circuit device |
| US7854062B2 (en) | 2004-05-31 | 2010-12-21 | Sanyo Electric Co., Ltd. | Method for manufacturing circuit device |
| US7768132B2 (en) | 2004-06-30 | 2010-08-03 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method thereof |
| JP2006319313A (ja) * | 2005-04-13 | 2006-11-24 | Kyocera Corp | 回路基板および電子部品モジュール |
| JP4721929B2 (ja) * | 2005-04-13 | 2011-07-13 | 京セラ株式会社 | 多層回路基板および電子部品モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215026B2 (en) | Semiconductor module and method of forming a semiconductor module | |
| JP2011040606A (ja) | 半導体装置の製造方法 | |
| US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
| JP2008109059A (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| US20090127706A1 (en) | Chip structure, substrate structure, chip package structure and process thereof | |
| JPH0817972A (ja) | 部品の接続構造及びその製造方法 | |
| JP2001339151A (ja) | バンプによる電子部品の実装方法 | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| TW201318113A (zh) | 封裝基板及其製法 | |
| KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
| KR20030010955A (ko) | 반도체 플립칩 패키지 제조방법 | |
| JP2001156095A (ja) | 電極、半導体装置および製造方法 | |
| JP2002164473A (ja) | 半導体装置及びその製造方法 | |
| JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP2005072212A (ja) | 電子部品とその製造方法及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |