JP2003133519A - 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 - Google Patents

積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法

Info

Publication number
JP2003133519A
JP2003133519A JP2001332584A JP2001332584A JP2003133519A JP 2003133519 A JP2003133519 A JP 2003133519A JP 2001332584 A JP2001332584 A JP 2001332584A JP 2001332584 A JP2001332584 A JP 2001332584A JP 2003133519 A JP2003133519 A JP 2003133519A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
stacked
dummy
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001332584A
Other languages
English (en)
Other versions
JP3847602B2 (ja
Inventor
Takuya Sugiyama
拓也 杉山
Hiroyuki Juso
博行 十楚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001332584A priority Critical patent/JP3847602B2/ja
Publication of JP2003133519A publication Critical patent/JP2003133519A/ja
Application granted granted Critical
Publication of JP3847602B2 publication Critical patent/JP3847602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 簡易な方法で積層基板間の隙間を制御するこ
とより、外部接続端子の接合部分における、熱が印加さ
れたり機械的応力が印加されたときの信頼性及び放熱性
の向上を図り得る積層型半導体装置及びその製造方法を
提供する。 【解決手段】 積層型半導体装置は、裏面ランド部８ａ
及び表面ランド部８ｂを有する配線基板２に半導体チッ
プ３を実装して樹脂封止した半導体装置１…を、裏面ラ
ンド部８ａに搭載される半田ボール１０により複数個積
層してなる。各半導体装置１…には、配線基板２の半導
体チップ搭載側裏面における相対する樹脂封止部４の対
向位置に半田ボール１０よりも低いダミーバンプ１２…
が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部接続端子を有
する配線基板に半導体チップを実装して樹脂封止した半
導体装置を、外部接続端子に搭載される半田ボールによ
り複数個積層した積層型半導体装置及びその製造方法並
びに上記半導体装置を搭載するマザーボード及びマザー
ボードの製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化の要求に対応す
るものとして、また、組立工程の自動化に適合するもの
として、ＱＦＰ（Quad Flat Package)型やＢＧＡ（Ball
GridAllay)型のＣＳＰ（Chip Size Package)式半導体
装置が広く用いられている。
【０００３】これらの半導体装置においては、実装効率
を高めるために、半導体装置を複数個積み重ねて電気的
に接続した積層型半導体装置が、例えば特開平１１−３
１７４９４号公報に開示されている。
【０００４】上記の積層型半導体装置１００は、例え
ば、図１８（ｃ）に示すように、単品の半導体装置とし
てのチップセレクタ入りメモリモジュール１０１をマザ
ーボード１０２に４個積層したものとなっている。上記
のチップセレクタ入りメモリモジュール１１は、図１８
（ａ）（ｂ）に示すように、キャリア１０３にバンプ１
０４を用いてチップセレクタチップ１０５とメモリチッ
プ１０６とを搭載してなっている。上記キャリア１０３
とチップセレクタチップ１０５及びメモリチップ１０６
との間には封止樹脂１０７が施されている。また、各キ
ャリア１０３の外周の両面には、積層用のスタックパッ
ド１０７…が形成されており、図１８（ｃ）に示すよう
に、各キャリア１０３の上記スタックパッド１０７…同
士をスタックバンプ１０８にて接続することにより、各
チップセレクタ入りメモリモジュール１０１…を積層
し、かつスタックパッド１０７…を電気的に接続するこ
とができる。
【０００５】ところで、上記積層型半導体装置１００で
は、各キャリア１０３…にチップセレクタ入りメモリモ
ジュール１０１及びチップセレクタチップ１０５が接触
して積層されている。このため、チップセレクタ入りメ
モリモジュール１０１及びチップセレクタチップ１０５
に外部から熱が加わると、チップセレクタ入りメモリモ
ジュール１０１及びチップセレクタチップ１０５は物性
つまり線膨張係数のことなる材料の複合体であるため
に、個々のチップセレクタ入りメモリモジュール１０１
及びチップセレクタチップ１０５に反りが発生する。そ
の結果、スタックバンプ１０８とスタックパッド１０７
との接合が外れるおそれがある。
【０００６】そこで、この問題を解決するために、例え
ば、特開２０００−１６４７９５号公報に開示されたス
タックモジュール接続装置では、図１９に示すように、
複数のモジュール１１１を、これら各モジュール１１１
の片側に電極バッド１１２…を有して半田ボール１１３
にて接続し積層する場合に、各モジュール１１１の他の
片側に応力吸収材１１４を設けることにより、回路素子
１１５とその上の配線基板１１６との間に隙間を設けて
いる。
【０００７】これによって、積層したモジュール１１１
に外部から熱が加わって個々のモジュール１１１に反り
が発生しても、回路素子１１５がその上の配線基板１１
６を押圧することがないので、半田ボール１１３と電極
バッド１１２…との接続は保障されたものとなってい
る。
【０００８】一方、半導体装置を配線基板にフェイスダ
ウンボンディングする際に、半導体装置の傾き防止のた
めに樹脂のスペーサや姿勢規定体を介装したものが、特
開平７−７４４５０号公報や特開平１１−２０４５６４
号公報に開示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の積層型半導体装置では、積層基板間の隙間を制御す
るために、別途の材料からなる応力吸収材１１４や樹脂
のスペーサや姿勢規定体を設けなければならないので、
部品点数が増加するとともに、工数の増加を招くという
問題点を有している。
【００１０】なお、積層基板間の隙間を形成するため
に、半田ボールをより高く形成すればよいという考え方
もできるが、外部接続端子のピッチが精細化のために小
さくなってきている状況にあっては、そのようなことも
できない。一方、ワイヤ部分の樹脂封止について、その
樹脂封止部を薄くするには限界がある。
【００１１】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、簡易な方法で積層基板間
の隙間を制御することより、外部接続端子の接合部分に
おける、熱が印加されたり機械的応力が印加されたとき
の信頼性及び放熱性の向上を図り得る積層型半導体装置
及びその製造方法並びにマザーボード及びマザーボード
の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の積層型半導体装
置は、上記課題を解決するために、外部接続端子を有す
る配線基板に半導体チップを実装して樹脂封止した半導
体装置を、外部接続端子に搭載される半田ボールにより
複数個積層した積層型半導体装置において、上記各半導
体装置には、配線基板の半導体チップ搭載側裏面におけ
る相対する半導体チップ又は樹脂封止部の対向位置に半
田ボールよりも低いダミーバンプが形成されていること
を特徴としている。
【００１３】上記の発明によれば、各半導体装置には、
配線基板の半導体チップ搭載側裏面における相対する半
導体チップ又は樹脂封止部の対向位置に半田ボールより
も低いダミーバンプが形成されている。このため、半導
体装置を積層した場合に、この半田ボールよりも低いダ
ミーバンプによって、半導体装置が支持されることにな
る。
【００１４】この結果、半導体装置の配線基板と、この
配線基板の半導体チップ搭載側裏面における相対する半
導体チップ又は樹脂封止部との間に隙間ができる。つま
り、半導体チップ又は樹脂封止部と配線基板との接触を
防止できる。なお、ワイヤボンド方式によるベアチップ
実装では樹脂封止部と配線基板との間に隙間が形成され
る一方、フリップチップ方式によるベアチップ実装では
半導体チップと配線基板との間に隙間が形成される。
【００１５】ここで、積層型半導体装置は、一般的に製
品検査として、温度サイクル試験や機械的応力試験にか
けられる。このとき、半導体装置の半導体チップ又は樹
脂封止部とこの半導体装置の半導体チップ又は樹脂封止
部に対向する半導体装置の配線基板との間に隙間がない
場合には、各半導体装置の反りの発生により、半導体チ
ップ又は樹脂封止部が、当接して対向する半導体装置の
配線基板を押し出そうとする。この結果、外部接続端子
と半田ボールとの接続部分に引張り力が作用し、外部接
続端子と半田ボールとの間の接続が外れることになる。
【００１６】これに対して、本発明では、半導体装置の
配線基板と、この配線基板の半導体チップ搭載側裏面に
おける相対する半導体チップ又は樹脂封止部との間に隙
間があるので、積層型半導体装置を温度サイクル試験や
機械的応力試験にかけたときに、半導体チップはこの隙
間に向けてたわむことができる。したがって、外部接続
端子と半田ボールとの接続部分に作用する引張り力も緩
和されるので、外部接続端子と半田ボールとの間の接続
が外れるのを防止することができる。
【００１７】また、本発明では、この半導体チップ又は
樹脂封止部とそれに対向する配線基板との隙間を形成す
るために、ダミーバンプによって行なっている。このダ
ミーバンプは、外部接続端子間に半田ボールを搭載する
工程にて同時に形成することができるものである。した
がって、隙間形成のための製造工程における工数の増加
も殆どなく、製造コストも殆ど従来と変わらない。
【００１８】さらに、隙間を設けることによって、半導
体チップからの放熱効果も大きくなる。
【００１９】この結果、簡易な方法で積層基板間の隙間
を制御することより、外部接続端子の接合部分におけ
る、熱が印加されたり機械的応力が印加されたときの信
頼性及び放熱性の向上を図り得る積層型半導体装置を提
供することができる。
【００２０】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、ダミーバンプは半導体チッ
プ又は樹脂封止部の平面領域内における端部の対向位置
に形成されていることを特徴としている。
【００２１】すなわち、積層型半導体装置を温度サイク
ル試験や機械的応力試験にかけた場合に、反りの発生に
より半導体チップの中央位置で接触し易くなる。したが
って、半導体チップ又は樹脂封止部を支持するダミーバ
ンプを半導体チップの中央位置に設けるよりも端に設け
る方が半導体チップがたわみ易い。
【００２２】この点、本発明によれば、ダミーバンプは
半導体チップ又は樹脂封止部の平面領域内における端部
の対向位置に形成されているので、外部接続端子間にお
ける応力緩和効果が大きい。
【００２３】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、配線基板には、ダミーバン
プを搭載するためのダミーランド部が形成されていると
ともに、このダミーランド部は、外部接続端子よりも面
積が大きく形成されていることを特徴としている。
【００２４】先ず、ダミーバンプを形成するためには、
予め配線基板にダミーバンプを搭載するためのダミーラ
ンド部を形成しておく必要がある。
【００２５】ここで、本発明によれば、配線基板には、
ダミーバンプを搭載するためのダミーランド部が形成さ
れているとともに、このダミーランド部は、外部接続端
子よりも面積が大きく形成されている。
【００２６】すなわち、ダミーバンプをダミーランド部
に搭載すると、ダミーバンプはダミーランド部の全領域
に広がる。また、同様に、半田ボールを外部接続端子に
搭載したときも、半田ボールは外部接続端子の全領域に
広がる。したがって、ダミーランド部を外部接続端子よ
りも面積が大きくなるように形成しておくことによっ
て、外部接続端子に搭載される半田ボールと同量のダミ
ーバンプをダミーランド部に搭載したときに、ダミーバ
ンプの方が半田ボールよりも低くなる。また、ダミーラ
ンド部の面積と外部接続端子の面積とに差を設けること
によって、同サイズの半田ボールの搭載により、外部接
続端子とダミーバンプとの高さを容易に制御することが
できる。
【００２７】この結果、半田ボールの搭載条件と同じ搭
載条件にてダミーバンプを搭載することによって自動的
に半田ボールよりも低い支持部が形成されることになる
ので、確実に、簡易な方法で積層基板間の隙間を制御す
ることができる。
【００２８】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、ダミーバンプは半田ペース
ト印刷により形成されていることを特徴としている。
【００２９】上記の発明によれば、ダミーバンプは半田
ペースト印刷により形成されているので、外部接続端子
を半田ペースト印刷法により形成する際に、同時にダミ
ーバンプも半田ペースト印刷により形成することができ
る。したがって、ダミーバンプの形成において、確実
に、簡易な方法で積層基板間の隙間を制御することがで
きる。
【００３０】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、複数個積層された半導体装
置には、外部接続端子を有する配線基板の穴部に半導体
チップが搭載された半導体装置が含まれていることを特
徴としている。
【００３１】上記の発明によれば、積層型半導体装置に
積層される半導体装置として、外部接続端子を有する配
線基板の穴部に半導体チップが搭載された半導体装置を
用いることができる。このような半導体装置は、半導体
チップの後ろに配線基板がないので、半導体装置を薄く
形成することができる。したがって、薄型の積層型半導
体装置を提供することができる。
【００３２】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、複数個積層された半導体装
置のうちのいずれかは、他の半導体装置とは外形サイズ
が異なっていることを特徴としている。
【００３３】上記の発明によれば、複数個積層された半
導体装置のうちのいずれかは、他の半導体装置とは外形
サイズが異なっている。このため、種類の異なる半導体
装置を組み合わせて積層した場合にも、簡易な方法で積
層基板間の隙間を制御することより、外部接続端子の接
合部分における、熱が印加されたり機械的応力が印加さ
れたときの信頼性及び放熱性の向上を図り得る積層型半
導体装置を提供することができる。
【００３４】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、複数個積層された半導体装
置のうちのいずれかは、１個の半導体装置に複数個の半
導体チップを搭載したものからなっていることを特徴と
している。
【００３５】上記の発明によれば、複数個積層された半
導体装置のうちのいずれかは、１個の半導体装置に複数
個の半導体チップを搭載したものからなっている。この
ため、例えばフラッシュメモリのメモリ容量を増やすた
めに１個の半導体装置に複数個の半導体チップを形成し
た半導体装置を積層した場合においても、簡易な方法で
積層基板間の隙間を制御することより、外部接続端子の
接合部分における、熱が印加されたり機械的応力が印加
されたときの信頼性及び放熱性の向上を図り得る積層型
半導体装置を提供することができる。
【００３６】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、最下層にマザーボードが設
けられているとともに、上記マザーボードには、相対す
る半導体装置の半導体チップ又は樹脂封止部の対向位置
に半田ボールよりも低いダミーバンプが形成されている
ことを特徴としている。
【００３７】上記の発明によれば、最下層にマザーボー
ドが設けられているとともに、上記マザーボードには、
相対する半導体装置の半導体チップ又は樹脂封止部の対
向位置に半田ボールよりも低いダミーバンプが形成され
ている。
【００３８】したがって、積層型半導体装置をマザーボ
ードに搭載する場合においても、このマザーボードにダ
ミーバンプを形成することにより、マザーボードと半導
体装置との間において、簡易な方法で積層基板間の隙間
を制御することより、外部接続端子の接合部分におけ
る、熱が印加されたり機械的応力が印加されたときの信
頼性及び放熱性の向上を図り得る積層型半導体装置を提
供することができる。
【００３９】また、本発明の積層型半導体装置の製造方
法は、上記課題を解決するために、外部接続端子を有す
る配線基板に半導体チップを実装し、かつ樹脂封止して
半導体装置を形成し、上記半導体装置を外部接続端子に
搭載される半田ボールにより複数個積層する積層型半導
体装置の製造方法において、上記各半導体装置におけ
る、配線基板の半導体チップ搭載側裏面における相対す
る半導体チップ又は樹脂封止部の対向位置に半田ボール
よりも低いダミーバンプを形成する工程を含むことを特
徴としている。
【００４０】上記の発明によれば、積層型半導体装置を
製造するときには、外部接続端子を有する配線基板に半
導体チップを実装し、かつ樹脂封止して半導体装置を形
成し、上記半導体装置を外部接続端子に搭載される半田
ボールにより複数個積層する。そして、その製造方法に
おいては、各半導体装置における、配線基板の半導体チ
ップ搭載側裏面における相対する半導体チップ又は樹脂
封止部の対向位置に半田ボールよりも低いダミーバンプ
を形成する工程を含んでいる。
【００４１】この結果、配線基板の半導体チップ搭載側
裏面における相対する半導体チップ又は樹脂封止部の対
向位置に半田ボールよりも低いダミーバンプを形成する
工程を行なうことによって、簡易な方法で積層基板間の
隙間を制御することより、外部接続端子の接合部分にお
ける、熱が印加されたり機械的応力が印加されたときの
信頼性及び放熱性の向上を図り得る積層型半導体装置の
製造方法を提供することができる。
【００４２】また、本発明の積層型半導体装置の製造方
法は、上記積層型半導体装置の製造方法において、ダミ
ーバンプを半田ペースト印刷により形成する工程を含む
ことを特徴としている。
【００４３】上記の発明によれば、積層型半導体装置の
製造に際して、ダミーバンプを半田ペースト印刷により
形成する工程を含んでいる。
【００４４】このため、ダミーバンプを半田ペースト印
刷により形成することによって、外部接続端子を半田ペ
ースト印刷法にて形成する際に、同時にダミーバンプも
半田ペースト印刷により形成することができる。したが
って、ダミーバンプの形成において、確実に、簡易な方
法で積層基板間の隙間を制御することができる。
【００４５】また、本発明のマザーボードは、上記課題
を解決するために、外部接続端子を有する配線基板に半
導体チップを実装して樹脂封止した半導体装置を、該半
導体装置の外部接続端子に搭載される半田ボールにより
接続して搭載したマザーボードにおいて、上記半導体装
置の半導体チップ又は樹脂封止部の対向位置に半田ボー
ルよりも低いダミーバンプが形成されていることを特徴
としている。
【００４６】上記の発明によれば、マザーボードには、
半導体装置の半導体チップ又は樹脂封止部の対向位置に
半田ボールよりも低いダミーバンプが形成されている。
したがって、半導体装置の半導体チップ又は樹脂封止部
がマザーボードに接触するのを防止できる。
【００４７】このため、半導体装置をマザーボードに搭
載する場合において、このマザーボードにダミーバンプ
を形成することにより、マザーボードと半導体装置との
間において、簡易な方法で積層基板間の隙間を制御する
ことができ、外部接続端子の接合部分における、熱が印
加されたり機械的応力が印加されたときの信頼性及び放
熱性の向上を図り得るマザーボードを提供することがで
きる。
【００４８】また、本発明のマザーボードは、上記マザ
ーボードにおいて、ダミーバンプは半田ペースト印刷に
より形成されていることを特徴としている。
【００４９】上記の発明によれば、ダミーバンプは半田
ペースト印刷により形成されている。このため、ダミー
バンプを半田ペースト印刷により形成することによっ
て、外部接続端子を半田ペースト印刷法により形成する
際に、同時にダミーバンプも半田ペースト印刷により形
成することができる。したがって、マザーボードにおけ
るダミーバンプの形成において、確実に、簡易な方法で
積層基板間の隙間を制御することができる。
【００５０】また、本発明のマザーボードは、上記マザ
ーボードにおいて、複数の半導体装置が積層されている
ことを特徴としている。
【００５１】上記の発明によれば、マザーボードには、
複数の半導体装置が積層されている。この結果、複数の
半導体装置が積層された積層型半導体装置とマザーボー
ドとの間の隙間を簡易な方法で制御することができ、外
部接続端子の接合部分における、熱が印加されたり機械
的応力が印加されたときの信頼性及び放熱性の向上を図
り得るマザーボードを提供することができる。
【００５２】また、本発明のマザーボードの製造方法
は、上記課題を解決するために、外部接続端子を有する
配線基板に半導体チップを実装して樹脂封止した半導体
装置を、該半導体装置の外部接続端子に搭載される半田
ボールにより接続して搭載するマザーボードの製造方法
において、上記半導体装置の半導体チップ又は樹脂封止
部の対向位置に半田ボールよりも低いダミーバンプを形
成する工程を含んでいることを特徴としている。
【００５３】上記の発明によれば、マザーボードの製造
方法は、半導体装置の半導体チップ又は樹脂封止部の対
向位置に半田ボールよりも低いダミーバンプを形成する
工程を含んでいる。
【００５４】このため、この工程を実施することによっ
て、半導体装置とマザーボードとの間の隙間を簡易な方
法で制御することができ、外部接続端子の接合部分にお
ける、熱が印加されたり機械的応力が印加されたときの
信頼性及び放熱性の向上を図り得るマザーボードの製造
方法を提供することができる。
【００５５】また、本発明のマザーボードの製造方法
は、上記記載のマザーボードの製造方法において、ダミ
ーバンプを半田ペースト印刷により形成する工程を含ん
でいることを特徴としている。
【００５６】このため、マザーボードのダミーバンプを
半田ペースト印刷により形成することによって、マザー
ボードの外部接続端子を半田ペースト印刷法により形成
する際に、同時にダミーバンプも半田ペースト印刷によ
り形成することができる。したがって、マザーボードの
ダミーバンプの形成において、確実に、簡易な方法で半
導体装置とマザーボードとの間の隙間を制御することが
できる。
【００５７】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図８に基づいて説明すれば、
以下の通りである。
【００５８】本実施の形態の積層型半導体装置は、図１
（ａ）（ｂ）に示すように、半導体装置１…が３段に積
層されたものからなっている。ただし、必ずしもこれに
限らず、他の複数個の段数に積層されたものであっても
よい。
【００５９】上記の各半導体装置１は、図２（ａ）
（ｂ）（ｃ）に示すように、配線基板２に搭載された半
導体チップ３が、樹脂封止部４により封止された状態で
設けられいる。上記半導体チップ３としては、例えば、
ＣＰＵ（Central Processing Unit)やメモリ等の集積回
路（ＬＳＩ:Large Scaled Integrated circuit）が挙げ
られる。
【００６０】上記の半導体チップ３からはワイヤボンド
法により接続されるワイヤとしてのＡｕワイヤ５が配線
基板２の裏面側に形成されたターミナル部６に延びてい
る。また、配線基板２のターミナル部６からは外方に延
びるＣｕからなる配線パターン７が配されているととも
に、この配線パターン７の先端は配線基板２の外部接続
端子としての裏面ランド部８ａにまで延びている。この
裏面ランド部８ａは、半導体装置１の外形周辺に近い位
置に形成されている。
【００６１】上記の配線基板２における裏面ランド部８
ａの位置には、この配線基板２を貫通するスルーホール
部９が形成されており、このスルーホール部９には、導
電性金属が充填されている。したがって、この導電性金
属における配線基板２における裏面の露出部が裏面ラン
ド部８ａとなる一方、配線基板２における表面の露出部
が外部接続端子としての表面ランド部８ｂとなる。ま
た、これによって、配線基板２における裏面ランド部８
ａと表面ランド部８ｂとが電気的に接続されるものとな
っている。
【００６２】上記の配線基板２における表面ランド部８
ｂには、例えば半田ボール１０が固着されており、積層
する半導体装置１・１間や外部との接続に使用されるも
のとなっている。なお、上記の半田ボール１０は、本
来、半導体装置１に搭載前の状態をいい、半導体装置１
に搭載後は外部接続端子として機能するものである
が、、本実施の形態及び本発明では、ダミーバンプ１２
…と半田ボール１０との高さを問題とすること、及び途
中で用語が変わるのは混乱を招くため、統一的に、半導
体装置１に搭載後も半田ボール１０の用語を使用するこ
ととする。
【００６３】また、本実施の形態では、配線基板２にお
ける半導体チップ３の搭載側とは反対面に、この半導体
チップ３の領域内にダミーランド部１１…が形成され、
そのダミーランド部１１…上にダミーバンプ１２…が例
えば４箇所に設けられている。これらダミーバンプ１２
…は、上記の半田ボール１０よりも低くなるように形成
されている。したがって、この半導体装置１…を複数個
積層することにより、図１（ａ）に示すように、各半導
体装置１…を半田ボール１０にて接続し、積層するとと
もに、ダミーバンプ１２…が各半導体チップ３…の表面
に接触して支持するので、このダミーバンプ１２…の高
さ寸法の隙間Ｄが配線基板２と半導体チップ３の樹脂封
止部４との間に形成されるものとなっている。
【００６４】これによって、半田ボール１０と裏面ラン
ド部８ａ及び表面ランド部８ｂとの接合部分において、
温度サイクル試験等の熱印加時や機械的応力試験等の機
械的揚力印加時の信頼性及び放熱性の向上を図ることが
できるものとなっている。
【００６５】上記構成の半導体装置１及び積層型半導体
装置の製造方法について図３（ａ）〜（ｄ）に基づいて
説明する。なお、同図では、１個の半導体装置１につい
ての説明を行なうが、実際には、複数個を平面的に多数
並べた状態で半導体装置１…が形成され、半導体装置１
が完成した状態でダイシング等により個片化される。
【００６６】先ず、図３（ａ）に示すように、配線基板
２を用意する。この配線基板２は、以下のようにして形
成されている。
【００６７】例えば厚さ約０．１３ｍｍの絶縁基板を用
いてこの絶縁基板の両面に予めＣｕからなる図示しない
各配線パターン、スルーホール部９、ランド径２４０μ
ｍの裏面ランド部８ａ及び表面ランド部８ｂを形成す
る。また、上記配線基板２における裏面ランド部８ａ、
表面ランド部８及びワイヤボンド用の図示しないターミ
ナル部以外の配線には図示しないソルダーレジストを塗
布し、これによって各配線パターンを保護している。
【００６８】一方、本実施の形態では、上記の裏面ラン
ド部８ａ及び表面ランド部８ｂを形成するときに、同時
に、配線基板２における半導体チップ３搭載面とは反対
面に、この半導体チップ３における突出形状の樹脂封止
部４の平面領域内にランド径４００μｍのダミーランド
部１１…を形成しておく。このダミーランド部１１…
は、裏面ランド部８ａ及び表面ランド部８ｂよりも広い
面積の端子となるように形成しておく。
【００６９】次いで、２５μｍ厚の図示しないダイボン
ドフィルムを介して１００μｍ厚の半導体チップ３を配
線基板２に接着し、ワイヤボンド方式による接続方法に
よりＡｕワイヤ５にて半導体チップ３と上記配線基板２
のターミナル部との電気的接続を行なう。その後、Ａｕ
ワイヤ５及び半導体チップ３を樹脂にて封止することに
より樹脂封止部４を形成する。なお、上記の半導体チッ
プ３と配線基板２との接着においては、例えばペースト
により行なうことも可能である。また、上記の説明で
は、ワイヤボンド方式による実装方式を採用している
が、必ずしもこれに限らず、フリップチップ方式による
実装方式を採用することも可能である。さらに、封止方
法として、例えば、液状樹脂を用いた印刷封止法を用い
ることが可能である。
【００７０】次いで、図３（ｂ）に示すように、０．２
８ｍｍφの球状の半田ボール１０を、配線基板２におけ
る裏面ランド部８ａ及び表面ランド部８ｂ並びにダミー
ランド部１１…に搭載する。この半田ボール１０におけ
る半田の組成として、例えばＳｎ−Ａｇ−Ｃｕ系、Ｓｎ
−Ａｇ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ−Ｂ
ｉ系の鉛フリー半田や、Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ａ
ｇ系のものを用いることができる。
【００７１】次いで、図３（ｃ）に示すように、この半
田ボール１０を搭載した配線基板２をリフロー装置(Ref
low Soldering Equipment)にかけて例えば最大２４０℃
〜２６０℃の温度で加熱する。これによって、半田ボー
ル１０が溶融するので、各半田ボール１０…が裏面ラン
ド部８ａ及びダミーランド部１１…に固着される。ここ
で、裏面ランド部８ａはダミーランド部１１…に比べて
面積が小さいので、裏面ランド部８ａの半田ボール１０
は球状の形態を維持する一方、ダミーランド部１１…の
半田ボール１０は、ダミーランド部１１…の面積が裏面
ランド部８ａの面積よりも広いので、半田ボール１０が
このダミーランド部１１…全体に広がり、高さが裏面ラ
ンド部８ａの半田ボール１０よりも低いダミーバンプ１
２…となる。ただし、電気的接続には問題はない。
【００７２】次いで、半田の活性を高めるフラックスを
裏面ランド部８ａの半田ボール１０に塗布した後、各半
導体装置１…を、図３（ｄ）に示すように、半田ボール
１０点と各配線基板２における裏面ランド部８ａ及び表
面ランド部８ｂが重なるように積層し、リフロー装置に
て最大２４０℃〜２６０℃の温度で加熱する。これによ
り、各半田ボール１０が溶融して各半導体装置１…の裏
面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続
される。これによって、積層型半導体装置が完成する。
ここで、通常、半田溶融時には、５０μｍ程度の沈み込
みが発生するが、ダミーパンプ１２…がある場合、樹脂
封止部４とダミーバンプ１２…とが接触することによっ
て、それ以上の沈み込みを防止することができる。
【００７３】これによって、ダミーランド部１１…上の
ダミーバンプ１２…が樹脂封止部４を押すことによっ
て、沈み込み量を制御し、裏面ランド部８ａ及び表面ラ
ンド部８ｂにおける半田ボール１０の高さがダミーバン
プ１２…がない場合よりも高くなり、温度サイクル試験
等の熱印加時や機械的応力試験等の機械的応力印加時の
信頼性が向上する。また、樹脂封止部４とダミーバンプ
１２…とが接触することによって、半導体装置１…全体
の放熱性が向上する。
【００７４】なお、上記の製造方法においては、半田ボ
ール１０を搭載することにより、各半導体装置１…間の
接続及び積層を行なったが、必ずしもこれに限らず、半
田ボール１０を搭載する代わりに、例えば、図４（ａ）
〜（ｄ）に示すように、裏面ランド部８ａに半田ペース
トを印刷後、リフロー（加熱）により半球状に形成させ
て半田ボール１０を形成することも可能である。
【００７５】具体的には、図４（ａ）に示すように、前
記と同様にして、裏面ランド部８ａ及び表面ランド部８
ｂ並びにダミーランド部１１…を形成した配線基板２に
半導体チップ３を搭載し、ワイヤボンディングを行なっ
た後、樹脂封止部４を形成する。
【００７６】次いで、図４（ｂ）に示すように、この配
線基板２を裏返して、裏面ランド部８ａ及びダミーラン
ド部１１…に対応する位置にマスク穴２１ａを有する厚
さ例えば０．１５ｍｍのメタルマスク２１を貼り合わ
せ、半田ぺーストの印刷を行なう。印刷に際しては、半
田ぺースト２２をスキージ(Squeeqee)２３にて扱くこと
により、半田ぺースト２２が各マスク穴２１ａに印刷さ
れる。ここで、本実施の形態では、マスク穴２１ａの大
きさは、裏面ランド部８ａの部分では大きいが、ダミー
ランド部１１…の部分では、小さいものとなっている。
【００７７】印刷後、図４（ｃ）に示すように、メタル
マスク２１を引き剥がし、リフロー装置にて最大２４０
℃〜２６０℃の温度で加熱して、半田ボール１０及びダ
ミーバンプ１２…を形成する。本実施の形態では、メタ
ルマスク２１のマスク穴２１ａの開口径を変化させるこ
とによって、裏面ランド部８ａの部分では、大きい球状
の半田ボール１０を形成することができる一方、ダミー
ランド部１１…の部分では、半田ボール１０よりも低い
ダミーバンプ１２…を形成することができるものとなっ
ている。ただし、電気的接続には問題がない。
【００７８】次いで、前記同様、半田の活性を高めるフ
ラックスを裏面ランド部８ａの半田ボール１０に塗布し
た後、各半導体装置１…を、図４（ｄ）に示すように、
半田ボール１０点と各配線基板２における裏面ランド部
８ａ及び表面ランド部８ｂが重なるように積層し、リフ
ロー装置にて最大２４０℃〜２６０℃の温度で加熱す
る。これにより、各半田ボール１０が溶融して各半導体
装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が
電気的に接続される。これによって、積層型半導体装置
が完成する。
【００７９】また、これによって、前記同様、ダミーラ
ンド部１１…上のダミーバンプ１２…が樹脂封止部４を
押すことによって、沈み込み量を制御し、裏面ランド部
８ａ及び表面ランド部８ｂにおける半田ボール１０の高
さがダミーバンプ１２…がない場合よりも高くなり、温
度サイクル試験等の熱印加時や機械的応力試験等の機械
的応力印加時の信頼性が向上する。また、樹脂封止部４
とダミーバンプ１２…とが接触することによって、半導
体装置１…全体の放熱性が向上する。
【００８０】ここで、図１において、この積層型半導体
装置の積層基板間接合部の温度サイクル試験や機械的応
力試験を行なった場合に、熱が印加されると、上記積層
型半導体装置には、上向きに凹となるように反りが発生
する。このとき、配線基板２と樹脂封止部４との間には
隙間Ｄがあるので、この反りに対して樹脂封止部４が隙
間Ｄの部分に撓むことができる。このことは、熱的応力
による反りを機械的応力である撓みに強制変換すること
になり、応力緩和が図れる。この結果、従来であれば、
樹脂封止部４と配線基板２とが接触していたので、応力
緩和が図れず、外部接続端子である半田ボール１０と裏
面ランド部８ａ及び表面ランド部８ｂとの接続部分に応
力が集中することになっていたが、本実施の形態では、
半田ボール１０と裏面ランド部８ａ及び表面ランド部８
ｂとの接続部分の応力集中を回避することができる。
【００８１】この結果、温度サイクル試験や機械的応力
試験による歩留りの低下が回避できるので、温度サイク
ル試験や機械的応力試験を行なった後の製品としての積
層型半導体装置に対して信頼性の向上を図ることができ
る。
【００８２】このように、本実施の形態の積層型半導体
装置では、各半導体装置１には、配線基板２の半導体チ
ップ３搭載側裏面における相対する半導体チップ３又は
樹脂封止部４の対向位置に半田ボール１０よりも低いダ
ミーバンプ１２…が形成されている。このため、半導体
装置１…を積層した場合に、この半田ボール１０よりも
低いダミーバンプ１２…によって、半導体装置１が支持
されることになる。この結果、半導体装置１の配線基板
２と、この配線基板２の半導体チップ搭載側裏面におけ
る相対する樹脂封止部４との間に隙間Ｄができる。つま
り、半導体チップ３又は樹脂封止部４と配線基板２との
接触を防止できる。なお、フリップチップ方式を用いた
ベアチップ実装においては半導体チップ３と樹脂封止部
４との間に隙間Ｄができる。
【００８３】ここで、積層型半導体装置は、一般的に製
品検査として、温度サイクル試験や機械的応力試験にか
けられる。このとき、熱によりストレスが発生する。す
なわち、積層した半導体装置１…に外部から熱が加わる
と、個々の半導体装置１…に反りが発生する。これは、
半導体装置１は線膨張係数が異なる材料の複合体である
ためである。したがって、個々の半導体装置１の反りが
異なるために、半導体装置１…同士が半導体チップ３又
は樹脂封止部４の部分にて当接し、その結果、接合部分
にストレスが生じる。
【００８４】このとき、半導体装置１の半導体チップ３
又は樹脂封止部４とこの半導体装置１の半導体チップ３
又は樹脂封止部４に対向する半導体装置１の配線基板２
との間に隙間Ｄがない場合には、各半導体装置１…に反
りが発生することにより、半導体チップ３又は樹脂封止
部４が、当接して対向する半導体装置１の配線基板２を
押し出そうとする。この結果、裏面ランド部８ａ及び表
面ランド部８ｂと半田ボール１０との接続部分に引張り
力が作用し、裏面ランド部８ａ及び表面ランド部８ｂと
半田ボール１０との間の接続が外れることになる。
【００８５】これに対して、本実施の形態では、半導体
装置１の配線基板２と、この配線基板２の半導体チップ
搭載側裏面における相対する半導体チップ３又は樹脂封
止部４との間に隙間Ｄがあるので、積層型半導体装置を
温度サイクル試験や機械的応力試験にかけたときに、半
導体チップ３はこの隙間Ｄに向けてたわむことができ
る。したがって、裏面ランド部８ａ及び表面ランド部８
ｂと半田ボール１０とのの接続部分に作用する引張り力
も緩和されるので、裏面ランド部８ａ及び表面ランド部
８ｂと半田ボール１０との接続が外れるのを防止するこ
とができる。
【００８６】また、本実施の形態では、この半導体チッ
プ３又は樹脂封止部４とそれに対向する配線基板２との
隙間Ｄを形成するために、ダミーバンプ１２…によって
行なっている。このダミーバンプ１２…は、裏面ランド
部８ａ及び表面ランド部８ｂの間に半田ボール１０…を
搭載する工程にて同時に形成することができるものであ
る。したがって、隙間Ｄの形成のための製造工程におけ
る工数の増加も殆どなく、製造コストも殆ど従来と変わ
らない。
【００８７】さらに、隙間Ｄを設けることによって、半
導体チップ３からの放熱効果も大きくなる。
【００８８】この結果、簡易な方法で積層基板間の隙間
を制御することより、裏面ランド部８ａ及び表面ランド
部８ｂにおける接合部分の温度サイクル試験等の熱印加
時や機械的応力試験等の機械的応力印加時の信頼性及び
放熱性の向上を図り得る積層型半導体装置を提供するこ
とができる。
【００８９】ところで、積層型半導体装置を温度サイク
ル試験や機械的応力試験にかけた場合に、反りの発生に
より半導体チップ３の中央位置で接触し易くなる。した
がって、半導体チップ３又は樹脂封止部４を支持するダ
ミーバンプ１２…を半導体チップ３の中央位置に設ける
よりも端に設ける方が半導体チップ３がたわみ易い。
【００９０】この点、本実施の形態では、ダミーバンプ
１２…は半導体チップ３又は樹脂封止部４の平面領域内
における端部の対向位置に形成されているので、裏面ラ
ンド部８ａ及び表面ランド部８ｂと半田ボール１０との
接合部分における応力緩和効果が大きい。
【００９１】一方、ダミーバンプ１２…を形成するため
には、予め配線基板２にダミーバンプ１２…を搭載する
ためのダミーランド部１１…を形成しておく必要があ
る。
【００９２】ここで、本実施の形態では、配線基板２に
は、ダミーバンプ１２…を搭載するためのダミーランド
部１１…が形成されているとともに、このダミーランド
部１１…は、裏面ランド部８ａ及び表面ランド部８ｂよ
りも面積が大きく形成されている。
【００９３】すなわち、ダミーバンプ１２…をダミーラ
ンド部１１…に搭載すると、ダミーバンプ１２…はダミ
ーランド部１１…の全領域に広がる。また、同様に、半
田ボール１０を裏面ランド部８ａに搭載したときも、半
田ボール１０は裏面ランド部８ａの全領域に広がる。し
たがって、ダミーランド部１１…を裏面ランド部８ａよ
りも面積が大きくなるように形成しておくことによっ
て、裏面ランド部８ａに搭載される半田ボール１０と同
量のダミーバンプ１２…をダミーランド部１１…に搭載
したときに、ダミーバンプ１２…の方が半田ボール１０
よりも低くなる。
【００９４】また、ダミーランド部１１…の面積と裏面
ランド部８ａの面積とに差を設けることによって、同サ
イズの半田ボール１０の搭載により、半田ボール１０の
高さとダミーバンプ３１…との高さを容易に制御するこ
とができる。
【００９５】この結果、半田ボール１０の搭載条件と同
じ搭載条件にてダミーバンプ１２…を搭載することによ
って自動的に半田ボール１０よりも低い支持部が形成さ
れることになるので、確実に、簡易な方法で積層基板間
の隙間Ｄを制御することができる。
【００９６】また、本実施の形態の積層型半導体装置で
は、ダミーバンプ１２…は半田ペースト印刷により形成
可能となっているので、外部接続端子を半田ペースト印
刷法により形成する際に、同時にダミーバンプ１２…も
半田ペースト印刷法により形成することができる。した
がって、ダミーバンプ１２…の形成において、確実に、
簡易な方法で積層基板間の隙間Ｄを制御することができ
る。
【００９７】また、本実施の形態の積層型半導体装置を
製造するときには、裏面ランド部８ａ及び表面ランド部
８ｂをを有する配線基板２に半導体チップ３を実装し、
かつ樹脂封止して半導体装置１を形成し、この半導体装
置１を裏面ランド部８ａに搭載される半田ボール１０に
より複数個積層する。そして、その製造方法において
は、各半導体装置１…における、配線基板２の半導体チ
ップ搭載側裏面における相対する半導体チップ３又は樹
脂封止部４の対向位置に半田ボール１０よりも低いダミ
ーバンプ１２…を形成する工程を含んでいる。
【００９８】この結果、配線基板２の半導体チップ搭載
側裏面における相対する半導体チップ３又は樹脂封止部
４の対向位置に半田ボール１０よりも低いダミーバンプ
１２…を形成する工程を行なうことによって、簡易な方
法で積層基板間の隙間Ｄを制御することより、裏面ラン
ド部８ａ及び表面ランド部８ｂにおける接合部分の温度
サイクル試験等の熱印加時や機械的応力試験等の機械的
応力印加時の信頼性及び放熱性の向上を図り得る積層型
半導体装置の製造方法を提供することができる。
【００９９】また、本実施の形態の積層型半導体装置の
製造方法では、積層型半導体装置の製造に際して、ダミ
ーバンプ１２…を半田ペースト印刷により形成する工程
を含んでいる。
【０１００】このため、ダミーバンプ１２…を半田ペー
スト印刷により形成することによって、外部接続端子を
半田ペースト印刷法により形成する際に、同時にダミー
バンプ１２…も半田ペースト印刷により形成することが
できる。したがって、ダミーバンプ１２…の形成におい
て、確実に、簡易な方法で積層基板間の隙間Ｄを制御す
ることができる。
【０１０１】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々の変更が可
能である。例えば、上記実施の形態では、１個の半導体
装置１に１個の半導体チップ３が搭載されたものであっ
たが、必ずしもこれに限らず、図５（ａ）（ｂ）（ｃ）
に示すように、１個の半導体装置１に２個等の複数個の
半導体チップ３を搭載した半導体装置１を積層する積層
型半導体装置に適用することも可能である。このような
２個の半導体チップ３としては、例えばフラッシュメモ
リのメモリ容量を増やすために１個の半導体装置１に２
個の半導体チップ３・３を形成した場合がある。
【０１０２】上記の積層型半導体装置を製造するときに
は、図５（ａ）に示すように、例えば厚さ約０．２３ｍ
ｍの両面配線基板２にランド径２４０μｍの裏面ランド
部８ａ及び表面ランド部８ｂと、４００μｍのダミーラ
ンド部１１…とを形成しておく。ダミーランド部１１…
は、半導体チップ３における突出形状の樹脂封止部４の
平面領域内に配置する。
【０１０３】次いで、２５μｍ厚の図示しないダイボン
ドフィルムを介して１００μｍ厚の半導体チップ３を配
線基板２に接着する。そして、ワイヤボンド方式により
半導体チップ３と上記配線基板２との電気的接続を行な
う。その後、半導体チップ３を樹脂にて封止することに
より樹脂封止部４を形成する。
【０１０４】次いで、図５（ｂ）に示すように、０．３
２ｍｍφの球状の半田ボール１０を、リフロー装置にて
最大２４０℃〜２６０℃の温度で加熱して、配線基板２
における裏面ランド部８ａ及び表面ランド部８ｂ並びに
ダミーランド部１１…に搭載する。ここで、裏面ランド
部８ａはダミーランド部１１…に比べて面積が小さいの
で、裏面ランド部８ａの半田ボール１０は球状の形態を
維持する一方、ダミーランド部１１…の半田ボール１０
は、ダミーランド部１１…の面積が裏面ランド部８ａの
面積よりも広いので、半田ボール１０がこのダミーラン
ド部１１…全体に広がり、高さが裏面ランド部８ａの半
田ボール１０よりも低いダミーバンプ１２…となる。た
だし、電気的接続には問題はない。
【０１０５】次いで、半田の活性を高めるフラックスを
裏面ランド部８ａの半田ボール１０に塗布した後、各半
導体装置１…を、図５（ｃ）に示すように、半田ボール
１０点と各配線基板２における裏面ランド部８ａ及び表
面ランド部８ｂが重なるように積層し、リフロー装置に
て最大２４０℃〜２６０℃の温度で加熱する。これによ
り、各半田ボール１０が溶融して各半導体装置１…の裏
面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続
される。これによって、積層型半導体装置が完成する。
ここで、通常、半田溶融時には、４０μｍ程度の沈み込
みが発生するが、ダミーパンプ１２…がある場合、樹脂
封止部４とダミーバンプ１２…とが接触することによっ
て、それ以上の沈み込みを防止することができる。
【０１０６】これによって、ダミーランド部１１…上の
ダミーバンプ１２…が樹脂封止部４を押すことによっ
て、沈み込み量を制御し、裏面ランド部８ａ及び表面ラ
ンド部８ｂにおける半田ボール１０の高さがダミーバン
プ１２…がない場合よりも高くなり、温度サイクル試験
等の熱印加時や機械的応力試験等の機械的応力印加時の
信頼性が向上する。また、樹脂封止部４とダミーバンプ
１２…とが接触することによって、半導体装置１…全体
の放熱性が向上する。
【０１０７】このように、本実施の形態の積層型半導体
装置では、複数個積層された半導体装置１…のうちのい
ずれかは、１個の半導体装置１に複数個の半導体チップ
３・３を搭載したものからなっている。このため、例え
ばフラッシュメモリのメモリ容量を増やすために１個の
半導体装置１に複数個の半導体チップ３・３を形成した
半導体装置１…を積層した場合においても、簡易な方法
で積層基板間の隙間Ｄを制御することより、裏面ランド
部８ａ及び表面ランド部８ｂにおける接合部分の温度サ
イクル試験等の熱印加時や機械的応力試験等の機械的応
力印加時及び放熱性の向上を図り得る積層型半導体装置
を提供することができる。
【０１０８】一方、図６に示すように、１個の半導体チ
ップ３を有する半導体装置１と２個等の複数個の半導体
チップ３を有する半導体装置１とを組み合わせて積層し
た積層型半導体装置に適用することも可能である。
【０１０９】さらに、図７に示すように、外形サイズの
異なる配線基板２を有する半導体装置１…や外形サイズ
の異なる半導体チップ３を有する半導体装置１を組み合
わせて積層したものにも適用することができる。このよ
うな半導体装置１としては、例えば、ロジック機能の半
導体装置１とメモリ機能の半導体装置１とを組み合わせ
た場合がある。
【０１１０】この場合、例えば、パーソナルコンピュー
タのＣＰＵ（Central Processing Unit)のように、チッ
プサイズの大きなロジックタイプの半導体チップ３に対
応した厚さ例えば約０．２３ｍｍの両面配線基板２にラ
ンド径２４０μｍの裏面ランド部８ａ及び表面ランド部
８ｂと、４００μｍのダミーランド部１１…とを形成し
ておく。ダミーランド部１１…は、積層相手の半導体チ
ップ３における突出形状の樹脂封止部４の平面領域内に
配置する。
【０１１１】次いで、２５μｍ厚の図示しないダイボン
ドフィルムを介して１００μｍ厚の半導体チップ３を配
線基板２に接着する。そして、ワイヤボンド方式により
半導体チップ３と上記配線基板２との電気的接続を行な
う。その後、半導体チップ３を樹脂にて封止することに
より樹脂封止部４を形成する。
【０１１２】次いで、０．２８ｍｍφの球状の半田ボー
ル１０を、リフロー装置にて加熱して、配線基板２にお
ける裏面ランド部８ａ及び表面ランド部８ｂ並びにダミ
ーランド部１１…に搭載する。ここで、ダミーランド部
１１…の半田ボール１０は、ダミーランド部１１…の面
積が裏面ランド部８ａの面積よりも広いので、半田ボー
ル１０がこのダミーランド部１１…全体に広がり、高さ
が裏面ランド部８ａの半田ボール１０よりも低いダミー
バンプ１２…となる。ただし、電気的接続には問題はな
い。
【０１１３】次いで、端子数の多いロジックタイプの半
導体装置１の裏面ランド部８ａが最も外側になるよう
に、１個の半導体チップ３を搭載したチップサイズの小
さい半導体装置１を積層する。これによって、半田溶融
時には、沈み込みが発生するが、ダミーパンプ１２…が
ある場合、樹脂封止部４とダミーバンプ１２…とが接触
することによって、一定以上の沈み込みを防止すること
ができる。
【０１１４】このように、本実施の形態の積層型半導体
装置では、複数個積層された半導体装置１…のうちのい
ずれかは、他の半導体装置１とは外形サイズが異なって
いる。このため、種類の異なる半導体装置１…を組み合
わせて積層した場合にも、簡易な方法で積層基板間の隙
間Ｄを制御することより、裏面ランド部８ａ及び表面ラ
ンド部８ｂにおける接合部分の温度サイクル試験等の熱
印加時や機械的応力試験等の機械的応力印加時及び放熱
性の向上を図り得る積層型半導体装置を提供することが
できる。
【０１１５】一方、上記の実施の形態では、半導体チッ
プ３は、配線基板２の上に載置されていたものであった
が、必ずしもこれに限らず、図８に示すように、配線基
板２の略中央位置において略矩形に穿設された穴部とし
ての貫通孔部２ａの内部に半導体チップ３が樹脂封止部
４により封止された状態で設けられた半導体装置１を積
層した積層型半導体装置にも適用が可能である。この場
合、ダミーランド部１１…は、Ａｕワイヤ５の接続部で
ある図示しないターミナル部の反対側に形成する。
【０１１６】この積層型半導体装置の場合には、配線基
板２のダミーランド部１１…側に例えば５０μｍ厚の図
示しない粘着テープを貼り付けた後、貫通孔部２ａに１
００μｍ厚の半導体チップ３を搭載する。その後、ワイ
ヤボンド方式により半導体チップ３と上記配線基板２と
の電気的接続を行なう。次いで、半導体チップ３を樹脂
にて封止することにより樹脂封止部４を形成した後、上
記粘着テープを引き剥がす。なお、上記において、樹脂
による樹脂封止部４は、必ずダミーランド部１１…を含
むように設計する。
【０１１７】次いで、０．２３ｍｍφの球状の半田ボー
ル１０を、リフロー装置にて加熱して、配線基板２にお
ける裏面ランド部８ａ及び表面ランド部８ｂ並びにダミ
ーランド部１１…に搭載し、各半導体装置１…を積層す
る。
【０１１８】この半導体装置１では、半導体チップ３が
配線基板２の略厚さの範囲内に収められているので、半
導体装置１の薄型化を図れるものとなっている。このこ
とは、この半導体装置１…を積層した場合にさらに全体
の薄型化を図れるものとなる。
【０１１９】このように、本実施の形態の積層型半導体
装置では、積層される半導体装置１として、裏面ランド
部８ａ及び表面ランド部８ｂを有する半導体装置１の貫
通孔部２ａに半導体チップ３が搭載された半導体装置１
を用いることができる。このような半導体装置１は、半
導体チップ３の後ろに配線基板２がないので、半導体装
置１を薄く形成することができる。したがって、薄型の
積層型半導体装置を提供することができる。
【０１２０】〔実施の形態２〕本発明の他の実施の形態
について図９ないし図１７に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
１の図面に示した部材と同一の機能を有する部材につい
ては、同一の符号を付し、その説明を省略する。
【０１２１】前記実施の形態１では、ダミーランド部１
１…は配線基板２に形成されていた。しかし、比較例と
しての図９に示すように、半導体装置１をマザーボード
２９に接合する場合にも、実施の形態１にて説明したよ
うに、半導体装置１の樹脂封止部４がマザーボード２９
に接触していた場合には、積層基板間接合部の温度サイ
クル試験等の熱印加時や機械的応力試験等の機械的応力
印加時信頼性及び放熱性の向上を図ることができない。
すなわち、積層基板間接合部の温度サイクル試験におい
ては、前記実施の形態１で述べたように、熱によるスト
レスが発生する。半導体装置１をマザーボード３０に実
装した後、このマザーボード３０に機械的ストレスがか
かると、マザーボード３０及び半導体装置１に反りが発
生し、マザーボード３０と半導体装置１間、及び半導体
装置１…同士の間が接触し、接合部分にストレスが発生
する。
【０１２２】そこで、本実施の形態においては、図１０
に示すように、マザーボード３０において、半導体装置
１の樹脂封止部４の対向面にダミーバンプ３１…を設け
ている。なお、本実施の形態では、半導体装置１は前記
実施の形態１の最後で述べた、配線基板２の略中央位置
において略矩形に穿設された貫通孔部２ａの内部に半導
体チップ３・３が樹脂封止部４により封止されたものに
ついて説明する。
【０１２３】上記のダミーバンプ３１…を有するマザー
ボード３０に半導体装置１を接合する方法について説明
する。
【０１２４】先ず、図１１（ａ）に示すように、マザー
ボード３０における半導体装置１の外部端子接続用ラン
ド部３２…以外に、半導体装置１の樹脂封止部４の対向
する部分にダミーランド部３３…を形成する。
【０１２５】次いで、図１１（ｂ）に示すように、これ
ら外部端子接続用ランド部３２…及びダミーランド部３
３…の上にスクリーン印刷法により、半田ペースト３４
…を供給しておく。
【０１２６】次いで、このマザーボード３０の上に、外
部端子接続用端子として半田ボール１０を用いた半導体
装置１を搭載する。この半導体装置１には、半田ボール
１０…と樹脂封止部４とが同じ面に設けられている。上
記半田ボール１０…のピッチは例えば０．５ｍｍであ
り、半田ボール１０…における半導体装置１の配線基板
２上からの高さが例えば０．２５ｍｍとなっている。ま
た、樹脂封止部４の配線基板２上からの高さは、例えば
０．２０ｍｍとなっている。
【０１２７】次いで、図示しないリフロー装置により半
田ボール１０と外部端子接続用ランド部３２…との接続
を行なう。このとき、樹脂封止部４とマザーボード３０
との間にはダミーランド部３３…の半田ペースト３４…
が挟まることにより、半田ボール１０の接続高さつまり
スタンドオフは、ダミーランド部３３…がないときに比
較して５０μｍ程高くなる。通常、上記の寸法の半田ボ
ール１０は、リフロー接続時に５０μｍ程度の沈み込み
があるので、リフロー後は、樹脂封止部４とマザーボー
ド３０との間の間隔は略ゼロとなる。
【０１２８】しかし、本実施の形態の実装方法では、半
導体装置１とマザーボード３０との間に隙間Ｄができ、
かつスタンドオフが高くなることにより、マザーボード
３０の実装後の接続部の信頼性が向上する。
【０１２９】上述したように、本実施の形態の半導体装
置１では、配線基板２の中央に貫通孔部２ａを形成し、
この貫通孔部２ａの内部に２個の半導体チップ３・３を
搭載している。そして、ワイヤボンド法により配線基板
２との電気的接続を確保し、樹脂封止部４によりＡｕワ
イヤ５及び半導体チップ３・３の表面を保護する。
【０１３０】樹脂封止部４の厚さは、配線基板２上にＡ
ｕワイヤ５を形成することから、配線基板２上で最低２
００μｍ程度必要となる。
【０１３１】このとき、半田ボール１０の高さは、マザ
ーボード３０の実装時の沈み込みを考慮すると、配線基
板２上において最低２５０μｍ程度必要となる。そし
て、０．５ｍｍピッチで半田ボール１０…を形成するの
で、アセンブリ時の不具合の発生を抑えるためには、８
５０μｍφ程度の半田ボール１０…の搭載が限界であ
り、それ以上大きくなると、歩留りの低下が懸念され
る。このため、樹脂封止部４と半田ボール１０の高さと
の差を著しく大きくすることは困難である。
【０１３２】また、半導体装置１…は、配線基板２の両
面に外部端子接続用ランド部３２…を持ち、半導体装置
１…同士を互いに接続可能とすることが可能である。
【０１３３】なお、上記の説明においては、１個の半導
体装置１に２個の半導体チップ３・３が搭載された半導
体装置１について示したが、必ずしもこれに限らず、例
えば、図１２に示すように、１個の半導体装置１に１個
の半導体チップ３が搭載されているものであってもよ
い。また、図１３に示すように、半導体チップ３が配線
基板２上に搭載されているものであってもよい。さら
に、図１４に示すように、半導体チップ３が配線基板２
に対して、フリップチップ方式により接続されているも
のであってもよい。このフリップチップ方式は、ワイヤ
ボンディング方式と相並ぶベアチップ実装方式の一つで
あり、半導体チップ３の電極バッド上に突起状電極（バ
ンプ）を形成し、相対する基板上の電極バッドに対して
位置合わせして実装する方式である。
【０１３４】一方、上記の説明では、１個の半導体装置
１とマザーボード３０との接続について説明したが、マ
ザーボード３０上に複数個の半導体装置１…を積層する
ことも可能である。このような積層型半導体装置として
は、例えば、図１５に示すように、マザーボード３０上
に４個の半導体装置１…が積層され、このマザーボード
３０にはダミーバンプ３１…が形成されているので、マ
ザーボード３０とその上の半導体装置１との間に隙間Ｄ
が確保される。また、同図に示す積層型半導体装置で
は、各半導体装置１…の間にも前記実施の形態１にて示
したダミーランド部１１…を形成している。このため、
各半導体装置１…の間にも隙間Ｄが確保される。
【０１３５】また、積層型半導体装置として、例えば、
図１６に示すように、１個の半導体装置１に２個の半導
体チップ３・３が搭載された半導体装置１を積層するこ
とが可能である。なお、同図においては、半導体装置１
・１の間には前記ダミーランド部１１…は設けられてい
ないが、この場合もダミーランド部１１…を取り付ける
ことが可能であり、その場合には同様に隙間Ｄを確保す
ることができる。
【０１３６】さらに、図１７に示すように、１個の半導
体装置１に２個の半導体チップ３・３が搭載された１個
又は複数個の半導体装置１…と１個の半導体装置１に１
個の半導体チップ３が搭載された１個又は複数個の半導
体装置１…とを組み合わせて積層した積層型半導体装置
とすることも可能である。
【０１３７】このような場合にも、マザーボード３０に
ダミーランド部１１…を設けることによって、マザーボ
ード３０の実装後の接続部の信頼性が向上する。
【０１３８】また、本実施の形態のマザーボード３０に
は、半導体装置１の半導体チップ３又は樹脂封止部４の
対向位置に半田ボール１０…よりも低いダミーバンプ３
１…が形成されている。したがって、半導体装置１の半
導体チップ３又は樹脂封止部４がマザーボード３０に接
触するのを防止できる。
【０１３９】このため、半導体装置１をマザーボード３
０に搭載する場合において、このマザーボード３０にダ
ミーバンプ３１…を形成することにより、マザーボード
３０と半導体装置１との間において、簡易な方法で積層
基板間の隙間Ｄを制御することができ、外部接続端子の
接合部分における、熱が印加されたり機械的応力が印加
されたときの信頼性及び放熱性の向上を図り得るマザー
ボード３０を提供することができる。
【０１４０】また、本実施の形態のマザーボード３０で
は、ダミーバンプ３１…は半田ペースト印刷により形成
することが可能となっている。このため、ダミーバンプ
３１…を半田ペースト印刷により形成することによっ
て、外部接続端子を半田ペースト印刷法により形成する
際に、同時にダミーバンプ３１…も半田ペースト印刷に
より形成することができる。したがって、マザーボード
３０におけるダミーバンプ３１…の形成において、確実
に、簡易な方法で積層基板間の隙間Ｄを制御することが
できる。
【０１４１】また、本実施の形態のマザーボード３０に
は、複数の半導体装置１…が積層されている。この結
果、複数の半導体装置１…が積層された積層型半導体装
置とマザーボード３０との間の隙間Ｄを簡易な方法で制
御することができ、外部接続端子の接合部分における、
熱が印加されたり機械的応力が印加されたときの信頼性
及び放熱性の向上を図り得るマザーボードを提供するこ
とができる。
【０１４２】また、本実施の形態のマザーボード３０の
製造方法では、半導体装置１の半導体チップ３又は樹脂
封止部４の対向位置に半田ボール１０よりも低いダミー
バンプ３１…を形成する工程を含んでいる。
【０１４３】このため、この工程を実施することによっ
て、半導体装置１とマザーボード３０との間の隙間Ｄを
簡易な方法で制御することができ、外部接続端子の接合
部分における、熱が印加されたり機械的応力が印加され
たときの信頼性及び放熱性の向上を図り得るマザーボー
ド３０の製造方法を提供することができる。
【０１４４】また、本実施の形態のマザーボード３０の
製造方法では、ダミーバンプ３１…を半田ペースト印刷
により形成する工程を含んでいる。
【０１４５】このため、マザーボード３０の半田ボール
１０を半田ペースト印刷する際に、同時にダミーバンプ
３１…も半田ペースト印刷により形成することができ
る。したがって、マザーボード３０のダミーバンプ３１
…の形成において、確実に、簡易な方法で半導体装置と
マザーボード３０との間の隙間Ｄを制御することができ
る。
【０１４６】また、本実施の形態の積層型半導体装置で
は、各半導体装置１…にはダミーバンプ１２…が形成さ
れる一方、最下層にマザーボード３０が設けられている
とともに、このマザーボード３０には、相対する半導体
装置１の半導体チップ３又は樹脂封止部４の対向位置に
半田ボール１０よりも低いダミーバンプ３１…が形成さ
れている。
【０１４７】したがって、積層型半導体装置をマザーボ
ード３０に搭載する場合においても、このマザーボード
３０にダミーバンプ３１…を形成することにより、マザ
ーボード３０と半導体装置１との間において、簡易な方
法で積層基板間の隙間Ｄを制御することより、外部接続
端子の接合部分における、熱が印加されたり機械的応力
が印加されたときの信頼性及び放熱性の向上を図り得る
積層型半導体装置を提供することができる。
【０１４８】なお、上記の場合においては、実施の形態
１にて示した特徴的な構成を積層型半導体装置に適用で
きるものとなっている。
【０１４９】
【発明の効果】本発明の積層型半導体装置は、以上のよ
うに、各半導体装置には、配線基板の半導体チップ搭載
側裏面における相対する半導体チップ又は樹脂封止部の
対向位置に半田ボールよりも低いダミーバンプが形成さ
れているものである。
【０１５０】それゆえ、ダミーバンプによって、半導体
装置の配線基板と、この配線基板の半導体チップ搭載側
裏面における相対する半導体チップ又は樹脂封止部との
間に隙間ができる。
【０１５１】このため、積層型半導体装置を温度サイク
ル試験や機械的応力試験にかけたときに、半導体チップ
はこの隙間に向けてたわむことができる。したがって、
外部接続端子と半田ボールとの接続部分に作用する引張
り力も緩和されるので、外部接続端子と半田ボールとの
間の接続が外れるのを防止することができる。
【０１５２】また、本発明では、ダミーバンプは、外部
接続端子間に半田ボールを搭載する工程にて同時に形成
することができるものである。したがって、隙間形成の
ための製造工程における工数の増加も殆どなく、製造コ
ストも殆ど従来と変わらない。さらに、隙間を設けるこ
とによって、半導体チップからの放熱効果も大きくな
る。
【０１５３】この結果、簡易な方法で積層基板間の隙間
を制御することより、外部接続端子の接合部分におけ
る、熱が印加されたり機械的応力が印加されたときの信
頼性及び放熱性の向上を図り得る積層型半導体装置を提
供することができるという効果を奏する。
【０１５４】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、ダミーバンプは半導体チッ
プ又は樹脂封止部の平面領域内における端部の対向位置
に形成されているものである。
【０１５５】それゆえ、半導体チップ又は樹脂封止部を
支持するダミーバンプを半導体チップの中央位置に設け
るよりも端に設ける方が半導体チップがたわみ易いの
で、外部接続端子間における応力緩和効果が大きいとい
う効果を奏する。
【０１５６】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、配線基板には、ダミーバン
プを搭載するためのダミーランド部が形成されていると
ともに、このダミーランド部は、外部接続端子よりも面
積が大きく形成されているものである。
【０１５７】それゆえ、外部接続端子に搭載される半田
ボールと同量のダミーバンプをダミーランド部に搭載し
たときに、ダミーバンプの方が半田ボールよりも低くな
る。また、ダミーランド部の面積と外部接続端子の面積
とに差を設けることによって、同サイズの半田ボールの
搭載により、外部接続端子とダミーバンプとの高さを容
易に制御することができる。
【０１５８】この結果、半田ボールの搭載条件と同じ搭
載条件にてダミーバンプを搭載することによって自動的
に半田ボールよりも低い支持部が形成されることになる
ので、確実に、簡易な方法で積層基板間の隙間を制御す
ることができるという効果を奏する。
【０１５９】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、ダミーバンプは半田ペース
ト印刷により形成されているものである。
【０１６０】それゆえ、外部接続端子を半田ペースト印
刷法により形成する際に、同時にダミーバンプも半田ペ
ースト印刷により形成することができる。したがって、
ダミーバンプの形成において、確実に、簡易な方法で積
層基板間の隙間を制御することができるという効果を奏
する。
【０１６１】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、複数個積層された半導体装
置には、外部接続端子を有する配線基板の穴部に半導体
チップが搭載された半導体装置が含まれているものであ
る。
【０１６２】それゆえ、このような半導体装置は、半導
体チップの後ろに配線基板がないので、半導体装置を薄
く形成することができる。したがって、薄型の積層型半
導体装置を提供することができるという効果を奏する。
【０１６３】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、複数個積層された半導体装
置のうちのいずれかは、他の半導体装置とは外形サイズ
が異なっているものである。
【０１６４】それゆえ、種類の異なる半導体装置を組み
合わせて積層した場合にも、簡易な方法で積層基板間の
隙間を制御することより、外部接続端子の接合部分にお
ける、熱が印加されたり機械的応力が印加されたときの
信頼性及び放熱性の向上を図り得る積層型半導体装置を
提供することができるという効果を奏する。
【０１６５】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、複数個積層された半導体装
置のうちのいずれかは、１個の半導体装置に複数個の半
導体チップを搭載したものからなっているものである。
【０１６６】それゆえ、例えばフラッシュメモリのメモ
リ容量を増やすために１個の半導体装置に複数個の半導
体チップを形成した半導体装置を積層した場合において
も、簡易な方法で積層基板間の隙間を制御することよ
り、外部接続端子の接合部分における、熱が印加された
り機械的応力が印加されたときの信頼性及び放熱性の向
上を図り得る積層型半導体装置を提供することができる
という効果を奏する。
【０１６７】また、本発明の積層型半導体装置は、上記
積層型半導体装置において、最下層にマザーボードが設
けられているとともに、上記マザーボードには、相対す
る半導体装置の半導体チップ又は樹脂封止部の対向位置
に半田ボールよりも低いダミーバンプが形成されている
ものである。
【０１６８】それゆえ、積層型半導体装置をマザーボー
ドに搭載する場合においても、このマザーボードにダミ
ーバンプを形成することにより、マザーボードと半導体
装置との間において、簡易な方法で積層基板間の隙間を
制御することより、外部接続端子の接合部分における、
熱が印加されたり機械的応力が印加されたときの信頼性
及び放熱性の向上を図り得る積層型半導体装置を提供す
ることができるという効果を奏する。
【０１６９】また、本発明の積層型半導体装置の製造方
法は、以上のように、各半導体装置における、配線基板
の半導体チップ搭載側裏面における相対する半導体チッ
プ又は樹脂封止部の対向位置に半田ボールよりも低いダ
ミーバンプを形成する工程を含む方法である。
【０１７０】それゆえ、配線基板の半導体チップ搭載側
裏面における相対する半導体チップ又は樹脂封止部の対
向位置に半田ボールよりも低いダミーバンプを形成する
工程を行なうことによって、簡易な方法で積層基板間の
隙間を制御することより、外部接続端子の接合部分にお
ける、熱が印加されたり機械的応力が印加されたときの
信頼性及び放熱性の向上を図り得る積層型半導体装置の
製造方法を提供することができるという効果を奏する。
【０１７１】また、本発明の積層型半導体装置の製造方
法は、上記積層型半導体装置の製造方法において、ダミ
ーバンプを半田ペースト印刷により形成する工程を含む
方法である。
【０１７２】それゆえ、半田ペースト印刷する際に、同
時にダミーバンプも半田ペースト印刷により形成するこ
とができる。したがって、ダミーバンプの形成におい
て、確実に、簡易な方法で積層基板間の隙間を制御する
ことができるという効果を奏する。
【０１７３】また、本発明のマザーボードは、以上のよ
うに、半導体装置の半導体チップ又は樹脂封止部の対向
位置に半田ボールよりも低いダミーバンプが形成されて
いるものである。
【０１７４】それゆえ、半導体装置をマザーボードに搭
載する場合において、このマザーボードにダミーバンプ
を形成することにより、マザーボードと半導体装置との
間において、簡易な方法で積層基板間の隙間を制御する
ことができ、外部接続端子の接合部分における、熱が印
加されたり機械的応力が印加されたときの信頼性及び放
熱性の向上を図り得るマザーボードを提供することがで
きるという効果を奏する。
【０１７５】また、本発明のマザーボードは、上記マザ
ーボードにおいて、ダミーバンプは半田ペースト印刷に
より形成されているものである。
【０１７６】それゆえ、ダミーバンプを半田ペースト印
刷により形成することによって、外部接続端子を半田ペ
ースト印刷法により形成する際に、同時にダミーバンプ
も半田ペースト印刷により形成することができる。した
がって、マザーボードにおけるダミーバンプの形成にお
いて、確実に、簡易な方法で積層基板間の隙間を制御す
ることができるという効果を奏する。
【０１７７】また、本発明のマザーボードは、上記マザ
ーボードにおいて、複数の半導体装置が積層されている
ものである。
【０１７８】それゆえ、複数の半導体装置が積層された
積層型半導体装置とマザーボードとの間の隙間を簡易な
方法で制御することができ、外部接続端子の接合部分に
おける、熱が印加されたり機械的応力が印加されたとき
の信頼性及び放熱性の向上を図り得るマザーボードを提
供することができるという効果を奏する。
【０１７９】また、本発明のマザーボードの製造方法
は、半導体装置の半導体チップ又は樹脂封止部の対向位
置に半田ボールよりも低いダミーバンプを形成する工程
を含んでいる方法である。
【０１８０】それゆえ、この工程を実施することによっ
て、半導体装置とマザーボードとの間の隙間を簡易な方
法で制御することができ、外部接続端子の接合部分にお
ける、熱が印加されたり機械的応力が印加されたときの
信頼性及び放熱性の向上を図り得るマザーボードの製造
方法を提供することができるという効果を奏する。
【０１８１】また、本発明のマザーボードの製造方法
は、上記記載のマザーボードの製造方法において、ダミ
ーバンプを半田ペースト印刷により形成する工程を含ん
でいる方法である。
【０１８２】それゆえ、マザーボードの外部接続端子を
半田ペースト印刷法により形成する際に、同時にダミー
バンプも半田ペースト印刷により形成することができ
る。したがって、マザーボードのダミーバンプの形成に
おいて、確実に、簡易な方法で半導体装置とマザーボー
ドとの間の隙間を制御することができるという効果を奏
する。
【図面の簡単な説明】
【図１】（ａ）は、本発明における積層型半導体装置の
実施の一形態を示す断面図であり、（ｂ）はその斜視図
である。
【図２】（ａ）は上記積層型半導体装置における１個の
半導体装置の構成を示す断面図、（ｂ）は積層型半導体
装置における１個の半導体装置の構成の一部を破断して
示す斜視図、（ｃ）は積層型半導体装置における１個の
半導体装置の構成を示す平面図である。
【図３】（ａ）〜（ｄ）は１個の半導体チップを備えた
薄型半導体装置を複数個積層した積層型半導体装置の製
造工程を示す断面図である。
【図４】（ａ）〜（ｄ）は半田ペーストを印刷後、リフ
ロー（加熱）により半球状に形成させて半田ボールを形
成する場合の積層型半導体装置の製造工程を示す断面図
である。
【図５】（ａ）〜（ｃ）は２個の半導体チップを備えた
薄型半導体装置を複数個積層した積層型半導体装置の製
造工程を示す断面図である。
【図６】１個の半導体チップを備えた薄型半導体装置と
２個の半導体チップを備えた薄型半導体装置とを積層し
た積層型半導体装置を示す断面図である。
【図７】外形サイズの異なる半導体装置を積層した積層
型半導体装置を示す断面図である。
【図８】半導体チップが貫通孔部の内部に搭載された半
導体装置を積層した積層型半導体装置を示す断面図であ
る。
【図９】マザーボードと半導体装置との接合状態につい
て、比較例として示す断面図である。
【図１０】本発明における半導体装置の他の実施の形態
を示すものであり、マザーボードと半導体装置との接合
状態を示す断面図である。
【図１１】（ａ）〜（ｃ）は上記マザーボードに搭載さ
れた半導体装置の製造工程を示す断面図である。
【図１２】半導体チップが貫通孔部の内部に搭載された
半導体装置をマザーボードに接合した状態を示す断面図
である。
【図１３】配線基板上に半導体チップが搭載された半導
体装置をマザーボードに接合した状態を示す断面図であ
る。
【図１４】半導体チップがフリップチップ方式による接
続方法を用いて配線基板に搭載された半導体装置をマザ
ーボードに接合した状態を示す断面図である。
【図１５】半導体チップが貫通孔部の内部に搭載された
半導体装置を複数個マザーボードに接合した状態を示す
断面図である。
【図１６】２個の半導体チップを備えた半導体装置をマ
ザーボード上に複数個積層した積層型半導体装置を示す
断面図である。
【図１７】１個の半導体チップを備えた半導体装置と２
個の半導体チップを備えた半導体装置とを組み合わせて
マザーボード上に複数個積層した積層型半導体装置を示
す断面図である。
【図１８】（ａ）〜（ｃ）は従来の積層型半導体装置を
示す断面図である。
【図１９】従来の他の積層型半導体装置を示す断面図で
ある。
【符号の説明】 １ 半導体装置 ２ 配線基板 ２ａ 貫通孔部（穴部） ３ 半導体チップ ４ 樹脂封止部 ５ Ａｕワイヤ（ワイヤ） ８ａ 裏面ランド部（外部接続端子） ８ｂ 表面ランド部（外部接続端子） １０ 半田ボール １１ ダミーランド部 １２ ダミーバンプ ３０ マザーボード ３１ ダミーバンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０５ Ｆターム(参考） 5E319 AA03 AA07 AB05 AC01 AC17 AC20 BB05 CC33 CD29 GG11 5E336 AA04 AA13 BB01 BC28 BC34 CC32 CC44 CC55 EE03 GG03 GG10 GG14

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】外部接続端子を有する配線基板に半導体チ
    ップを実装して樹脂封止した半導体装置を、外部接続端
    子に搭載される半田ボールにより複数個積層した積層型
    半導体装置において、 上記各半導体装置には、配線基板の半導体チップ搭載側
    裏面における相対する半導体チップ又は樹脂封止部の対
    向位置に半田ボールよりも低いダミーバンプが形成され
    ていることを特徴とする積層型半導体装置。
  2. 【請求項２】ダミーバンプは半導体チップ又は樹脂封止
    部の平面領域内における端部の対向位置に形成されてい
    ることを特徴とする請求項１記載の積層型半導体装置。
  3. 【請求項３】配線基板には、ダミーバンプを搭載するた
    めのダミーランド部が形成されているとともに、このダ
    ミーランド部は、外部接続端子よりも面積が大きく形成
    されていることを特徴とする請求項１又は２記載の積層
    型半導体装置。
  4. 【請求項４】ダミーバンプは半田ペースト印刷により形
    成されていることを特徴とする請求項１、２又は３記載
    の積層型半導体装置。
  5. 【請求項５】複数個積層された半導体装置には、外部接
    続端子を有する配線基板の穴部に半導体チップが搭載さ
    れた半導体装置が含まれていることを特徴とする請求項
    １ないし４のいずれか１項に記載の積層型半導体装置。
  6. 【請求項６】複数個積層された半導体装置のうちのいず
    れかは、他の半導体装置とは外形サイズが異なっている
    ことを特徴とする請求項１ないし５のいずれか１項に記
    載の積層型半導体装置。
  7. 【請求項７】複数個積層された半導体装置のうちのいず
    れかは、１個の半導体装置に複数個の半導体チップを搭
    載したものからなっていることを特徴とする請求項１な
    いし６のいずれか１項に記載の積層型半導体装置。
  8. 【請求項８】最下層にマザーボードが設けられていると
    ともに、上記マザーボードには、相対する半導体装置の
    半導体チップ又は樹脂封止部の対向位置に半田ボールよ
    りも低いダミーバンプが形成されていることを特徴とす
    る請求項１ないし７のいずれか１項に記載の積層型半導
    体装置。
  9. 【請求項９】外部接続端子を有する配線基板に半導体チ
    ップを実装し、かつ樹脂封止して半導体装置を形成し、
    上記半導体装置を外部接続端子に搭載される半田ボール
    により複数個積層する積層型半導体装置の製造方法にお
    いて、 上記各半導体装置における、配線基板の半導体チップ搭
    載側裏面における相対する半導体チップ又は樹脂封止部
    の対向位置に半田ボールよりも低いダミーバンプを形成
    する工程を含むことを特徴とする積層型半導体装置の製
    造方法。
  10. 【請求項１０】ダミーバンプを半田ペースト印刷により
    形成する工程を含むことを特徴とする請求項９記載の積
    層型半導体装置の製造方法。
  11. 【請求項１１】外部接続端子を有する配線基板に半導体
    チップを実装して樹脂封止した半導体装置を、該半導体
    装置の外部接続端子に搭載される半田ボールにより接続
    して搭載したマザーボードにおいて、 上記半導体装置の半導体チップ又は樹脂封止部の対向位
    置に半田ボールよりも低いダミーバンプが形成されてい
    ることを特徴とするマザーボード。
  12. 【請求項１２】ダミーバンプは半田ペースト印刷により
    形成されていることを特徴とする請求項１１記載のマザ
    ーボード。
  13. 【請求項１３】複数の半導体装置が積層されていること
    を特徴とする請求項１１又は１２記載のマザーボード。
  14. 【請求項１４】外部接続端子を有する配線基板に半導体
    チップを実装して樹脂封止した半導体装置を、該半導体
    装置の外部接続端子に搭載される半田ボールにより接続
    して搭載するマザーボードの製造方法において上記半導
    体装置の半導体チップ又は樹脂封止部の対向位置に半田
    ボールよりも低いダミーバンプを形成する工程を含んで
    いることを特徴とするマザーボードの製造方法。
  15. 【請求項１５】ダミーバンプを半田ペースト印刷により
    形成する工程を含んでいることを特徴とする請求項１４
    記載のマザーボードの製造方法。
JP2001332584A 2001-10-30 2001-10-30 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 Expired - Fee Related JP3847602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001332584A JP3847602B2 (ja) 2001-10-30 2001-10-30 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332584A JP3847602B2 (ja) 2001-10-30 2001-10-30 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法

Publications (2)

Publication Number Publication Date
JP2003133519A true JP2003133519A (ja) 2003-05-09
JP3847602B2 JP3847602B2 (ja) 2006-11-22

Family

ID=19147976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001332584A Expired - Fee Related JP3847602B2 (ja) 2001-10-30 2001-10-30 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法

Country Status (1)

Country Link
JP (1) JP3847602B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045251A (ja) * 2003-07-18 2005-02-17 Samsung Electronics Co Ltd スタック半導体チップｂｇａパッケージ及びその製造方法
JP2007123545A (ja) * 2005-10-28 2007-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007273796A (ja) * 2006-03-31 2007-10-18 Hitachi Ltd 自動車の電気電子モジュール
US7626126B2 (en) 2006-01-05 2009-12-01 Hitachi Cable, Ltd. Multilayer semiconductor device
CN105280576A (zh) * 2014-07-24 2016-01-27 矽品精密工业股份有限公司 封装结构及其制法
CN112770477A (zh) * 2019-10-21 2021-05-07 华为技术有限公司 一种电路板组件和电子设备
CN117727723A (zh) * 2024-02-15 2024-03-19 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353184B1 (ko) * 2011-11-22 2014-01-17 삼성전기주식회사 인쇄회로기판 및 그의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045251A (ja) * 2003-07-18 2005-02-17 Samsung Electronics Co Ltd スタック半導体チップｂｇａパッケージ及びその製造方法
JP2007123545A (ja) * 2005-10-28 2007-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4637720B2 (ja) * 2005-10-28 2011-02-23 パナソニック株式会社 半導体装置およびその製造方法
US7626126B2 (en) 2006-01-05 2009-12-01 Hitachi Cable, Ltd. Multilayer semiconductor device
JP2007273796A (ja) * 2006-03-31 2007-10-18 Hitachi Ltd 自動車の電気電子モジュール
JP4741969B2 (ja) * 2006-03-31 2011-08-10 日立オートモティブシステムズ株式会社 自動車の電気電子モジュールおよびその取り付け方法
CN105280576A (zh) * 2014-07-24 2016-01-27 矽品精密工业股份有限公司 封装结构及其制法
CN112770477A (zh) * 2019-10-21 2021-05-07 华为技术有限公司 一种电路板组件和电子设备
CN112770477B (zh) * 2019-10-21 2022-09-23 华为技术有限公司 一种电路板组件和电子设备
CN117727723A (zh) * 2024-02-15 2024-03-19 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺
CN117727723B (zh) * 2024-02-15 2024-04-26 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Also Published As

Publication number Publication date
JP3847602B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
JP2595909B2 (ja) 半導体装置
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US8653655B2 (en) Semiconductor device and manufacturing method thereof
US6646338B2 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
JP2814966B2 (ja) 半導体装置
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2003318361A (ja) 半導体装置及びその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP2002026073A (ja) 半導体装置およびその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP2006013553A (ja) 半導体集積回路装置
JP3623641B2 (ja) 半導体装置
JP2001332681A (ja) 半導体装置
JPH11204565A (ja) 半導体装置
JP3757895B2 (ja) 半導体装置
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JP2956480B2 (ja) Ｂｇａ型半導体装置
JP2002270629A (ja) 電子部品およびその製造方法
JP3063733B2 (ja) 半導体パッケージ
JP2002217232A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees