CN112770477B - 一种电路板组件和电子设备 - Google Patents

一种电路板组件和电子设备 Download PDF

Info

Publication number
CN112770477B
CN112770477B CN201911000398.8A CN201911000398A CN112770477B CN 112770477 B CN112770477 B CN 112770477B CN 201911000398 A CN201911000398 A CN 201911000398A CN 112770477 B CN112770477 B CN 112770477B
Authority
CN
China
Prior art keywords
pad
redundant
chip
circuit board
board assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911000398.8A
Other languages
English (en)
Other versions
CN112770477A (zh
Inventor
史洪宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201911000398.8A priority Critical patent/CN112770477B/zh
Priority to PCT/CN2020/120338 priority patent/WO2021078030A1/zh
Priority to EP20878686.3A priority patent/EP4037441A4/en
Publication of CN112770477A publication Critical patent/CN112770477A/zh
Application granted granted Critical
Publication of CN112770477B publication Critical patent/CN112770477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请实施例提供一种电路板组件和电子设备，电子设备可以包括手机、平板电脑、笔记本电脑、超级移动个人计算机(UMPC)、手持计算机、对讲机、上网本、POS机、个人数字助理(PDA)、行车记录仪、可穿戴设备、虚拟现实设备等移动或固定终端，通过使第一冗余焊盘位与第一底板之间不连接，将第一冗余焊盘设置在第一芯片上应力容易集中的区域，当第一底板受到应力时，该应力并不会集中到第一冗余焊盘位上，这样能够增加第一芯片的可靠性。另外，由于在电路板组件发生故障时，与现有技术填充底部填充胶的方案相比，第一芯片易于拆卸，因此维护成本较低。

Description

一种电路板组件和电子设备
技术领域
本申请涉及终端技术领域，特别涉及一种电路板组件和电子设备。
背景技术
随着电子技术的发展，集成电路板的组装密度越来越高，微电子器件中的焊点也越来越小，对可靠性要求日益提高。电子封装中广泛采用的晶圆级尺寸封装(Wafer LevelChip Scale Package，WLCSP)、倒装芯片芯片尺寸封装(Flip Chip Chip Scale Package，FCCSP)等封装技术均通过焊点直接实现电子器件与基板或电路板之间的电气连接及机械连接。
目前，对于采用了WLCSP封装、FCCSP封装的电路板组件，在其实际使用过程中，电路板容易经历温度循环过程，或者经历跌落、受碰撞等过程，在上述的情况下，电路板都会受到应力，该应力容易通过焊点传递到电子元件侧，造成电子元件的损坏，为了避免这种情况的发生，一般在芯片和基板之间，或者在电子元件和电路板之间的焊点间隙点涂具有较低热膨胀系数的底部填充胶(玻璃转化温度点以下热膨胀系数<30ppm/℃)，并在底部填充胶内添加二氧化硅微球颗粒以降低热膨胀系数。
然而，底部填充胶在固化后很难去除，因此电路板维护困难甚至无法拆换，使得芯片或电路板的维护成本较高。
发明内容
本申请实施例提供一种电路板组件和电子设备，对于芯片上应力容易集中的区域，使其断开与第一底板的连接，使得第一底板的应力无法通过焊点集中到芯片上易失效区域，从而达到隔离应力的作用，并且在电路板组件发生故障时，芯片易于更换，因此维护成本较低。
本申请实施例第一方面提供一种电路板组件，应用于电子设备中，电路板组件包括第一芯片、第一底板和多个功能焊球，第一芯片的第一表面上设有功能焊盘阵列，第一底板上设有多个底板焊盘，功能焊盘通过功能焊球和对应的底板焊盘电连接，第一芯片上还设有冗余焊盘位，冗余焊盘位用于设置冗余焊盘，冗余焊盘位包括与第一底板断开的第一冗余焊盘位，以使第一底板与第一冗余焊盘位之间的应力隔开。
第一冗余焊盘位与第一底板之间断开了连接，这样第一冗余焊盘位与第一底板的相应位置之间处于应力隔离状态。通过将第一冗余焊盘位设置在第一芯片上应力容易集中的区域，例如第一芯片上容易失效的位置处，这样，当第一底板受到应力时，该应力并不会集中到第一冗余焊盘位上，这样能够增加电路板组件的可靠性。另外，由于在电路板组件发生故障时，与现有技术填充底部填充胶的方案相比，第一芯片无需向现有技术那样需要取出底部填充胶，只用采取常规拆卸手段即可完成更换，因此维护成本较低。
在一种可能的实现方式中，第一表面上还设有第一冗余焊盘，第一冗余焊盘连接在第一冗余焊盘位上，第一冗余焊盘远离第一冗余焊盘位的一端悬空设置。
通过使第一冗余焊盘远离第一冗余焊盘位的一端悬空设置，这样第一冗余焊盘与第一底板之间、或者第一冗余焊盘与第一底板上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第一冗余焊盘位和第一底板断开，实现二者的应力隔离。
在一种可能的实现方式中，底板焊盘中包括与第一冗余焊盘位对应的第一底板焊盘，第一底板焊盘远离第一底板的一端悬空设置。
通过使第一底板焊盘远离第一底板的一端悬空设置，这样第一底板焊盘与第一冗余焊盘位之间、或者第一底板焊盘与设在第一冗余焊盘位上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第一冗余焊盘位和第一底板断开，实现二者的应力隔离。
在一种可能的实现方式中，还包括冗余焊球，且第一表面上还设有第一冗余焊盘，第一冗余焊盘连接在第一冗余焊盘位上，冗余焊球连接在第一冗余焊盘上，冗余焊球远离第一冗余焊盘的一端与第一底板断开。
通过使冗余焊球远离第一冗余焊盘的一端和底板断开，这样冗余焊球与第一底板之间、或者冗余焊球与第一底板上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第一冗余焊盘位和第一底板断开，实现二者的应力隔离。
在一种可能的实现方式中，第一底板上与第一冗余焊盘相对的位置处设有阻焊层。
通过在第一底板上设置阻焊层，因此能够防止外界环境中的水汽、杂质等进入到第一底板中。
在一种可能的实现方式中，还包括冗余焊球和阻焊层，在第一表面上还设有第一冗余焊盘，底板焊盘中包括与第一冗余焊盘对应的第一底板焊盘，第一冗余焊盘连接在第一冗余焊盘位上，冗余焊球连接在第一冗余焊盘上，第一底板焊盘连接在第一底板上，阻焊层连接在第一底板焊盘上，冗余焊球与阻焊层接触。
通过在冗余焊球和第一底板焊盘之间设置阻焊层，因此在焊接的过程中，冗余焊球无法连接到第一底板焊盘上，这样冗余焊球和第一底板焊盘之间断开，应力将无法在二者之间传递，从而第一底板上的应力无法集中到第一冗余焊盘位上。
在一种可能的实现方式中，第一底板为印制电路板或封装基板。
在第一底板为印制电路板时，对第一芯片可以采用晶圆级尺寸封装。当第一底板为封装基板时，可以对第一芯片进行倒装芯片芯片尺寸封装。
在一种可能的实现方式中，当第一底板为印制电路板时，功能焊盘和冗余焊盘通过重新布线层设置在第一芯片上，重新布线层包括设置在第一芯片上的两层介质层和重新布线金属，重新布线金属夹设在两层介质层之间，重新布线金属用于连接第一芯片上设有的原焊盘和功能焊盘和冗余焊盘。
通过设置重新布线层，可以将焊盘在四个边缘处的芯片转换为正面焊球阵列的第一芯片。最终实现了原焊盘的重新布局。
在一种可能的实现方式中，第一底板为封装基板时，电路板组件还包括第一印制电路板，封装基板连接在第一印制电路板上。
在一种可能的实现方式中，还包括第二芯片和多个第二功能焊球，第二芯片上设有第二功能焊盘阵列，第一芯片的背离第一底板的第二表面上设有多个第三焊盘，第二功能焊盘通过第二功能焊球和对应的第三焊盘电连接，第二芯片上设有第二冗余焊盘位，第二冗余焊盘位用于设置冗余焊盘，第二冗余焊盘位包括第三冗余焊盘位，第三冗余焊盘位与所述第一芯片断开，以使第一芯片与第三冗余焊盘位之间的应力隔开。
通过在第一芯片上方设置第二芯片，并且第一芯片与第三冗余焊盘位之间的应力隔开，这样，这样第三冗余焊盘位与第一芯片的相应位置之间处于应力隔离状态。通过将第三冗余焊盘位设置在第三芯片上应力容易集中的区域，例如第三芯片上容易失效的位置处，这样，当第一芯片受到应力时，该应力并不会传递并集中到第三冗余焊盘位上，这样能够增加电路板组件的可靠性。另外，由于在电路板组件发生故障时，与现有技术填充底部填充胶的方案相比，第二芯片易于拆卸，因此维护成本较低。
本申请实施例第二方面提供一种电子设备，至少包括显示屏、中框、后盖和上述权任一所述的电路板组件，显示屏和后盖分别位于中框的两侧，电路板组件位于显示屏、后盖和中框围成的腔体中。
通过第一冗余焊盘位与第一底板之间断开，并且将第一冗余焊盘位设置在第一芯片上应力容易集中的区域，这样，当电子设备跌落等而导致第一底板受到应力时，该应力并不会传递并集中到第一冗余焊盘位上，这样能够增加电路板组件的可靠性。另外，由于在电路板组件发生故障时，与现有技术填充底部填充胶的方案相比，第一芯片易于拆卸，因此维护成本较低。
附图说明
图1为本申请一实施例提供的电子设备的立体结构示意图；
图2为本申请一实施例提供的电子设备的爆炸结构示意图；
图3为本申请一实施例提供的电子设备的电路板组件在中框上安装结构示意图；
图4为现有技术中芯片失效时的内部结构放大图；
图5为本申请一实施例提供的电子设备的电路板组件的第一芯片和第一底板保持连接的结构示意图；
图6A为本申请一实施例提供的电子设备的第一冗余焊盘的一端悬空设置情况下的示意图；
图6B为本申请一实施例提供的电子设备的第一冗余焊盘的一端悬空设置情况下的示意图；
图6C为本申请一实施例提供的电子设备的第一冗余焊盘的一端悬空设置情况下的示意图；
图6D为本申请一实施例提供的电子设备的第一冗余焊盘的一端悬空设置情况下的示意图；
图7A为本申请一实施例提供的电子设备的冗余焊球和第一底板断开情况下的示意图；
图7A’为本申请一实施例提供的电子设备的冗余焊球和第一底板断开情况下的照片图；
图7B为本申请一实施例提供的电子设备的冗余焊球和第一底板断开情况下的示意图；
图7C为本申请一实施例提供的电子设备的冗余焊球通过阻焊层与第一底板焊盘连接的示意图；
图8A为本申请一实施例提供的电子设备的第一底板焊盘悬空设置的示意图；
图8B为本申请一实施例提供的电子设备的第一冗余焊盘位和第一底板之间未设有元件的示意图；
图8C为本申请一实施例提供的电子设备的第一冗余焊盘位和第一底板之间设有阻焊层的示意图；
图8D为本申请一实施例提供的电子设备的第一冗余焊盘位和第一底板之间设有阻焊层和第一底板焊盘的示意图；
图9为本申请一实施例提供的电子设备中第一芯片采用WLCSP封装的封装结构示意图；
图10为现有技术的电路板组件的结构示意图；
图11为现有技术的电路板组件的仿真结果图；
图12为本申请一实施例提供的电子设备的电路板组件的结构示意图；
图13为本申请一实施例提供的电子设备的电路板组件的仿真结果图；
图14为本申请一实施例提供的电子设备中电路板组件的结构示意图；
图15为本申请一实施例提供的电子设备中电路板组件的结构示意图；
图16A为本申请一实施例提供的电子设备的第二冗余焊盘的一端悬空设置情况下的示意图；
图16B为本申请一实施例提供的电子设备的第二冗余焊盘的一端悬空设置情况下的示意图；
图16C为本申请一实施例提供的电子设备的第二冗余焊盘的一端悬空设置情况下的示意图；
图16D为本申请一实施例提供的电子设备的第二冗余焊盘的一端悬空设置情况下的示意图；
图17A为本申请一实施例提供的电子设备的第二冗余焊球和第一芯片断开情况下的示意图；
图17B为本申请一实施例提供的电子设备的第二冗余焊球和第一芯片断开情况下的示意图；
图17C为本申请一实施例提供的电子设备的第二冗余焊球通过第二阻焊层与第一芯片焊盘连接的示意图；
图17D为本申请一实施例提供的电子设备的第二冗余焊球与第一芯片断开连接的示意图；
图18A为本申请一实施例提供的电子设备的第三焊盘悬空设置的示意图；
图18B为本申请一实施例提供的电子设备的第二冗余焊盘位和第一芯片之间未设有元件的示意图；
图18C为本申请一实施例提供的电子设备的第二冗余焊盘位和第一芯片之间未设有元件的示意图；
图18D为本申请一实施例提供的电子设备的第三焊盘悬空设置的示意图。
附图标记说明：
100-手机；10-电路板组件；20-第一芯片；21-环氧模塑料；30-第一底板；31-底板焊盘；32-第一底板焊盘；33、42-封装基板；40-电路板；41-焊球；50、73-功能焊球；51-第一表面；52-功能焊盘；53-冗余焊盘位；54-第一冗余焊盘位；55、551-阻焊层；56、74-冗余焊球；57-第一冗余焊盘；571-第三冗余焊盘；572-第三冗余焊盘位；573-第四焊盘；60-第二芯片；61-第二功能焊球；62-第二功能焊盘；63-第三焊盘；64-第二冗余焊盘位；71-芯片；72-印制电路板PCB；76-背部保护膜；81-显示屏；82-后盖；83-中框；85-电池；86-发声器件；87-金属中板；88-顶边框；89-底边框；90-左边框；91-右边框；92-极低介电常数材料层；93-金属层；94-原焊盘；95-钝化层；96-第一聚酰亚胺层；97-第二聚酰亚胺层；98-重新布线金属；99-重新布线层；101-裸芯片；102-UBM。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请，下面将结合附图对本申请实施例的实施方式进行详细描述。
本申请实施例提供一种电子设备，包括但不限于为手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、手持计算机、对讲机、上网本、POS机、个人数字助理(personal digital assistant，PDA)、行车记录仪、可穿戴设备、或虚拟现实设备等移动或固定终端。
本申请实施例中，以手机100为上述电子设备为例进行说明，图1-图2分别示出了手机100的整体结构和拆分结构，参见如图2所示，手机100可以包括：显示屏81和后盖82，显示屏81与后盖82之间可以设置中框83、电路板组件10、电池85和发声器件86。其中，电路板组件10、电池85和发声器件86可以设置在中框83上，例如，电路板组件10、电池85和发声器件86设置在中框83朝向后盖82的一面上；或者电路板组件10、电池85与发声器件86可以设置在中框83朝向显示屏81的一面上。
本申请实施例中，电池85在中框83上设置时，例如，中框83朝向后盖82的一面上可以设置电池仓，电池85安装在中框83上的电池仓内(如图2中的虚线框所示)。本申请实施例中，电池85可以通过电源管理模块与充电管理模块和电路板组件10相连，电源管理模块接收电池85和/或充电管理模块的输入，并为处理器、内部存储器、外部存储器、显示屏81、摄像头以及通信模块等供电。电源管理模块还可以用于监测电池容量，电池循环次数，电池健康状态(漏电、阻抗)等参数。在其他一些实施例中，电源管理模块也可以设置于电路板组件10的处理器中。在另一些实施例中，电源管理模块和充电管理模块也可以设置于同一个器件中。
为了实现手机100的外放功能，如图2所示，手机100可以还包括：发声器件86，发声器件86可以将音频电信号转换为声音信号，手机100可以通过发声器件86播放音乐，或实现免提通话。发声器件86可以设在中框83朝向后盖82的一面上。本申请实施例中，手机100内还设置麦克风(未示出)，也即话筒，麦克风用于将声音信号转换为电信号，当拨打电话或发送语音信息时，用户可以通过人嘴靠近麦克风发声，将声音信号输入到麦克风。
本申请实施例中，显示屏81可以为有机发光二极管(Organic Light-EmittingDiode，OLED)显示屏，也可以为液晶显示屏(Liquid Crystal Display，LCD)。应当理解的是，显示屏81可以包括显示器和触控器件，显示器用于向用户输出显示内容，触控器件用于接收用户在显示屏81上输入的触摸事件。
本申请实施例中，后盖82可以为金属盖，也可以为玻璃盖，还可以为塑料盖，或者，还可以为陶瓷盖，本申请实施例中，对后盖82材质不作限定。
本申请实施例中，如图2所示，中框83可以包括金属中板87和边框，边框沿着金属中板87的外周设置一周，例如，边框可以包括相对设置的顶边框88和底边框89，以及位于顶边框88和底边框89之间且相对设置的左边框90和右边框91。其中，各个边框与金属中板87之间的连接方式包括但不限于为焊接、卡接和一体注塑成型。
其中，金属中板87的材料可以为铝或铝合金，或者，金属中板87的材料可以为不锈钢材料。需要说明的是，金属中板87的材料包括但不限于为上述材料。
其中，各个边框(顶边框88、底边框89、左边框90和右边框91)可以为金属边框，也可以为玻璃边框，还可以为塑胶边框或陶瓷边框。
为了更清楚地示出电路板组件10在中框83上安装的结构，如图3所示，电路板组件10和电池85依次设置在金属中板87上。当然，图3中以电路板组件10位于电池85上方的情况为例进行说明，电路板组件10也可以位于电池85下方、左侧、或者右侧等位置处。
需要说明的是，在其他一些示例中，手机100可以包括显示屏81和后盖，该后盖可以为图2中的后盖82和边框(即顶边框88、底边框89、左边框90和右边框91组成的边框)形成的一体成型(Unibody)后盖。电路板组件10和电池85位于显示屏81和该后盖围成的腔体中。
可以理解的是，本申请实施例示意的结构并不构成对手机100的具体限定。在本申请另一些实施例中，手机100可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。例如手机100还可以包括摄像头(例如前置摄像头和后置摄像头)和闪光灯等器件。
本申请中，电路板组件可以包括电路板。电路板按照结构来分，可以分为刚性印制电路板(Printed Circuit Board，PCB)、挠性印制电路板(Flexible Printed Circuitboard，FPC)、以及刚-挠结合印制电路板。本申请中的电路板可以采用上述的任一种电路板。
可以理解的是，手机100的电路板组件中可能会包括多个电子元件，本申请中，以其中一个电子元件和电路板的连接为例来进行说明，对于电路板上连接有其它多个电子元件的情况，其它电子元件也可以选择相同的方式与电路板连接，此处不再赘述。
电子元件是将切割后的晶圆(也可以称为裸芯片)经过封装工序而得到的器件。晶圆级尺寸封装(Wafer Level Chip Scale Package，WLCSP)以晶圆片为加工对象，直接在晶圆片上对芯片封装、老化和测试，封装好的晶圆经切割得到单个电子元件，可直接贴装到基板或印制电路板上。根据是否对焊盘进行再分布，晶圆级尺寸封装可以分为直接凸块型和重分布型。直接凸块型直接在裸芯片上沉积聚酰亚胺层，所述聚酰亚胺层具有与裸芯片上的原焊盘位置对应的窗口，凸点下金属化层(Under Bump Metallization，UBM)设置在该窗口处，并与原焊盘电连接，然后将焊料凸点形成在凸点化金属化层上方。与之不同地，重分布型利用薄膜再分布工艺，使凸点化金属化层(供凸点金属连接的焊盘)可以分布在电子元件的整个表面上，而不再局限于窄小的裸芯片的周边。而倒装芯片芯片尺寸封装(FlipChip Chip Scale Package，FCCSP)是把裸芯片通过焊球直接连接在封装用的基板上，由于芯片是倒扣在基板上，与常规封装芯片放置方向相反，故称为倒装芯片封装技术，倒装芯片封装采用芯片上的焊盘与基板上的焊盘直接通过焊球连接，相比于引线互连等，信号的传输路径缩短，互连电感也很小。
在现有技术中，如果裸芯片被焊接到的电路板或者基板受到应力，该应力极容易通过焊球传递至裸芯片侧，裸芯片侧的金属层和极低介电常数材料会如图4所示那样发生断裂，从而导致整个器件失效，图4中以字母“A”所示的是PI(Polyimide，聚酰亚胺)/PBO(Polybenzoxazole，聚苯并恶唑)层的断裂；以字母“B”所示的断裂是金属层和极低介电常数材料(Extreme Low-K，ELK)层的断裂。而本申请可以通过切断应力的传播路径而避免上述失效情况的发生。
下面以如上所述的手机100结构为例，针对场景一、场景二和场景三，分别对手机100的结构进行描述。
场景一
在本申请中，如图5所示，电路板组件10包括第一芯片20、第一底板30，其中，第一芯片20为裸芯片，第一底板30可以为电路板，例如为印制电路板PCB。印制电路板PCB可以包括单面板、双面板、多面板等，在本场景中，以第一底板30是单面的印制电路板PCB为例来进行说明，且使印制电路板PCB的有源面朝向第一芯片20设置。电路板组件10还包括多个功能焊球50，第一芯片20的第一表面51上设有功能焊盘52的阵列，第一底板30上设有多个底板焊盘31，功能焊盘52通过功能焊球50和对应的底板焊盘31电连接，第一芯片20上还设有冗余焊盘位53，冗余焊盘位53用于设置冗余焊盘。图5示出的结构图实际上是电路板组件的侧剖视图，可以理解的是，实际的电路板组件上的多个焊球和焊盘构成的焊点实际上在第一基板上呈阵列状或者按照其它规则排布，在本申请中所有的电路板组件与图5示出的电路板组件的结构类似，这里对其俯视图不再详细介绍。在本申请中，对于焊球、焊盘的定义为较为广义的含义，例如在第一芯片20和基板连接时，焊球指代与第一芯片20连接的凸点，而焊盘指代凸点下金属化层(Under Bump Metallization，UBM)，如果在第一芯片20和印制电路板PCB连接时，焊球指代焊料球(Solder Ball)，焊盘指代焊料球下的金属化层(UnderBump Metallization，UBM)。
而对于焊盘和焊球的分类，焊盘可以包括功能焊盘、非功能/冗余焊盘，焊球可以包括功能焊球、非功能/冗余焊球。功能焊盘、功能焊球配合作用，是用于保证芯片的正常电气功能的必要条件，例如功能焊盘通过功能焊球和对应的底板焊盘电连接，可以实现芯片和第一底板的电气连接和机械连接，从而保证将芯片正确地组装/封装在第一底板上。而冗余焊盘、冗余焊球相互配合，可以作为功能焊球、功能焊盘的备份焊球和焊盘，也可以作为功能焊球、功能焊盘的应力缓冲部件。例如，冗余焊盘、冗余焊球也可以具有电气功能，其和部分功能焊盘、功能焊球具有相同的电气功能，但是这些冗余焊盘、冗余焊球不连接到基板/印制电路板时不会导致该电路板组件的功能异常，在某个或者某些功能焊盘、功能焊球发生故障时，这些作为备份的冗余焊盘、冗余焊球可以作为替代品而代替发生故障的功能焊盘、功能焊球起到电气连接作用；再例如，处于某些位置上(例如角落)的功能焊盘、功能焊球受到的应力相比其它内部功能焊盘、功能焊球的应力更大，因而容易产生疲劳裂纹导致器件失效，为了避免这种情况的发生，可以在这些角落位置的功能焊盘、功能焊球的外圈，设置多个只进行机械连接，不参与电气连接的冗余焊盘、冗余焊球，这样可以缓解易发生疲劳裂纹的功能焊盘、功能焊球的应力和应变，提高了器件的使用寿命。对于冗余焊盘、焊球的具体设置位置，可以设置在易于发生疲劳的功能焊盘、功能焊球的外侧，或者设置在需要进行冗余备份的功能焊盘、功能焊球的侧方，实际应用中，可以根据需要进行设定。
因此可以在第一芯片20上设有用于设置冗余焊盘的冗余焊盘位53，为了避免第一底板30受到的应力集中到第一芯片20的某些部位处，可以将部分或者全部冗余焊盘位53和第一底板30断开(图5未图示出断开的情况)。当然，冗余焊盘位53中，只针对芯片上易于发生失效的区域范围内的冗余焊盘位53，使其和第一底板30断开了连接。由此使冗余焊盘位53包括与第一底板30断开了连接的第一冗余焊盘位54，第一冗余焊盘位54可以位于第一芯片20上易发生失效的区域范围内，以使第一底板30与第一冗余焊盘位54之间的应力隔离。这样第一冗余焊盘位54与第一底板30的相应位置之间处于应力隔离状态，当第一底板30受到应力时，该应力并不会集中到第一冗余焊盘位54上，因此能够增加电路板组件10的可靠性。另外，由于在电路板组件10发生故障时，与现有技术填充底部填充胶的方案相比，第一芯片20易于拆卸，因此维护成本较低，而且无需经历等待底部填充胶固化的时间，也无需对芯片进行预热以改善填充效果，因此生产效率也可得到提高。此外，现有技术中，有时为了改善焊点受到的热应力，会在第一底板的背面尽量避免放置大尺寸元件，会对第一底板上元件的布局提出了更多的约束，而本实施例的电路板组件中，对芯片的抗应力性能进行了改善，第一底板上元件的尺寸无需受到限制，也会减少对第一底板上元件的布局的限制。
对于第一芯片20上易于发生失效的区域范围的确定，可以利用可靠性测试和计算机仿真测试两种方式。对于可靠性测试，可以对已经封装好的电路板组件进行温度循环和/或温度冲击测试，测试完毕后，针对失效区域做失效分析，以确定出芯片上易于发生失效的区域。对于计算机仿真测试，可以用计算机模拟在温度冲击或者温度循环过程中，第一芯片20上的各个区域对应的焊盘、焊球受到的应力和应变，当某些或者某个焊盘、焊球对应的应力应变值异常、例如超过了经验值的情况下，认为第一芯片20上与应力应变值发生异常的焊盘、焊球对应的区域是容易发生失效的区域。当然，此处确定第一芯片20上的易失效区域的方法包括但不限于为上述两种方法，还可以由半导体封装领域中常用的其它方法确定。
本申请实施例中，第一表面51上还设有第一冗余焊盘57，第一冗余焊盘57连接在第一冗余焊盘位54上，第一冗余焊盘57远离第一冗余焊盘位54的一端和第一底板30断开连接，例如可以使该一端悬空设置(或者也可以非悬空，但与第一底板侧的器件接触，但不连接，不会传递应力)。这样第一冗余焊盘57和第一底板30之间或者第一底板30上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第一冗余焊盘位54和第一底板30断开了连接，实现二者的应力隔离。第一冗余焊盘57悬空设置的情况例如可以是如图6A所示，在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一冗余焊盘57和第一底板焊盘32，其中，底板焊盘31设置在第一底板30的有源面、例如与第一芯片20相对的表面上，此时，第一底板焊盘32远离第一底板30的一端也为悬空设置，相当于将第一芯片20侧所对应的冗余焊球56直接取消；例如也可是如图6B所示，在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一冗余焊盘57；例如也可是如图6C所示，在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一冗余焊盘57和阻焊层55，其中底板焊盘31设置在第一底板30的有源面、例如与第一芯片20相对的表面上。例如也可是如图6D所示，在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一冗余焊盘57、阻焊层55和第一底板焊盘32。上面的6B、6C所示出的情况，相当于将第一底板30侧所对应的底板焊盘直接取消，对应的位置采用、或者不用阻焊层55覆盖。
在一种可能的实现方式中，电路板组件10还包括冗余焊球56，且第一表面51上还设有第一冗余焊盘57，第一冗余焊盘57连接在第一冗余焊盘位54上，冗余焊球56连接在第一冗余焊盘57上，冗余焊球56远离第一冗余焊盘57的一端悬空设置(或者也可以非悬空，并与第一底板侧的器件接触，但不连接，不会传递应力)。通过使冗余焊球56远离第一冗余焊盘57的一端悬空设置，这样冗余焊球56与第一底板30之间、或者冗余焊球56与第一底板30上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第一冗余焊盘位54和第一底板30断开了连接，实现二者的应力隔离。上述实现方式例如可以是如图7A所示，在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一冗余焊盘57和冗余焊球56，其中冗余焊球56连接在第一冗余焊盘57的远离第一芯片20的表面上；对于此种方式，可以参照电路板组件实际的照片图7A’，该照片拍摄的是左侧两个焊球是功能焊球，右侧两个焊球是起到冗余作用的焊球的技术方案，其中右侧的两个焊球的下方的第一底板焊盘取消，以实现第一冗余焊盘位和第一底板30的断开。其中，背部保护膜76设置在第一芯片20的上表面，起到保护第一芯片20的作用。例如也可以是如图7B所示，在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一冗余焊盘57、冗余焊球56和阻焊层55，其中冗余焊球56连接在第一冗余焊盘57的远离第一芯片20的表面上，阻焊层55连接在第一底板30的有源面上。上面的7A、7B所示出的情况，相当于将第一底板30侧所对应的底板焊盘直接取消，对应的位置采用、或者不用阻焊层55覆盖。
在一种可能的实现方式中，如图7C所示，电路板组件10还包括冗余焊球56和阻焊层55，在第一表面51上还设有第一冗余焊盘57，底板焊盘31中包括与第一冗余焊盘57对应的第一底板焊盘32，第一冗余焊盘57位于第一冗余焊盘位54上，冗余焊球56连接在第一冗余焊盘57上，第一底板焊盘32连接在第一底板30上，阻焊层55与第一底板焊盘32连接，冗余焊球56与阻焊层55接触或者冗余焊球56与阻焊层55非接触(未图示)。通过在冗余焊球56和第一底板焊盘32之间设置阻焊层55，因此在焊接的过程中，冗余焊球56无法连接到第一底板焊盘32上，这样冗余焊球56和第一底板焊盘32之间断开了连接，虽然二者有可能接触，但应力将无法在二者之间传递，从而第一底板30上的应力无法集中到第一冗余焊盘位54上。
在一种可能的实现方式中，如图8A所示，所述底板焊盘31中包括与所述第一冗余焊盘位54对应的第一底板焊盘32，所述第一底板焊盘32远离所述第一底板30的一端悬空设置(或者也可以非悬空，并与第一芯片侧的器件接触，但不连接，不会传递应力)。在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一底板焊盘32，相当于将第一芯片20侧所对应的第一冗余焊盘和冗余焊球直接取消。
在一种可能的实现方式中，如图8B所示，在第一冗余焊盘位54和第一底板30上对应的位置之间，未设置任何连接部件，这样能够使第一冗余焊盘位54和第一底板30之间的断开连接效果达到最佳。
在一种可能的实现方式中，如图8C所示，在第一底板30上设置阻焊层，在第一冗余焊盘位54和第一底板30的对应部分之间只具有阻焊层55，相当于将第一芯片20侧所对应的第一冗余焊盘和冗余焊球直接取消，且将第一底板30侧对应的底板焊盘取消。
在一种可能的实现方式中，如图8D所示，所述底板焊盘31中包括与所述第一冗余焊盘位54对应的第一底板焊盘32，所述第一底板焊盘32远离所述第一底板30的一端覆盖阻焊层55。在第一冗余焊盘位54和第一底板30的对应部分之间只具有第一底板焊盘32和阻焊层55，相当于将第一芯片20侧所对应的第一冗余焊盘和冗余焊球直接取消。
可以理解的是，在将第一底板30的第一底板焊盘32取消以隔离应力的方案中，由于没有第一底板焊盘32，因此在器件焊接坍塌过程中焊料球不易和周围的焊点短路。而对于取消第一冗余焊盘57和焊球的方案而言，不会对第一底板30，例如印制电路板PCB的设计进行变更。
在本场景中，第一底板30为印制电路板PCB，在一种可能的实现方式中，对第一芯片20可以采用晶圆级尺寸封装，功能焊盘52和冗余焊盘通过重新布线层设置在第一芯片20上，如图9所示，以第一冗余焊盘57的封装为例来进行说明，重新布线层99包括设置在第一芯片20上的两层介质层(例如第一聚酰亚胺层96和第二聚酰亚胺层97)和重新布线金属98，重新布线金属98夹设在两层介质层之间，重新布线金属98用于连接第一芯片20上设有的原焊盘94和第一冗余焊盘57。通过设置重新布线层99，可以将焊盘在四个边缘处的芯片转换为正面焊球阵列的第一芯片20。最终实现了焊盘的重新布局。在第一芯片20的表面上设有原焊盘94，在第一芯片20和重新布线层99之间还设有钝化层95，在钝化层95上设置窗口，以使原焊盘94露出。第一芯片20包括重叠设置的极低介电常数材料层92和金属层93，图中以一层极低介电常数材料层92和一层金属层93彼此重叠为例进行说明，实际中也可以设置多个层，并且二者依次交替重叠。此外，在第一底板为印制电路板PCB时，第一芯片并没有设置基板与第一底板进行应力隔离，因此更适用于芯片侧金属层失效风险更高的扇入(Fan-in)型WLCSP、扇出(Fan-out)型WLCSP的器件。
为了对本场景中的方案的效果进行验证，以下使用计算机模拟仿真温度冲击和温度循环过程中的温冲塑性应变情况，模拟对象是基于WLCSP封装的电路板组件10的第一芯片20中，各个功能焊点(功能焊盘52、功能焊球50)以及各个冗余焊盘位53，焊球彼此间的间距为0.4mm，焊球阵列为11X12个，并且该电路板组件10在第一冗余焊盘位54和第一底板30之间同时具有：第一冗余焊盘57、冗余焊球56、阻焊层55、第一底板焊盘32。此外，为了和现有技术进行比对，如图10所示的现有技术的电路板组件也进行了仿真，现有技术的芯片71和印制电路板PCB 72上的功能焊盘分别通过功能焊球73连接起来，现有技术的芯片71和印制电路板PCB 72上的冗余焊盘均通过冗余焊球74连接起来。如图11所示，冗余焊盘中出现了应力和应变超过经验值的第一冗余焊球(以字母A12表示)，该处的应变值已达到最大值1.582e-2(A12)，该第一冗余焊球相邻的X轴方向左侧的焊球(以字母A11表示)对应的温冲塑性应变为1.253e-02(A11)，芯片上与该第一冗余焊球A11对应的位置处已经发生金属层断裂，导致整个电路板组件失效，第一冗余焊球相邻Y轴方向的下侧的焊球(以字母B12表示)对应的温冲塑性应变为1.302e-02(B12)。如图12所示，本实施例的第一芯片20和第一底板30上的功能焊盘分别通过功能焊球50连接起来，将两个第一冗余焊盘57处对应的第一底板焊盘均取消。如图13所示，第一芯片20中，各处的应力和应变均未超出经验值，因此第一芯片20中未发生金属层断裂的情况，在X轴方向最上侧、Y轴方向最上侧的焊点(以字母A12表示)对应的温度冲击塑性应变为0.324e-02(A12)，该焊点左侧的焊点(以字母A11表示)对应的温度冲击塑性应变也为0.324e-02(A11)，该焊点Y轴下侧的焊点(以字母B12表示)对应的温度冲击塑性应变为1.378e-02(B12)。在基于WLCSP封装的电路板组件10中，对于塑性应变最大的第一冗余焊球，其最大温冲塑性应变降低13％(由1.582e-2变为1.378e-2)，金属层断裂失效的焊点A11的温度冲击塑性应变降低74％(由1.253e-2→0.324e-2)。实际温度冲击测试寿命从<200次循环提升到>500次循环。由此可知，采用本实施例的结构的电路板组件的可靠性升高。
场景二
本申请实施例中，参见图14所示，电路板组件10包括第一芯片20、第一底板30和多个功能焊球50，第一芯片20的第一表面51上设有功能焊盘52的阵列，第一底板30上设有多个底板焊盘31，功能焊盘52通过功能焊球50和对应的底板焊盘31电连接，第一芯片20上还设有冗余焊盘位53，冗余焊盘位53用于设置冗余焊盘，冗余焊盘位53包括与第一底板30断开了连接的第一冗余焊盘位54，以使第一底板30与第一冗余焊盘位54之间的应力隔开。其中，第一底板30为封装基板33，可以对第一芯片20进行倒装芯片芯片尺寸封装。此外，还需要在第一芯片20的上方覆盖环氧模塑料21(Epoxy Molding Compound，EMC)。可以理解的是，在基于WLCSP而进行的芯片的封装中，没有基板和环氧模塑料保护，再加上芯片与印制电路板PCB的热膨胀系数的不匹配性较大，导致WLCSP在板级应用中，对于温度冲击和跌落可靠性挑战相对较大，尤其是机械强度较低的ELK断裂失效模式。而基于FCCSP而进行的芯片的封装中，在芯片下方设有基板，在芯片上方覆盖有环氧模塑料，因此在FCCSP在封装级的应用中，对于温度冲击和跌落可靠性挑战相对较小些。
电路板组件10还可以包括电路板40、例如第一印制电路板，可以将封装好的第一芯片20底部的封装基板33通过焊球41固定在电路板40上，由于第一冗余焊盘位54与封装基板33之间断开了连接，这样第一冗余焊盘位54与封装基板33的相应位置之间处于应力隔离状态。通过将第一冗余焊盘位54设置在第一芯片20上应力容易集中的区域，例如第一芯片20上容易失效的位置处，这样，当电路板40受到应力时，该应力通过焊球传递至封装基板33，但并不会集中至第一冗余焊盘位54上，这样能够增加第一芯片20的可靠性。另外，由于在电路板组件10发生故障时，与现有技术填充底部填充胶的方案相比，第一芯片20易于拆卸，因此维护成本较低。对于第一冗余焊盘位54和第一底板30断开的具体方式，与场景一类似，此处不再赘述。
场景三
本申请实施例中，参见图15所示，电路板组件10包括第一芯片20、第一底板30和多个功能焊球50，第一芯片20的第一表面51上设有功能焊盘52的阵列，第一底板30上设有多个底板焊盘31，功能焊盘52通过功能焊球50和对应的底板焊盘31电连接，第一芯片20上还设有冗余焊盘位53，冗余焊盘位53用于设置冗余焊盘，冗余焊盘位53包括与第一底板30断开了连接的第一冗余焊盘位54，以使第一底板30与第一冗余焊盘位54之间的应力隔开。
电路板组件10还包括第二芯片60和多个第二功能焊球61，第二芯片60上设有第二功能焊盘62阵列，第一芯片20的背离第一底板30的第二表面上设有多个第三焊盘63，第二功能焊盘62通过第二功能焊球61和对应的第三焊盘63电连接，第二芯片60上设有第二冗余焊盘位64，第二冗余焊盘位64用于设置冗余焊盘，第二冗余焊盘位64包括第三冗余焊盘位572，第三冗余焊盘位572与第一芯片20断开了连接，以使第一芯片20与第三冗余焊盘位572之间的应力隔开。此外，第一底板30可以是封装基板，这样可以对第一芯片20和第二芯片60采用FCCSP封装，在第二芯片60上还设有环氧模塑料21。另外，在第一底板30为封装基板时，在其背面还可以设有焊球41，示例性的，通过该焊球41，可以连接电路板(未图示)。
通过在第一芯片20上方设置第二芯片60，并且第一芯片20与第三冗余焊盘位572之间的应力隔开，这样第三冗余焊盘位572与第一芯片20的相应位置之间处于应力隔离状态。通过将第三冗余焊盘位572设置在第二芯片60上应力容易集中的区域，例如第二芯片60上容易失效的位置处，这样，当第一芯片20受到应力时，该应力并不会集中至第三冗余焊盘位572上，这样能够增加电路板组件10的可靠性。另外，由于在电路板组件10发生故障时，与现有技术填充底部填充胶的方案相比，第二芯片60通过焊球和第一芯片连接，只需经过常规手段即可完成更换，因此维护成本较低。
对于第二冗余焊盘位64和第一芯片20断开的具体方式，与场景一类似。
在一种可能的实现方式中，第二芯片60上还设有第三冗余焊盘，第三冗余焊盘连接在第三冗余焊盘位572上，第三冗余焊盘远离第三冗余焊盘位572的一端悬空设置(或者也可以非悬空，并与第一芯片侧的器件接触，但不连接，不会传递应力)。这样第三冗余焊盘和第一芯片20之间或者第一芯片20上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第三冗余焊盘位和第一芯片20断开了连接，实现二者的应力隔离。第三冗余焊盘571悬空设置的情况例如可以是如图16A所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571和第三焊盘63，其中，第三焊盘63设置在第一芯片20上与第二芯片60相对的表面上，此时，第三焊盘63远离第一芯片20的一端也为悬空设置，相当于将第二芯片60侧所对应的冗余焊球56直接取消；例如也可是如图16B所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571；例如也可是如图16C所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571和阻焊层551，其中第三焊盘63设置在第一芯片20与第二芯片60相对的表面上。例如也可是如图16D所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571、阻焊层551和第四焊盘573，其中第三焊盘63设置在第一芯片20上与第二芯片60相对的表面上。上面的16B、16C所示出的情况，相当于将第一芯片20侧所对应的第三焊盘63直接取消，对应的位置采用、或者不用阻焊层551覆盖。
在一种可能的实现方式中，电路板组件10还包括冗余焊球56，且第二芯片60上还设有第三冗余焊盘571，第三冗余焊盘571连接在第三冗余焊盘位572上，冗余焊球56连接在第三冗余焊盘571上，冗余焊球56远离第三冗余焊盘571的一端悬空设置(或者也可以非悬空，并与第一芯片侧的器件接触，但不连接，不会传递应力)。通过使冗余焊球56远离第三冗余焊盘571的一端悬空设置，这样冗余焊球56与第一芯片20之间、或者冗余焊球56与第一芯片20上的其它器件之间具有间隔空间，该间隔空间内没有其它器件，因此能够将第三冗余焊盘位572和第一芯片20断开了连接，实现二者的应力隔离。上述实现方式例如可以是如图17A所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571和冗余焊球56，其中冗余焊球56连接在第三冗余焊盘571的靠近第一芯片20的表面上；例如也可以是如图17B所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571、冗余焊球56和阻焊层551，其中冗余焊球56连接在第三冗余焊盘571的靠近第一芯片20的表面上，阻焊层551连接在第一芯片20的与第一表面背离的表面上。上面的17A、17B所示出的情况，相当于将第一芯片20侧所对应的第三焊盘63直接取消，对应的位置采用、或者不用阻焊层551覆盖。例如也可以是如图17D所示，在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第三冗余焊盘571和冗余焊球56，其中冗余焊球56连接在第三冗余焊盘571的靠近第一芯片20的表面上，在第一芯片20上与第二芯片60相对的表面上基材处于被拉平状态。
在一种可能的实现方式中，如图17C所示，电路板组件10还包括冗余焊球56和阻焊层551，在第二芯片60上还设有第三冗余焊盘571，第三焊盘63中包括与第三冗余焊盘571对应的第四焊盘573，第三冗余焊盘571连接在第三冗余焊盘位572上，冗余焊球56连接在第三冗余焊盘571上，第四焊盘573连接在第一芯片20上，阻焊层551与第四焊盘573连接，冗余焊球56与阻焊层551接触或者冗余焊球56与阻焊层551非接触(未图示)。通过在冗余焊球56和第四焊盘573之间设置阻焊层551，因此在焊接的过程中，冗余焊球56无法焊接到第四焊盘573上，这样冗余焊球56和第四焊盘573之间断开了连接，虽然二者有可能接触，但应力将无法在二者之间传递，从而第一芯片20上的应力无法集中至第三冗余焊盘位572上。
在一种可能的实现方式中，如图18A所示，第三焊盘63中包括与第三冗余焊盘位572对应的第四焊盘573，所述第四焊盘573远离所述第二芯片60的一端悬空设置。在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第四焊盘573，相当于将第二芯片60侧所对应的第三冗余焊盘和冗余焊球直接取消。
在一种可能的实现方式中，如图18B所示，在第三冗余焊盘位572和第一芯片20上对应的位置之间，未设置任何连接部件，这样能够使第三冗余焊盘位572和第一芯片20之间的断开连接效果达到最佳。
在一种可能的实现方式中，如图18C所示，在第三冗余焊盘位572和第一芯片20上对应的位置之间，未设置任何连接部件，这样能够使第三冗余焊盘位572和第一芯片20之间的断开连接效果达到最佳，在第一芯片20上与第三冗余焊盘位572相对的表面上为基材拉平状态。
在一种可能的实现方式中，如图18D所示，第三焊盘63中包括与第三冗余焊盘位572对应的第四焊盘573，在所述第四焊盘573远离所述第二芯片60的一端上设有阻焊层551。在第三冗余焊盘位572和第一芯片20的对应部分之间只具有第四焊盘573、阻焊层551和第四焊盘573，相当于将第二芯片60侧所对应的第三冗余焊盘和冗余焊球直接取消。
在本场景中，第一底板可以是封装基板42，可以将组装好的第一芯片20和第二芯片60通过焊球固定在封装基板42上。可以理解的是，该情况下，电路板组件10还可以包括电路板、例如第一印制电路板，可以将封装基板42通过焊球41连接在第一印制电路板上。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。
本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。

Claims (9)

1.一种电路板组件，应用于电子设备中，其特征在于，所述电路板组件包括第一芯片、第一底板和第一功能焊球，所述第一芯片的第一表面上设有第一功能焊盘阵列，所述第一底板上设有底板焊盘，所述第一功能焊盘通过所述第一功能焊球和对应的所述底板焊盘电连接，所述第一芯片上还设有第一冗余焊盘位，所述第一冗余焊盘位用于设置第一冗余焊盘，所述第一表面上还设有第一冗余焊盘，所述第一冗余焊盘连接在所述第一冗余焊盘位上，所述第一冗余焊盘位与所述第一底板不接触，所述接触包括直接接触和间接接触。
2.根据权利要求1所述的电路板组件，其特征在于，所述第一冗余焊盘位与所述第一底板不接触，包括：
所述第一冗余焊盘远离所述第一冗余焊盘位的一端悬空设置。
3.根据权利要求1所述的电路板组件，其特征在于，所述第一冗余焊盘位与所述第一底板不接触，包括：
所述电路板组件还包括冗余焊球，所述冗余焊球连接在所述第一冗余焊盘上，所述冗余焊球远离所述第一冗余焊盘的一端与所述第一底板不接触。
4.根据权利要求3所述的电路板组件，其特征在于，所述冗余焊球远离所述第一冗余焊盘的一端与所述第一底板不接触，包括：
所述冗余焊球远离所述第一冗余焊盘的一端悬空设置。
5.根据权利要求1-4任一所述的电路板组件，其特征在于，所述第一底板为印制电路板或封装基板。
6.根据权利要求5所述的电路板组件，其特征在于，当所述第一底板为印制电路板时，所述第一功能焊盘和所述第一冗余焊盘通过重新布线层设置在所述第一芯片上，所述重新布线层包括设置在所述第一芯片上的两层介质层和重新布线金属，所述重新布线金属夹设在所述两层介质层之间，所述重新布线金属用于连接所述第一芯片上设有的原焊盘和所述第一功能焊盘和所述第一冗余焊盘。
7.根据权利要求5所述的电路板组件，其特征在于，所述第一底板为封装基板时，所述电路板组件还包括第一印制电路板，所述封装基板连接在所述第一印制电路板上。
8.根据权利要求1-4和6-7中任一所述的电路板组件，其特征在于，所述电路板组件还包括第二芯片和第二功能焊球，所述第二芯片上设有第二功能焊盘阵列，所述第一芯片的背离所述第一底板的第二表面上设有第三焊盘，所述第二功能焊盘通过所述第二功能焊球和对应的所述第三焊盘电连接，所述第二芯片上设有第三冗余焊盘位，所述第三冗余焊盘位用于设置第三冗余焊盘，所述第三冗余焊盘位与所述第一芯片不接触，所述接触包括直接接触和间接接触。
9.一种电子设备，其特征在于，至少包括显示屏、中框、后盖和上述权利要求1-8任一所述的电路板组件，所述显示屏和所述后盖分别位于所述中框的两侧，所述电路板组件位于所述显示屏、后盖和所述中框围成的腔体中。
CN201911000398.8A 2019-10-21 2019-10-21 一种电路板组件和电子设备 Active CN112770477B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911000398.8A CN112770477B (zh) 2019-10-21 2019-10-21 一种电路板组件和电子设备
PCT/CN2020/120338 WO2021078030A1 (zh) 2019-10-21 2020-10-12 一种电路板组件和电子设备
EP20878686.3A EP4037441A4 (en) 2019-10-21 2020-10-12 PRINTED CIRCUIT BOARD AND ELECTRONIC DEVICE ASSEMBLY

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911000398.8A CN112770477B (zh) 2019-10-21 2019-10-21 一种电路板组件和电子设备

Publications (2)

Publication Number Publication Date
CN112770477A CN112770477A (zh) 2021-05-07
CN112770477B true CN112770477B (zh) 2022-09-23

Family

ID=75619651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911000398.8A Active CN112770477B (zh) 2019-10-21 2019-10-21 一种电路板组件和电子设备

Country Status (3)

Country Link
EP (1) EP4037441A4 (zh)
CN (1) CN112770477B (zh)
WO (1) WO2021078030A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267910A (zh) * 1999-03-19 2000-09-27 国际商业机器公司 消除应力的球栅阵列封装
JP2002100699A (ja) * 2000-09-22 2002-04-05 Toshiba Microelectronics Corp 封止型パッケージ構造を有する半導体装置
JP2003133519A (ja) * 2001-10-30 2003-05-09 Sharp Corp 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
CN1742371A (zh) * 2003-01-30 2006-03-01 高通股份有限公司 具有未电连接的焊锡球的区域阵列封装
TW200618205A (en) * 2004-11-16 2006-06-01 Advanced Semiconductor Eng Chip package structure and packaging process thereof
CN101267714A (zh) * 2007-03-14 2008-09-17 富士通株式会社 电子装置和电子元件安装方法
CN101697344A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法
CN106796897A (zh) * 2014-09-11 2017-05-31 索尼公司 电子装置、部件安装基板和电子设备
WO2018126545A1 (zh) * 2017-01-05 2018-07-12 华为技术有限公司 一种高可靠性电子封装结构、电路板及设备
CN109309069A (zh) * 2018-09-19 2019-02-05 深圳市心版图科技有限公司 焊球阵列封装芯片及其焊接方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2603509Y (zh) * 2002-11-15 2004-02-11 威盛电子股份有限公司 芯片封装结构
CN2785311Y (zh) * 2005-02-02 2006-05-31 比亚迪股份有限公司 一种柔性印刷线路板及液晶显示器
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP2007273564A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント回路板、半導体パッケージ、および電子機器
CN100431143C (zh) * 2006-04-10 2008-11-05 联华电子股份有限公司 半导体封装结构
DE102006043215A1 (de) * 2006-09-11 2008-03-27 Qimonda Ag Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
JP5188289B2 (ja) * 2008-06-26 2013-04-24 ラピスセミコンダクタ株式会社 プリント基板の製造方法
KR20120018894A (ko) * 2010-08-24 2012-03-06 삼성전자주식회사 패키지 기판 및 이를 갖는 플립 칩 패키지
CN106971949B (zh) * 2016-01-14 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107979914A (zh) * 2017-10-23 2018-05-01 努比亚技术有限公司 一种电路板及终端

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267910A (zh) * 1999-03-19 2000-09-27 国际商业机器公司 消除应力的球栅阵列封装
JP2002100699A (ja) * 2000-09-22 2002-04-05 Toshiba Microelectronics Corp 封止型パッケージ構造を有する半導体装置
JP2003133519A (ja) * 2001-10-30 2003-05-09 Sharp Corp 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
CN1742371A (zh) * 2003-01-30 2006-03-01 高通股份有限公司 具有未电连接的焊锡球的区域阵列封装
TW200618205A (en) * 2004-11-16 2006-06-01 Advanced Semiconductor Eng Chip package structure and packaging process thereof
CN101267714A (zh) * 2007-03-14 2008-09-17 富士通株式会社 电子装置和电子元件安装方法
CN101697344A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法
CN106796897A (zh) * 2014-09-11 2017-05-31 索尼公司 电子装置、部件安装基板和电子设备
WO2018126545A1 (zh) * 2017-01-05 2018-07-12 华为技术有限公司 一种高可靠性电子封装结构、电路板及设备
CN109309069A (zh) * 2018-09-19 2019-02-05 深圳市心版图科技有限公司 焊球阵列封装芯片及其焊接方法

Also Published As

Publication number Publication date
WO2021078030A1 (zh) 2021-04-29
EP4037441A1 (en) 2022-08-03
CN112770477A (zh) 2021-05-07
EP4037441A4 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
JP4512545B2 (ja) 積層型半導体モジュール
EP1897138B1 (en) Semiconductor device and mounting structure thereof
US20120032684A1 (en) Active pin connection monitoring system and method
CN108140615B (zh) 使能对用于半导体封装的硅桥的在线测试的保护环设计
US20090267217A1 (en) Semiconductor device
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2003133518A (ja) 半導体モジュール
WO2004068560A2 (en) Area array package with non-electrically connected solder balls
KR20110036354A (ko) 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
KR20180035573A (ko) 팬-아웃 반도체 패키지
US20120032328A1 (en) Package structure with underfilling material and packaging method thereof
KR20130111401A (ko) 반도체 모듈
US20090001538A1 (en) Printed wiring board structure, electronic component mounting method and electronic apparatus
JP2007242782A (ja) 半導体装置及び電子装置
JP2010141080A (ja) 半導体装置
CN110277377B (zh) 膜基底结构、膜上芯片封装件和封装模块
CN112770477B (zh) 一种电路板组件和电子设备
JP2000022034A (ja) 電子回路装置の接続構造
JP2002237549A (ja) 半導体装置
US9263379B2 (en) IC package with metal interconnect structure implemented between metal layers of die and interposer
JP2828057B2 (ja) チップサイズパッケージ
JP2001007473A (ja) 集積回路素子の実装構造および方法
US6266249B1 (en) Semiconductor flip chip ball grid array package
JP2007220866A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant