CN110277377B - 膜基底结构、膜上芯片封装件和封装模块 - Google Patents

膜基底结构、膜上芯片封装件和封装模块 Download PDF

Info

Publication number
CN110277377B
CN110277377B CN201910159798.7A CN201910159798A CN110277377B CN 110277377 B CN110277377 B CN 110277377B CN 201910159798 A CN201910159798 A CN 201910159798A CN 110277377 B CN110277377 B CN 110277377B
Authority
CN
China
Prior art keywords
chip
pad
output
input
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910159798.7A
Other languages
English (en)
Other versions
CN110277377A (zh
Inventor
丘贞恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110277377A publication Critical patent/CN110277377A/zh
Application granted granted Critical
Publication of CN110277377B publication Critical patent/CN110277377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了膜基底结构、膜上芯片封装件和封装模块。可以提供膜封装件，该膜封装件包括：膜基底，具有彼此面对的第一表面和第二表面；多个输出图案，位于膜基底上并且均包括第一芯片垫和输出垫，输出垫电连接到第一芯片垫并与第一芯片垫在第一方向上分隔开；以及多个输入图案，位于膜基底上并且均包括第二芯片垫和输入垫，第二芯片垫相邻于与其对应的第一芯片垫，输入垫电连接到第二芯片垫并与第二芯片垫在第一方向上分隔开。输出图案的至少部分跨过膜基底与输入图案叠置。

Description

膜基底结构、膜上芯片封装件和封装模块
本申请要求于2018年3月16日在韩国知识产权局提交的第10-2018-0030833号韩国专利申请和于2018年9月21日提交的第16/138,324号美国专利申请的优先权，这些申请的全部内容通过引用包含于此。
技术领域
发明构思涉及半导体封装件，更具体地，涉及膜封装件、膜上芯片(chip-on-film，或称为覆晶薄膜)封装件和使用其的封装模块。
背景技术
为了应对最近更小、更薄和更轻的电子产品的趋势，已经开发了膜上芯片(COF)封装技术以使用柔性膜基底。根据COF封装技术，半导体芯片可以直接倒装地(flip-chip)结合到膜基底并通过短引线连接到外部电路。COF封装件可以应用于便携式终端设备，诸如蜂窝电话和个人数字助理(PDA)、膝上型计算机或显示面板。
发明内容
根据发明构思的示例实施例，一种用于显示装置的膜基底结构可以包括：膜基底，包括第一表面和与第一表面相对的第二表面；输出图案，位于膜基底的第一表面和第二表面中的至少一个上，输出图案包括第一芯片垫部和输出垫部，输出垫部电连接到第一芯片垫部并且在第一方向上与第一芯片垫部分隔开，输出垫部被构造为连接到显示装置；以及输入图案，位于膜基底的第一表面和第二表面中的至少一个上，输入图案包括第二芯片垫部和输入垫部，输入垫部电连接到第二芯片垫部并且在第一方向上与第二芯片垫部分隔开，输出图案相对于膜基底与输入图案竖直地叠置，第一芯片垫部和第二芯片垫部被构造为连接到驱动器IC芯片。
根据发明构思的示例实施例，一种用于显示装置的膜上芯片封装件可以包括：载体膜基底，包括：膜基底，包括第一表面和与第一表面相对的第二表面；输出图案，位于膜基底的第一表面和第二表面中的至少一个上，输出图案包括第一芯片垫部和输出垫部，输出垫部电连接到第一芯片垫部并且在第一方向上与第一芯片垫部分隔开，输出垫部被构造为连接到显示装置；以及输入图案，位于膜基底的第一表面和第二表面中的至少一个上，输入图案包括第二芯片垫部和输入垫部，输入垫部电连接到第二芯片垫部并且在第一方向上与第二芯片垫部分隔开，输出图案相对于膜基底与输入图案竖直地叠置；以及驱动器IC芯片，电连接到第一芯片垫部和第二芯片垫部。
根据发明构思的示例实施例，一种封装模块可以包括：载体膜基底，包括：膜基底，具有C形形状并包括内表面和与内表面相对的外表面；输出图案，位于膜基底的内表面和外表面中的至少一个上，输出图案包括第一芯片垫部和输出垫部，输出垫部电连接到第一芯片垫部并且在第一方向上与第一芯片垫部分隔开；以及输入图案，位于膜基底的内表面和外表面中的至少一个上，输入图案包括第二芯片垫部和输入垫部，输入垫部电连接到第二芯片垫部并且在第一方向上与第二芯片垫部分隔开；面板基底，电连接到输出图案的输出垫部；显示装置，安装在面板基底上；以及驱动器IC芯片，电连接到第一芯片垫部和第二芯片垫部。
附图说明
图1A、图2A和图3A示出了示出根据发明构思的一些示例实施例的膜基底结构的剖视图。
图1B、图2B和图3B分别示出了示出图1A、图2A和图3A中示出的膜基底结构的第一表面的平面图。
图1C、图2C和图3C分别示出了示出图1A、图2A和图3A中示出的膜基底结构的第二表面的平面图。
图1D、图2D和图3D分别示出了示出包括图1A、图2A和图3A中示出的膜基底结构的封装模块的剖视图。
图4A示出了示出根据发明构思的示例实施例的膜上芯片封装件的第一边缘侧的剖视图。
图4B示出了示出包括图4A的第三导电图案的膜基底结构的平面图。
图5示出了示出根据发明构思的示例实施例的包括膜上芯片封装件的封装模块的剖视图。
图6示出了示出根据发明构思的示例实施例的膜基底结构的第一表面的平面图。
图7示出了示出根据发明构思的示例实施例的膜上芯片封装件的剖视图。
图8示出了示出根据发明构思的示例实施例的膜上芯片封装件的剖视图。
具体实施方式
图1A示出了示出根据发明构思的示例实施例的膜基底结构的剖视图。图1B示出了示出图1A中示出的膜基底结构的第一表面的平面图。图1C示出了示出图1A中示出的膜基底结构的第二表面的平面图。图1D示出了示出包括图1A的膜基底结构的封装模块的剖视图。
参照图1A至图1D，根据发明构思的一些示例实施例的膜基底结构FP1可以包括膜基底100。膜基底100可以包括绝缘的聚合材料，例如，聚酰亚胺或聚酯。膜基底100可以是柔性的。膜基底100可以具有在第一方向D1上的相对较小的长度和在与第一方向D1交叉的第二方向D2上的相对较大的长度。例如，膜基底100可以包括第一边缘S1以及与第一边缘S1在第一方向D1上分隔开的第二边缘S2。
膜基底100可以具有第一表面100a以及与第一表面100a相对(opposite，或称为“相反”)的第二表面100b。多个导电图案可以设置在膜基底100上和/或膜基底100中。例如，一个或更多个第一导电图案L1可以设置在第一表面100a上，一个或更多个第二导电图案L2可以设置在第二表面100b上。另外，一个或更多个第一过孔V1可以设置为穿透膜基底100。第一导电图案L1和第二导电图案L2以及第一过孔V1可以构成输出图案OS和输入图案IS。例如，第一导电图案L1和第二导电图案L2以及第一过孔V1均可以包括诸如铜或铝的金属。
例如，输出图案OS均可以包括作为第一导电图案L1的构成部分的输出垫(pad，或称为焊盘或焊垫)OP、输出线图案OL和第一芯片垫C1。换言之，输出图案OS中的每个可以包括在膜基底100的第一表面100a上的输出垫部OP、第一芯片垫部C1和将输出垫部OP与第一芯片垫部C1电连接的输出线部OL。输出垫OP和第一芯片垫C1可以是第一导电图案L1的不被第一钝化层410覆盖的暴露部分。第一钝化层410可以包括例如阻焊剂。为了描述的简洁，图1B和图1C示出了表示下面讨论的输出线图案OL和输入线图案IL的实线。
设置有输出垫OP的区域可以被称为输出垫区域OR。设置有第一芯片垫C1的区域可以被称为第一芯片垫区域CR1。输出垫OP可以沿第二方向D2以单行布置。在一些示例实施例中，输出垫OP可以以多行布置。同样地，第一芯片垫C1可以沿第二方向D2以单行布置。
在一些示例实施例中，下面讨论的输入垫IP可以设置在与其上设置有输出垫OP的表面不同的表面上。例如，输入图案IS均可以包括作为第二导电图案L2的构成部分的输入垫IP、输入线图案IL和第一连接垫M1。换言之，输入图案IS中的每个可以包括在膜基底100的第二表面100b上的输入垫部IP、第一连接垫部M1和将输入垫部IP与第一连接垫部M1电连接的输入线部IL、位于膜基底的第一表面100a上的第二芯片垫部C2，以及穿透膜基底100并且将第一连接垫部M1与第二芯片垫部C2连接的第一过孔部V1。输入图案IS还可以包括作为第一导电图案L1的构成部分的第一过孔V1和第二芯片垫C2。第一过孔V1可以将第一连接垫M1连接到第二芯片垫C2。输入垫IP可以是第二导电图案L2的不被第二钝化层420覆盖的暴露部分。第二钝化层420可以覆盖输入线图案IL和第一连接垫M1。设置有输入垫IP的区域可以被称为输入垫区域IR。设置有第二芯片垫C2的区域可以被称为第二芯片垫区域CR2。输入垫IP可以沿第二方向D2以单行布置。在一些示例实施例中，输入垫IP可以以多行布置。同样地，第二芯片垫C2可以沿第二方向D2以单行布置。图1C部分地示出了输入线图案IL。
芯片安装区域DR可以设置在膜基底100上。芯片安装区域DR可以是其上设置有图1D的半导体芯片CH的区域。芯片安装区域DR可以限定在第一表面100a上。例如，芯片安装区域DR可以是第一导电图案L1的不被第一钝化层410覆盖的暴露部分。
芯片垫可以设置在芯片安装区域DR上。例如，芯片垫可以包括第一芯片垫C1和第二芯片垫C2。芯片安装区域DR可以与第一边缘S1相邻。在一些示例实施例中，第二芯片垫区域CR2可以比第一芯片垫区域CR1更靠近第一边缘S1。
输出垫区域OR可以与第二边缘S2相邻。例如，第一表面100a可以在其一端上设置有输出垫区域OR并且在其相对端上设置有芯片安装区域DR。第一表面100a的两端可以不被第一钝化层410覆盖。
当在平面图中观看时，输入垫区域IR可以位于输出垫区域OR与芯片安装区域DR之间。芯片安装区域DR和输出垫区域OR可以分隔开第二距离d2，第二距离d2大于芯片安装区域DR与输入垫区域IR之间的第一距离d1。例如，相比于靠近第二边缘S2，输入垫区域IR可以更靠近第一边缘S1。
每个输出图案OS的至少一部分可以跨过(across)膜基底100与输入图案IS中的相应的输入图案IS叠置。例如，输入线图案IL和输出线图案OL可以在第三方向D3上叠置，第三方向D3与膜基底100的厚度方向对应。此外，输入垫IP可以与输出线图案OL叠置。第一芯片垫C1可以与输入线图案IL叠置。
根据发明构思的一些示例实施例的膜上芯片封装件可以包括安装在膜基底结构FP1上的半导体芯片CH。例如，半导体芯片CH可以是诸如显示器驱动器集成芯片的驱动器件。例如，半导体芯片CH可以设置在第一表面100a上。在芯片安装区域DR上，半导体芯片CH可以连接到第一芯片垫C1和第二芯片垫C2。例如，半导体芯片CH可以通过连接端子250连接到第一芯片垫C1和第二芯片垫C2。连接端子250可以是例如凸块或焊球。
输入图案IS和输出图案OS可以在相同的方向上布置。例如，输入图案IS可以在第一方向D1上延伸，输出图案OS也可以在第一方向D1上延伸。参照图1D，输出图案OS可以设置在半导体芯片CH与第二边缘S2之间，构成输入图案IS和输出图案OS的第一导电图案L1和第二导电图案L2以及第一过孔V1可以都不设置在半导体芯片CH与第一边缘S1之间。因此，包括膜基底结构FP1并如图1D中所示地弯曲的封装模块PM1在第一方向D1上的长度可以减小。图1D描绘了封装模块的在其安装在例如移动设备(例如，蜂窝电话、膝上型计算机或平板电脑)中时的形状。
半导体芯片CH和输出垫OP可以以大于半导体芯片CH和输入垫IP的距离的距离分隔开。例如，输出垫OP可以设置在其上安装有半导体芯片CH的第一表面100a上。
根据发明构思的一些示例实施例的膜上芯片封装件的形成方法可以包括在切割工艺之前将多个半导体芯片CH附着到膜基底结构上以及对膜基底结构执行切割工艺。膜基底结构的不经历切割工艺的部分可以包括将在执行切割工艺时转化为第一导电图案L1和第二导电图案L2的导电层。当对膜基底结构执行切割工艺时，可以去除导电层的至少一部分。因此，包括在膜基底结构中的导电层可以转化为第一导电图案L1和第二导电图案L2。
根据发明构思的一些示例实施例的封装模块PM1可以包括连接到膜上芯片封装件的显示装置30和电路板PB。显示装置30可以包括面板基底30S和设置在面板基底30S上并电连接到面板基底30S的显示面板。电路板PB可以包括柔性印刷电路板(FPCB)。
显示装置30可以通过输出图案OS连接到半导体芯片CH。输出垫OP可以连接到显示装置30的垫30a。在一些示例实施例中，第一连接构件(未示出)可以设置在输出垫OP与显示装置30的垫30a之间。第一连接构件可以包括粘合聚合物层和设置或分散在粘合聚合物层中的导电颗粒。
电路板PB可以通过输入图案IS连接到半导体芯片CH。输入垫IP可以连接到电路板PB的垫PBa。在一些示例实施例中，第二连接构件(未示出)可以设置在输入垫IP与电路板PB的垫PBa之间。第二连接构件可以包括粘合聚合物层和设置或分散在粘合聚合物层中的导电颗粒。
如图1D中所示，膜基底结构FP1可以具有端部，所述端部朝向显示装置30可逆地弯曲，并且在显示装置30的面板基底30S下方面对显示装置30的面板基底30S。例如，当封装模块PM1安装在电子设备中时，膜基底结构FP1的端部可以在显示装置30下方弯曲。粘合保护层A2可以设置在半导体芯片CH与面板基底30S之间以保护半导体芯片CH不受外部冲击的影响。例如，粘合保护层A2可以包括诸如橡胶或海绵的弹性材料。
膜基底结构FP1的第一边缘S1和面板基底30S的底表面可以限定外模块区域A1。包括封装模块PM1的电子设备的其它组件可以设置在外模块区域A1上。例如，用于驱动电子设备的电池可以设置在外模块区域A1中。根据发明构思的一些示例实施例，膜基底结构的弯曲形状可以减小膜基底结构FP1在平面中的占用面积(footprint)的大小，从而使得外模块区域A1的尺寸增大。因此，电子设备可以容纳更高容量的电池或数量增多的电池。
图2A示出了示出根据发明构思的示例实施例的膜基底结构的剖视图。图2B示出了示出图2A中示出的膜基底结构的第一表面的平面图。图2C示出了示出图2A中示出的膜基底结构的第二表面的平面图。图2D示出了示出包括图2A的膜基底结构的封装模块的剖视图。为了简洁，将省略重复组件的描述。
参照图2A至图2D，膜基底结构FP2可以包括膜基底100。一个或更多个第一导电图案L1可以设置在第一表面100a上，一个或更多个第二导电图案L2可以设置在第二表面100b上。第一导电图案L1和第二导电图案L2以及第一过孔V1可以构成输出图案OS和输入图案IS。例如，输出图案OS均可以包括作为第一导电图案L1的构成部分的输出垫OP、输出线图案OL、第一连接垫M1、第一过孔V1和第一芯片垫C1。换言之，输出图案OS中的每个可以包括在膜基底100的第一表面100a上的输出垫部OP、第一连接垫部M1和将输出垫部OP与第一连接垫部M1电连接的输出线部OL、位于膜基底的第二表面100b上的第一芯片垫部C1，以及穿透膜基底100并且将第一连接垫部M1与第一芯片垫部C1连接的第一过孔部V1。输出图案OS中的每个还可以包括第一过孔V1和第一芯片垫C1。输出线图案OL和第一连接垫M1可以被第一钝化层410覆盖。
在特定实施例中，输入垫IP可以设置在与其上设置有输出垫OP的表面不同的表面上。例如，输入图案IS均可以包括作为第二导电图案L2的构成部分的输入垫IP、输入线图案IL和第二芯片垫C2。换言之，输入图案IS中的每个可以包括输入垫部IP、第二芯片垫C2以及将输入垫部IP与第二芯片垫部C2电连接的输入线部IL。输入线图案IL可以被第二钝化层420覆盖。
芯片安装区域DR可以限定在第二表面100b上。例如，芯片安装区域DR可以是第二导电图案L2的不被第二钝化层420覆盖的暴露部分。
芯片安装区域DR可以与第一边缘S1相邻。在一些示例实施例中，第一芯片垫区域CR1可以比第二芯片垫区域CR2更靠近第一边缘S1。输出垫区域OR可以与第二边缘S2相邻。输入垫区域IR可以位于输出垫区域OR与芯片安装区域DR之间。
每个输出图案OS的至少一部分可以跨过膜基底100与输入图案IS中的相应的输入图案IS叠置。例如，输入线图案IL和输出线图案OL可以在第三方向D3上叠置，第三方向D3与膜基底100的厚度方向对应。另外，输入垫IP和第二芯片垫C2可以与输出线图案OL叠置。
根据发明构思的一些示例实施例的膜上芯片封装件可以包括安装在膜基底结构FP2上的半导体芯片CH。输入图案IS和输出图案OS可以在相同的方向上布置。半导体芯片CH可以安装在第二表面100b上。例如，输出垫OP可以设置在与其上安装有半导体芯片CH的第二表面100b相对的第一表面100a上。
根据发明构思的一些示例实施例的封装模块PM2可以包括连接到膜上芯片封装件的显示装置30和电路板PB。如图2D中所示，电路板PB可以设置在其上安装有半导体芯片CH的第二表面100b上。电路板PB可以比半导体芯片CH厚。电路板PB可以覆盖半导体芯片CH的顶表面。电路板PB可以包括被构造为接收或容纳半导体芯片CH的至少上部的凹入区域，因此半导体芯片CH的至少上部可以插入凹入区域中。例如，电路板PB可以延伸超过第一边缘S1。屏蔽层115可以设置在电路板PB与半导体芯片CH之间以减轻或防止电路板PB与半导体芯片CH之间的信号干扰。例如，屏蔽层115可以是电磁干扰(EMI)带或聚酰亚胺(PI)带或者包括电磁干扰(EMI)带或聚酰亚胺(PI)带。
图3A示出了示出根据发明构思的示例实施例的膜基底结构的剖视图。图3B示出了示出图3A中示出的膜基底结构的第一表面的平面图。图3C示出了示出图3A中示出的膜基底结构的第二表面的平面图。图3D示出了示出包括图3A的膜基底结构的封装模块的剖视图。为了简洁，将省略重复组件的描述。
参照图3A至图3D，膜基底结构FP3可以包括膜基底100。膜基底结构FP3还可以包括第二过孔V2和第二连接垫M2。第一导电图案L1和第二导电图案L2以及第一过孔V1和第二过孔V2可以构成输出图案OS和输入图案IS。例如，输出图案OS均可以包括输出垫OP、第二过孔V2、第二连接垫M2、输出线图案OL、第一连接垫M1、第一过孔V1和第一芯片垫C1。第二过孔V2可以将输出垫OP连接到第二连接垫M2。第一过孔V1可以将第一连接垫M1连接到第一芯片垫C1。换言之，输出图案OS中的每个可以包括输出垫部OP、第一连接垫部M1、第二连接垫部M2、将第一连接垫部M1与第二连接垫部M2连接的输出线部OL、第一芯片垫部C1、穿透膜基底100并且将第一连接垫部M1与第一芯片垫部C1连接的第一过孔部V1以及穿透膜基底100并且将输出垫部OP与第二连接垫部M2连接的第二过孔部V2。
参照图3A，输入垫IP可以设置在其上设置有输出图案OS的部分之中的输出垫OP和第一芯片垫(或第一芯片垫部)C1的第一表面100a上。输入图案IS可以水平地位于输出图案OS的部分之中的输出垫OP与第一芯片垫(或第一芯片垫部)C1之间。输入图案IS可以竖直地(例如，在竖直方向上)位于输出图案OS的输出线部OL下方。例如，输入图案IS可以包括作为第一导电图案L1的构成部分的输入垫IP、输入线图案IL和第二芯片垫C2。换言之，输入图案IS中的每个可以包括输入垫部IP、第二芯片垫部C2和将输入垫部IP与第二芯片垫部C2电连接的输入线部IL。
芯片安装区域DR可以限定在第一表面100a上。例如，芯片安装区域DR可以是第一导电图案L1的不被第一钝化层410覆盖的暴露部分。在一些示例实施例中，第一芯片垫区域CR1可以比第二芯片垫区域CR2更靠近第一边缘S1。每个输出图案OS的至少一部分可以跨过膜基底100与输入图案IS中的相应的输入图案IS叠置。例如，输入线图案IL和输出线图案OL可以在第三方向D3上叠置，第三方向D3与膜基底100的厚度方向对应。另外，输入垫IP和第二芯片垫C2可以与输出线图案OL叠置。
根据发明构思的一些示例实施例的膜上芯片封装件可以包括安装在膜基底结构FP3上的半导体芯片CH。输入图案IS和输出图案OS可以在相同的方向上布置。半导体芯片CH可以安装在第一表面100a上。例如，输出垫OP可以设置在其上安装有半导体芯片CH的第一表面100a上。
根据发明构思的一些示例性实施例的封装模块PM3可以包括连接到膜上芯片封装件的显示装置30和电路板PB。如图3D中所示，电路板PB可以设置在其上安装有半导体芯片CH的第一表面100a上。例如，电路板PB可以覆盖半导体芯片CH的顶表面。
参照图1A、图2A和图3A，输出图案OS可以位于膜基底100的第一表面100a和第二表面100b中的至少一个上。输出图案OS可以包括第一芯片垫部C1和输出垫部OP。输出垫部OP可以电连接到第一芯片垫部C1并且在第一方向D1上与第一芯片垫部C1分隔开。输出垫部OP可以被构造为连接到显示装置。输入图案IS可以位于膜基底100的第一表面100a和第二表面100b中的至少一个上。输入图案IS可以包括第二芯片垫部C2和输入垫部IP。输入垫部IP电连接到第二芯片垫部C2并且在第一方向D1上与第二芯片垫部C2分隔开。输出图案OS可以相对于膜基底100与输入图案IS竖直地(例如，在竖直方向上)叠置。第一芯片垫部C1和第二芯片垫部C2可以被构造为连接到驱动器IC芯片，驱动器IC芯片被构造为驱动用于电子设备的显示装置。
图4A示出了示出根据发明构思的示例实施例的膜上芯片封装件的第一边缘S1的剖视图。图4B示出了示出包括图4A的第三导电图案L3的膜基底结构的平面图。为了简洁起见，可以省略重复组件的描述。
在一些示例实施例中，可以设置多层结构，所述多层结构包括设置在膜基底100上和膜基底100中的多个导电图案。例如，如图4A和图4B中所示，第三导电图案L3可以设置在第一导电图案L1与第二导电图案L2之间。根据发明构思的一些示例实施例，第三导电图案L3可以既不构成输出图案OS也不构成输入图案IS，而是用作减少或防止输出图案OS与输入图案IS之间的信号干扰的屏蔽层。例如，第三导电图案L3可以设置在位于第一导电图案L1与第二导电图案L2之间的叠置区域OLR上。虽然图4B示出了第三导电图案L3不与输出垫区域OR叠置，但是第三导电图案L3可以朝向第二边缘S2延伸以覆盖输出垫区域OR。此外，虽然图4B示出了第三导电图案L3不覆盖芯片安装区域DR，但是第三导电图案L3可以覆盖芯片安装区域DR的至少一部分。例如，第三导电图案L3可以覆盖第一芯片垫区域CR1。
图5示出了示出根据发明构思的示例实施例的包括膜上芯片封装件的封装模块PM4的剖视图。虽然图5中示出的膜基底结构FP4示出了构成输出图案OS和输入图案IS的单层导电图案，但是示例实施例不限于此。根据一些示例实施例，膜基底结构FP4可以包括两个或更多个导电图案。
参照图5，膜基底结构FP4的第一边缘S1可以弯曲，使得安装在膜基底100上的电路板PB在第三方向D3上与半导体芯片CH分隔开且膜基底100夹在电路板PB与半导体芯片CH之间。因此，包括封装模块PM4的电子设备可以具有扩展的外模块区域A1。
图6示出了示出根据发明构思的示例实施例的膜基底结构的第一表面的平面图。
参照图6，设置有旁路图案BPP的旁路区域BR可以设置在膜基底100上。旁路图案BPP可以包括位于输出垫区域OR的至少一侧上的第一旁路垫BP1和位于输入垫区域IR的至少一侧上的第二旁路垫BP2。第一旁路垫BP1可以沿输出垫OP的布置方向设置。第二旁路垫BP2可以沿输入垫(见图1C的IP)的布置方向设置。
可以设置旁路线BL，以将第一旁路垫BP1连接到第二旁路垫BP2。如图6中所示，当第一旁路垫BP1和第二旁路垫BP2设置在彼此不同的表面上时，旁路线BL可以包括穿透膜基底100以将第一旁路垫BP1连接到第二旁路垫BP2的过孔。
第一旁路垫BP1和第二旁路垫BP2可以与芯片安装区域DR(例如，与第一芯片垫C1)在第一方向D1上分隔开。在这样的构造中，旁路图案BPP和芯片安装区域DR在水平方向上(例如，在第二方向D2上)可以不叠置。旁路图案BPP可以是用于在不经由半导体芯片CH的情况下将显示装置(见图1D的显示装置30)和电路板(见图1D的电路板PB)彼此连接的配线。因此，旁路图案BPP可以用减小的电阻在显示装置与电路板之间传送信号。根据发明构思的一些示例实施例，旁路图案BPP可以受限制地设置在芯片安装区域DR与第二边缘S2之间。
图7示出了示出根据发明构思的示例实施例的膜上芯片封装件CP1的剖视图。为了简洁，将省略重复组件的描述。
参照图7，膜上芯片封装件CP1可以包括膜基底100。膜上芯片封装件CP1可以包括安装在包括膜基底100的膜基底结构上的半导体芯片CH。
第一导电图案L1、第二导电图案L2和第三导电图案L3以及过孔V1、V3和V4可以构成第一输出图案OS1和第二输出图案OS2以及输入图案IS。第三导电图案L3可以设置在第一导电图案L1与第二导电图案L2之间。
例如，第一输出图案OS1可以包括第一输出垫OP1、第一输出线图案OL1和第一芯片垫C1。第二输出图案OS2可以包括第二输出垫OP2、第二输出线图案OL2、第三芯片垫C3以及过孔V3和V4。第一输出图案OS1和第二输出图案OS2可以分别连接到半导体芯片CH的第一端子和第二端子。例如，半导体芯片CH的第一端子可以以单行布置，半导体芯片CH的第二端子可以沿第一端子以单行布置。
输入图案IS可以包括输入垫IP、输入线图案IL、第一连接垫M1、第一过孔V1和第二芯片垫C2。根据发明构思的一些示例实施例的封装模块可以包括连接到膜上芯片封装件CP1的显示装置(图7中未示出)和电路板(图7中未示出)。
图8示出了示出根据发明构思的示例实施例的膜上芯片封装件CP2的剖视图。为了简洁，将省略重复组件的描述。
参照图8，膜上芯片封装件CP2可以包括膜基底100。膜上芯片封装件CP2可以包括安装在膜基底100上的半导体芯片CH。
第一导电图案L1、第二导电图案L2和第三导电图案L3以及过孔V1、V2、V3和V4可以构成输出图案OS和输入图案IS。例如，第一输出图案OS1可以包括第一输出垫OP1、第一输出线图案OL1、第二过孔V2和第一芯片垫C1。第二输出图案OS2可以包括第二输出垫OP2、第二输出线图案OL2、第三芯片垫C3以及过孔V3和V4。第一输出图案OS1和第二输出图案OS2可以分别连接到半导体芯片CH的第一端子和第二端子。
根据发明构思的一些示例实施例，膜基底结构可以安装在电子设备(例如，蜂窝电话、膝上型计算机或平板电脑)上以形成封装模块，使得膜基底的至少一个端部弯曲，从而当在平面图中观看时占据较小的占用面积。此外，可以增大由封装模块限定并用于容纳用于驱动电子设备的其它组件的外模块区域的尺寸，从而实现紧凑的封装模块。
发明构思的该详细描述不应被解释为局限于这里阐述的示例实施例，并且意图的是，在不脱离发明构思的精神和范围的情况下，发明构思覆盖公开的示例实施例的各种组合、修改和变化。权利要求应被解释为包括其它示例实施例。

Claims (25)

1.一种用于显示装置的膜基底结构，所述膜基底结构包括：
膜基底，包括第一表面和与第一表面相对的第二表面；
输出图案，位于膜基底的第一表面和第二表面中的至少一个上，输出图案包括第一芯片垫部和输出垫部，输出垫部电连接到第一芯片垫部并且在第一方向上与第一芯片垫部分隔开，输出垫部被构造为连接到显示装置；以及
输入图案，位于膜基底的第一表面和第二表面中的至少一个上，输入图案包括第二芯片垫部和输入垫部，输入垫部电连接到第二芯片垫部并且在第一方向上与第二芯片垫部分隔开，输出图案相对于膜基底与输入图案竖直地叠置，第一芯片垫部和第二芯片垫部被构造为连接到驱动器集成电路芯片，
其中，输入垫部在第一方向上水平地设置在输出垫部与第一芯片垫部和第二芯片垫部之间。
2.根据权利要求1所述的膜基底结构，其中，
膜基底包括第一边缘和在第一方向上与第一边缘相对的第二边缘，并且
第一芯片垫部和第二芯片垫部与第一边缘相邻。
3.根据权利要求2所述的膜基底结构，其中，
输出垫部与膜基底的第二边缘相邻，并且
输入垫部水平地位于输出垫部与第二芯片垫部之间。
4.根据权利要求3所述的膜基底结构，其中，
输出垫部位于膜基底的第一表面上，并且
输入垫部位于膜基底的第二表面上。
5.根据权利要求4所述的膜基底结构，其中，第一芯片垫部和第二芯片垫部位于膜基底的第一表面上。
6.根据权利要求5所述的膜基底结构，其中，输入图案还包括穿透膜基底的过孔部和位于膜基底的第二表面上的输入线部，过孔部和输入线部将位于膜基底的第二表面上的输入垫部电连接到位于膜基底的第一表面上的第二芯片垫部。
7.根据权利要求4所述的膜基底结构，其中，第一芯片垫部和第二芯片垫部位于膜基底的第二表面上。
8.根据权利要求7所述的膜基底结构，其中，输出图案还包括穿透膜基底的过孔部和位于膜基底的第一表面上的输出线部，过孔部和输出线部将位于膜基底的第一表面上的输出垫部电连接到位于膜基底的第二表面上的第一芯片垫部。
9.根据权利要求3所述的膜基底结构，其中，
输出图案的输出垫部和第一芯片垫部以及输入图案的输入垫部和第二芯片垫部位于膜基底的第一表面上，并且
输出图案还包括穿透膜基底的第一过孔部、位于膜基底的第二表面上的输出线部以及穿透膜基底的第二过孔部，第一过孔部将输出线部的第一边缘区域连接到输出垫部，第二过孔部将输出线部的第二边缘区域连接到第一芯片垫部，输出线部的第二边缘区域与输出线部的第一边缘区域相对。
10.根据权利要求1所述的膜基底结构，其中，
输出图案还包括位于膜基底的第一表面和第二表面中的一个上的输出线部，输出线部将输出垫部电连接到第一芯片垫部，
输入图案还包括位于膜基底的第一表面和第二表面中的另一个上的输入线部，输入线部将输入垫部电连接到第二芯片垫部，并且
输出线部相对于膜基底与输入线部竖直地叠置。
11.根据权利要求1所述的膜基底结构，其中，膜基底还包括绝缘层以及屏蔽层，屏蔽层嵌入绝缘层中并被构造为防止输出图案与输入图案之间的信号干扰。
12.根据权利要求1所述的膜基底结构，所述膜基底结构还包括：
旁路图案，位于膜基底上，旁路图案包括位于输出垫部的一侧处的第一旁路垫部、位于输入垫部的一侧处的第二旁路垫部和将第一旁路垫部电连接到第二旁路垫部的旁路线部。
13.一种用于显示装置的膜上芯片封装件，所述膜上芯片封装件包括：
载体膜基底，包括：
膜基底，包括第一表面和与第一表面相对的第二表面，
输出图案，位于膜基底的第一表面和第二表面中的至少一个上，输出图案包括第一芯片垫部和输出垫部，输出垫部电连接到第一芯片垫部并且在第一方向上与第一芯片垫部分隔开，输出垫部被构造为连接到显示装置，以及
输入图案，位于膜基底的第一表面和第二表面中的至少一个上，输入图案包括第二芯片垫部和输入垫部，输入垫部电连接到第二芯片垫部并且在第一方向上与第二芯片垫部分隔开，输出图案相对于膜基底与输入图案竖直地叠置；以及
驱动器集成电路芯片，电连接到第一芯片垫部和第二芯片垫部，
其中，输入垫部在第一方向上水平地设置在输出垫部与第一芯片垫部和第二芯片垫部之间。
14.根据权利要求13所述的膜上芯片封装件，其中，
膜基底包括第一边缘和在第一方向上与第一边缘相对的第二边缘，
驱动器集成电路芯片与膜基底的第一边缘相邻，并且
输出垫部和输入垫部水平地位于驱动器集成电路芯片与膜基底的第二边缘之间。
15.根据权利要求13所述的膜上芯片封装件，其中，驱动器集成电路芯片与输出垫部之间的距离大于驱动器集成电路芯片与输入垫部之间的距离。
16.根据权利要求13所述的膜上芯片封装件，其中，
输出垫部位于膜基底的第一表面上，并且
输入垫部位于膜基底的第二表面上。
17.根据权利要求13所述的膜上芯片封装件，其中，输出垫部和输入垫部位于膜基底的第一表面上。
18.根据权利要求13所述的膜上芯片封装件，其中，
输出图案还包括位于膜基底的第一表面和第二表面中的一个上的输出线部，输出线部将输出垫部电连接到第一芯片垫部，
输入图案还包括位于膜基底的第一表面和第二表面中的另一个上的输入线部，输入线部将输入垫部电连接到第二芯片垫部，并且
输出线部相对于膜基底与输入线部竖直地叠置。
19.根据权利要求13所述的膜上芯片封装件，其中，膜基底还包括绝缘层以及屏蔽层，屏蔽层嵌入绝缘层中并被构造为防止输出图案与输入图案之间的信号干扰。
20.一种封装模块，所述封装模块包括：
载体膜基底，包括：
膜基底，具有C形形状并包括内表面和与内表面相对的外表面，
输出图案，位于膜基底的内表面和外表面中的至少一个上，输出图案包括第一芯片垫部和输出垫部，输出垫部电连接到第一芯片垫部并且在第一方向上与第一芯片垫部分隔开，以及
输入图案，位于膜基底的内表面和外表面中的至少一个上，输入图案包括第二芯片垫部和输入垫部，输入垫部电连接到第二芯片垫部并且在第一方向上与第二芯片垫部分隔开；
面板基底，电连接到输出图案的输出垫部；
显示面板，安装在面板基底上；以及
驱动器集成电路芯片，电连接到第一芯片垫部和第二芯片垫部，
其中，输入垫部在第一方向上水平地设置在输出垫部与第一芯片垫部和第二芯片垫部之间。
21.根据权利要求20所述的封装模块，其中，输出垫部、第一芯片垫部和第二芯片垫部位于膜基底的内表面上，使得面板基底和驱动器集成电路芯片彼此竖直地面对。
22.根据权利要求21所述的封装模块，所述封装模块还包括：
电路板，电连接到位于膜基底的外表面上的输入图案的输入垫部。
23.根据权利要求20所述的封装模块，其中，输出垫部位于膜基底的内表面上并且与膜基底的第一边缘相邻，第一芯片垫部和第二芯片垫部位于膜基底的外表面上并且与膜基底的第二边缘相邻，膜基底的第二边缘与膜基底的第一边缘相对，面板基底与驱动器集成电路芯片竖直地叠置。
24.根据权利要求23所述的封装模块，所述封装模块还包括：
电路板，电连接到位于膜基底的外表面上的输入图案的输入垫部。
25.根据权利要求24所述的封装模块，其中，电路板包括驱动器集成电路芯片容纳到其中的凹入区域。
CN201910159798.7A 2018-03-16 2019-03-04 膜基底结构、膜上芯片封装件和封装模块 Active CN110277377B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020180030833A KR102491107B1 (ko) 2018-03-16 2018-03-16 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
KR10-2018-0030833 2018-03-16
US16/138,324 2018-09-21
US16/138,324 US10840175B2 (en) 2018-03-16 2018-09-21 Film package, chip-on-film package, and package module

Publications (2)

Publication Number Publication Date
CN110277377A CN110277377A (zh) 2019-09-24
CN110277377B true CN110277377B (zh) 2024-03-08

Family

ID=67904573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910159798.7A Active CN110277377B (zh) 2018-03-16 2019-03-04 膜基底结构、膜上芯片封装件和封装模块

Country Status (4)

Country Link
US (1) US10840175B2 (zh)
KR (1) KR102491107B1 (zh)
CN (1) CN110277377B (zh)
TW (1) TWI773855B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013185A (ko) * 2018-07-26 2020-02-06 매그나칩 반도체 유한회사 반도체 패키지 제조 방법
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
KR102704222B1 (ko) * 2019-10-04 2024-09-10 삼성전자주식회사 필름 패키지 및 패키지 모듈의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826298A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块
CN107546188A (zh) * 2016-06-23 2018-01-05 三星显示有限公司 柔性显示装置
CN107645824A (zh) * 2016-07-22 2018-01-30 Lg伊诺特有限公司 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906374B2 (en) 2008-02-18 2011-03-15 Himax Technologies Limited COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR20110082643A (ko) * 2010-01-12 2011-07-20 삼성전자주식회사 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
KR101838736B1 (ko) * 2011-12-20 2018-03-15 삼성전자 주식회사 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
KR101942918B1 (ko) 2012-05-03 2019-01-28 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR101383085B1 (ko) 2012-06-25 2014-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102017158B1 (ko) 2013-03-04 2019-09-02 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR102144378B1 (ko) 2013-08-27 2020-08-13 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102258746B1 (ko) 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
KR102339969B1 (ko) 2014-10-10 2021-12-16 엘지디스플레이 주식회사 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
KR102243669B1 (ko) * 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
JP6448391B2 (ja) 2015-01-28 2019-01-09 株式会社ジャパンディスプレイ 表示モジュール
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102525875B1 (ko) * 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR102631989B1 (ko) * 2016-10-31 2024-01-31 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102328314B1 (ko) * 2017-09-15 2021-11-17 엘지디스플레이 주식회사 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826298A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块
CN107546188A (zh) * 2016-06-23 2018-01-05 三星显示有限公司 柔性显示装置
CN107645824A (zh) * 2016-07-22 2018-01-30 Lg伊诺特有限公司 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备

Also Published As

Publication number Publication date
KR102491107B1 (ko) 2023-01-20
TW201939692A (zh) 2019-10-01
CN110277377A (zh) 2019-09-24
TWI773855B (zh) 2022-08-11
US20190287888A1 (en) 2019-09-19
KR20190109015A (ko) 2019-09-25
US10840175B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
US10555417B2 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
US20180374833A1 (en) LOWER IC PACKAGE STRUCTURE FOR COUPLING WITH AN UPPER IC PACKAGE TO FORM A PACKAGE-ON-PACKAGE (PoP) ASSEMBLY AND PoP ASSEMBLY INCLUDING SUCH A LOWER IC PACKAGE STRUCTURE
US7599193B2 (en) Tape circuit substrate with reduced size of base film
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
KR102375126B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN110277377B (zh) 膜基底结构、膜上芯片封装件和封装模块
US10903127B2 (en) Film for a package substrate
KR101695846B1 (ko) 적층형 반도체 패키지
US9119320B2 (en) System in package assembly
JP2003133518A (ja) 半導体モジュール
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20130089473A (ko) 반도체 패키지
KR20140071561A (ko) 회로 기판과 이를 구비하는 반도체 패키지
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
KR20230111246A (ko) 패키징 모듈 및 전자 디바이스
CN1505459A (zh) 电路装置
KR102374299B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR100658648B1 (ko) 칩 패키지
KR102400533B1 (ko) 전자 소자 모듈 및 이의 제조방법
CN221783207U (zh) 一种芯片封装结构及电子设备
US20240014221A1 (en) Semiconductor package and package module including the same
US20230369265A1 (en) Film package and package module including the same
CN117393534A (zh) 一种芯片封装结构及电子设备
KR20230168752A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230082920A (ko) 필름 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant