TWI773855B - 薄膜基板結構、覆晶薄膜封裝以及封裝模組 - Google Patents

薄膜基板結構、覆晶薄膜封裝以及封裝模組 Download PDF

Info

Publication number
TWI773855B
TWI773855B TW107144424A TW107144424A TWI773855B TW I773855 B TWI773855 B TW I773855B TW 107144424 A TW107144424 A TW 107144424A TW 107144424 A TW107144424 A TW 107144424A TW I773855 B TWI773855 B TW I773855B
Authority
TW
Taiwan
Prior art keywords
pad portion
film substrate
thin film
output
input
Prior art date
Application number
TW107144424A
Other languages
English (en)
Other versions
TW201939692A (zh
Inventor
丘貞恩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201939692A publication Critical patent/TW201939692A/zh
Application granted granted Critical
Publication of TWI773855B publication Critical patent/TWI773855B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭露薄膜基板結構、覆晶薄膜封裝以及封裝模組。 可提供薄膜基板結構，所述薄膜基板結構包括：薄膜基板，具有彼此面對的第一表面與第二表面；多個輸出圖案，位於薄膜基板上且各自包括第一晶片接墊及輸出接墊，輸出接墊電性連接至第一晶片接墊且在第一方向上與第一晶片接墊間隔開；以及多個輸入圖案，位於薄膜基板上且各自包括第二晶片接墊及輸入接墊，第二晶片接墊相鄰於與其對應的第一晶片接墊，輸入接墊電性連接至第二晶片接墊且在第一方向上與第二晶片接墊間隔開。輸出圖案的至少一部分跨越薄膜基板與輸入圖案交疊。

Description

薄膜基板結構、覆晶薄膜封裝以及封裝模組
本發明概念是有關於半導體封裝，且更具體而言是有關於薄膜基板結構、覆晶薄膜封裝以及使用所述薄膜基板結構及所述覆晶薄膜封裝的封裝模組。
[相關申請案的交叉參考]
本美國非臨時申請案基於35 U.S.C § 119主張於2018年3月16日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0030833號的優先權，所述韓國專利申請案的全部內容併入本案供參考。
已開發出覆晶薄膜(chip-on-film，COF)封裝技術以使用可撓性薄膜基板，以便應對趨向於更小、更薄及更輕的電子產品的最新趨勢。根據COF封裝技術，半導體晶片可直接倒裝晶片(flip-chip)結合至薄膜基板且經由短的引線耦合至外部電路。COF封裝可應用於便攜式終端裝置，例如行動電話(cellular phone)及個人數位助理(personal digital assistant，PDA)、膝上型電腦或 顯示面板。
根據本發明概念的示例性實施例，一種用於顯示裝置的薄膜基板結構可包括：薄膜基板，包括第一表面及與所述第一表面相對的第二表面；輸出圖案，位於所述薄膜基板的所述第一表面及所述第二表面的至少一者上，所述輸出圖案包括第一晶片接墊部分及輸出接墊部分，所述輸出接墊部分電性連接至所述第一晶片接墊部分且在第一方向上與所述第一晶片接墊部分間隔開，所述輸出接墊部分被配置成連接至所述顯示裝置；以及輸入圖案，位於所述薄膜基板的所述第一表面及所述第二表面的至少一者上，所述輸入圖案包括第二晶片接墊部分及輸入接墊部分，所述輸入接墊部分電性連接至所述第二晶片接墊部分且在所述第一方向上與所述第二晶片接墊部分間隔開，所述輸出圖案相對於所述薄膜基板而言垂直地交疊所述輸入圖案，所述第一晶片接墊部分及所述第二晶片接墊部分被配置成連接至驅動積體電路晶片。
根據本發明概念的示例性實施例，一種用於顯示裝置的覆晶薄膜封裝可包括載體薄膜基板以及驅動積體電路晶片，所述載體薄膜基板包括：薄膜基板，包括第一表面及與所述第一表面相對的第二表面；輸出圖案，位於所述薄膜基板的所述第一表面及所述第二表面的至少一者上，所述輸出圖案包括第一晶片接墊部分及輸出接墊部分，所述輸出接墊部分電性連接至所述第一晶 片接墊部分且在第一方向上與所述第一晶片接墊部分間隔開，所述輸出接墊部分被配置成連接至所述顯示裝置；以及輸入圖案，位於所述薄膜基板的所述第一表面及所述第二表面的至少一者上，所述輸入圖案包括第二晶片接墊部分及輸入接墊部分，所述輸入接墊部分電性連接至所述第二晶片接墊部分且在所述第一方向上與所述第二晶片接墊部分間隔開，所述輸出圖案相對於所述薄膜基板而言垂直地交疊所述輸入圖案，所述驅動積體電路晶片電性連接至所述第一晶片接墊部分及所述第二晶片接墊部分。
根據本發明概念的示例性實施例，一種封裝模組可包括載體薄膜基板、面板基板、顯示裝置以及驅動積體電路晶片，所述載體薄膜基板包括：薄膜基板，在所述薄膜基板的至少一端具有C形狀，所述薄膜基板包括內表面及與所述內表面相對的外表面；輸出圖案，位於所述薄膜基板的所述內表面及所述外表面的至少一者上，所述輸出圖案包括第一晶片接墊部分及輸出接墊部分，所述輸出接墊部分電性連接至所述第一晶片接墊部分且在第一方向上與所述第一晶片接墊部分間隔開；以及輸入圖案，位於所述薄膜基板的所述內表面及所述外表面的至少一者上，所述輸入圖案包括第二晶片接墊部分及輸入接墊部分，所述輸入接墊部分電性連接至所述第二晶片接墊部分且在所述第一方向上與所述第二晶片接墊部分間隔開，所述面板基板電性連接至所述輸出圖案的所述輸出接墊部分，所述顯示裝置安裝於所述面板基板上，所述驅動積體電路晶片電性連接至所述第一晶片接墊部分及所述 第二晶片接墊部分。
30:顯示裝置
30a、PBa:接墊
30S:面板基板
100:薄膜基板
100a:第一表面
100b:第二表面
115:屏蔽層
250:連接端子
410:第一鈍化層
420:第二鈍化層
A1:外側模組區
A2:黏合保護層
BL:旁通線
BP1:第一旁通接墊
BP2:第二旁通接墊
BPP:旁通圖案
BR:旁通區
C1:第一晶片接墊/第一晶片接墊部分
C2:第二晶片接墊/第二晶片接墊部分
C3:第三晶片接墊
CH:半導體晶片
CP1、CP2:覆晶薄膜封裝
CR1:第一晶片接墊區
CR2:第二晶片接墊區
d1:第一距離
D1:第一方向
d2:第二距離
D2:第二方向
D3:第三方向
DR:晶片安裝區
FP1、FP2、FP3、FP4:薄膜基板結構
IL:輸入線圖案/輸入線部分
IP:輸入接墊/輸入接墊部分
IR:輸入接墊區
IS:輸入圖案
L1:第一導電圖案
L2:第二導電圖案
L3:第三導電圖案
M1:第一連接接墊/第一連接接墊部分
M2:第二連接接墊/第二連接接墊部分
MR1:第一連接接墊區
MR2:第二連接接墊區
OL:輸出線圖案/輸出線部分
OL1:第一輸出線圖案
OL2:第二輸出線圖案
OLR:交疊區
OP:輸出接墊/輸出接墊部分
OP1:第一輸出接墊
OP2:第二輸出接墊
OR:輸出接墊區
OS:輸出圖案
OS1:第一輸出圖案
OS2:第二輸出圖案
PB:電路板
PM1、PM2、PM3、PM4:封裝模組
S1:第一邊緣
S2:第二邊緣
V1:第一通孔/第一通孔部分/通孔
V2:第二通孔/第二通孔部分/通孔
V3、V4:通孔
圖1A、圖2A及圖3A示出根據本發明概念的一些示例性實施例的薄膜基板結構的剖視圖。
圖1B、圖2B及圖3B分別示出圖1A、圖2A及圖3A所示薄膜基板結構的第一表面的平面圖。
圖1C、圖2C及圖3C分別示出圖1A、圖2A及圖3A所示薄膜基板結構的第二表面的平面圖。
圖1D、圖2D及圖3D分別示出圖1A、圖2A及圖3A所示包括薄膜基板結構的封裝模組的剖視圖。
圖4A示出根據本發明概念的示例性實施例的覆晶薄膜封裝的第一邊緣的剖視圖。
圖4B示出包括圖4A所示第三導電圖案的薄膜基板結構的平面圖。
圖5示出根據本發明概念的示例性實施例的包括覆晶薄膜封裝的封裝模組的剖視圖。
圖6示出根據本發明概念的示例性實施例的薄膜基板結構的第一表面的平面圖。
圖7示出根據本發明概念的示例性實施例的覆晶薄膜封裝的剖視圖。
圖8示出根據本發明概念的示例性實施例的覆晶薄膜封裝的 剖視圖。
圖1A示出根據本發明概念的示例性實施例的薄膜基板結構的剖視圖。圖1B示出圖1A所示薄膜基板結構的第一表面的平面圖。圖1C示出圖1A所示薄膜基板結構的第二表面的平面圖。圖1D示出包括圖1A所示薄膜基板結構的封裝模組的剖視圖。
參照圖1A至圖1D，薄膜基板結構FP1可包括薄膜基板100。薄膜基板100可包含聚合物材料，例如聚醯亞胺或聚酯。薄膜基板100可為可撓性的。薄膜基板100在第一方向D1上可具有相對較小的長度且在與第一方向D1交叉的第二方向D2上可具有相對較大的長度。舉例而言，薄膜基板100可包括第一邊緣S1以及在第一方向D1上與第一邊緣S1間隔開的第二邊緣S2。
薄膜基板100可具有第一表面100a及與第一表面100a相對的第二表面100b。在薄膜基板100上及/或薄膜基板100中可設置有多個導電圖案。舉例而言，在第一表面100a上可設置有一或多個第一導電圖案L1，且在第二表面100b上可設置有一或多個第二導電圖案L2。另外，可設置穿透薄膜基板100的一或多個第一通孔V1。第一導電圖案L1及第二導電圖案L2與第一通孔V1可構成輸出圖案OS及輸入圖案IS。舉例而言，第一導電圖案L1及第二導電圖案L2與第一通孔V1可各自包含金屬，例如銅或鋁。
舉例而言，輸出圖案OS各自可包括輸出接墊OP、輸出線圖案OL及第一晶片接墊C1，輸出接墊OP、輸出線圖案OL及第一晶片接墊C1是第一導電圖案L1的組成部分。換言之，輸出圖案OS的每一者可包括輸出接墊部分OP、第一晶片接墊部分C1以及將輸出接墊部分OP與薄膜基板100的第一表面100a上的第一晶片接墊部分C1電性連接的輸出線部分OL。輸出接墊OP及第一晶片接墊C1可為第一導電圖案L1的未被第一鈍化層410覆蓋的被暴露出的部分。第一鈍化層410可包含例如阻焊劑。為使說明簡潔起見，圖1B及圖1C示出指示以下所論述的輸出線圖案OL及輸入線圖案IL的實線。
設置有輸出接墊OP的區域可被稱為輸出接墊區OR。設置有第一晶片接墊C1的區域可被稱為第一晶片接墊區CR1。輸出接墊OP可沿第二方向D2排列成單列。在一些示例性實施例中，輸出接墊OP可排列成多列。同樣，第一晶片接墊C1可沿第二方向D2排列成單列。
在一些示例性實施例中，以下所論述的輸入接墊IP可設置於與上面設置有輸出接墊OP的表面不同的表面上。舉例而言，輸入圖案IS各自可包括輸入接墊IP、輸入線圖案IL及第一連接接墊M1，輸入接墊IP、輸入線圖案IL及第一連接接墊M1是第二導電圖案L2的組成部分。換言之，輸入圖案IS的每一者可包括輸入接墊部分IP、第一連接接墊部分M1、及將輸入接墊部分IP與薄膜基板100的第一表面100a上的第一連接接墊部分M1電 性連接的輸入線部分IL、位於薄膜基板的第二表面100b上的第二晶片接墊部分C2以及穿透過薄膜基板100且將第一連接接墊部分M1與第二晶片接墊部分C2連接的第一通孔部分。輸入圖案IS可更包括第一通孔V1及第二晶片接墊C2，第一通孔V1及第二晶片接墊C2是第一導電圖案L1的組成部分。第一通孔V1可將第一連接接墊M1連接至第二晶片接墊C2。輸入接墊IP可為第二導電圖案L2的未被第二鈍化層420覆蓋的被暴露出的部分。第二鈍化層420可覆蓋輸入線圖案IL及第一連接接墊M1。設置有輸入接墊IP的區域可被稱為輸入接墊區IR。設置有第二晶片接墊C2的區域可被稱為第二晶片接墊區CR2。設置有第一連接接墊部分M1的區域可被稱為第一連接接墊區MR1。輸入接墊IP可沿第二方向D2排列成單列。在一些示例性實施例中，輸入接墊IP可排列成多列。同樣，第二晶片接墊C2可沿第二方向D2排列成單列。圖1C部分地示出輸入線圖案IL。
在薄膜基板100上可設置有晶片安裝區DR。晶片安裝區DR可為上面設置有圖1D所示半導體晶片CH的區域。晶片安裝區DR可界定於第一表面100a上。舉例而言，晶片安裝區DR可為第一導電圖案L1的未被第一鈍化層410覆蓋的被暴露出的部分。
在晶片安裝區DR上可設置有晶片接墊。舉例而言，晶片接墊可包括第一晶片接墊C1及第二晶片接墊C2。晶片安裝區DR可相鄰於第一邊緣S1。在一些示例性實施例中，第二晶片接墊區 CR2可較第一晶片接墊區CR1而言更靠近第一邊緣S1。
輸出接墊區OR可相鄰於第二邊緣S2。舉例而言，第一表面100a可在其一個端部上設置有輸出接墊區OR且在其相對的端部上設置有晶片安裝區DR。第一表面100a的兩個端部可不被第一鈍化層410覆蓋。
當在平面圖中觀察時，輸入接墊區IR可定位於輸出接墊區OR與晶片安裝區DR之間。晶片安裝區DR與輸出接墊區OR可以第二距離d2間隔開，第二距離d2大於晶片安裝區DR與輸入接墊區IR之間的第一距離d1。舉例而言，輸入接墊區IR可較靠近第二邊緣S2而言更靠近第一邊緣S1。
輸出圖案OS的每一者的至少一部分可跨越薄膜基板100而與輸入圖案IS中對應的一者交疊。舉例而言，輸入線圖案IL與輸出線圖案OL可在第三方向D3上交疊，第三方向D3對應於薄膜基板100的厚度方向。另外，輸入接墊IP可與輸出線圖案OL交疊。第一晶片接墊C1可與輸入線圖案IL交疊。
根據本發明概念的一些示例性實施例的覆晶薄膜封裝可包括安裝於薄膜基板結構FP1上的半導體晶片CH。舉例而言，半導體晶片CH可為驅動裝置，例如顯示驅動積體晶片。舉例而言，半導體晶片CH可設置於第一表面100a上。在晶片安裝區DR上，半導體晶片CH可連接至第一晶片接墊C1及第二晶片接墊C2。舉例而言，半導體晶片CH可經由連接端子250連接至第一晶片接墊C1及第二晶片接墊C2。連接端子250可為例如凸塊或焊球。
輸入圖案IS與輸出圖案OS可於相同的方向上排列。舉例而言，輸入圖案IS可在第一方向D1上延伸，且輸出圖案OS亦可在第一方向D1上延伸。參照圖1D，輸出圖案OS可設置於半導體晶片CH與第二邊緣S2之間，且構成輸入圖案IS及輸出圖案OS的第一導電圖案L1及第二導電圖案L2以及第一通孔V1中沒有一者可設置於半導體晶片CH與第一邊緣S1之間。因此，包括薄膜基板結構FP1且如圖1D所示彎曲的封裝模組PM1在第一方向D1上的長度可減小。圖1D繪示封裝模組在安裝於例如行動裝置(例如，手機、膝上型電腦或平板電腦)中時的形狀。
半導體晶片CH與輸出接墊OP可以較半導體晶片CH與輸入接墊IP大的距離間隔開。舉例而言，輸出接墊OP可設置於上面安裝有半導體晶片CH的第一表面100a上。
根據本發明概念的一些示例性實施例的覆晶薄膜封裝的形成方法可包括在鋸切製程(sawing process)之前將多個半導體晶片CH貼合至薄膜基板結構上以及對薄膜基板結構執行鋸切製程。薄膜基板結構的不經歷鋸切製程的一部分可包括在執行鋸切製程時被轉換成第一導電圖案L1及第二導電圖案L2的導電層。當對薄膜基板結構執行鋸切製程時，可將導電層的至少一部分移除。因此，包括於薄膜基板結構中的導電層可被轉換成第一導電圖案L1及第二導電圖案L2。
根據本發明概念的一些示例性實施例的封裝模組PM1可包括連接至覆晶薄膜封裝的顯示裝置30及電路板PB。顯示裝置 30可包括面板基板30S以及設置於面板基板30S上且電性連接至面板基板30S的顯示面板。電路板PB可包括可撓性印刷電路板(flexible printed circuit board，FPCB)。
顯示裝置30可經由輸出圖案OS連接至半導體晶片CH。輸出接墊OP可連接至顯示裝置30的接墊30a。在一些示例性實施例中，第一連接構件(未示出)可設置於輸出接墊OP與顯示裝置30的接墊30a之間。第一連接構件可包括黏合聚合物層以及設置於或分散於黏合聚合物層中的導電顆粒。
電路板PB可經由輸入圖案IS連接至半導體晶片CH。輸入接墊IP可連接至電路板PB的接墊PBa。在一些示例性實施例中，第二連接構件(未示出)可設置於輸入接墊IP與電路板PB的接墊PBa之間。第二連接構件可包括黏合聚合物層以及設置於或分散於黏合聚合物層中的導電顆粒。
如圖1D所示，薄膜基板結構FP1可具有朝顯示裝置30可逆地彎曲且面對位於其下方的顯示裝置30的面板基板30S的一端。舉例而言，當封裝模組PM1安裝於電子設備中時，薄膜基板結構FP1的一端可在顯示裝置30下方彎曲。黏合保護層A2可設置於半導體晶片CH與面板基板30S之間，以保護半導體晶片CH1不受外部影響。舉例而言，黏合保護層A2可包含彈性材料，例如橡膠或海綿。
薄膜基板結構FP1的第一邊緣S1與面板基板30S的底表面可界定外側模組區A1。包括封裝模組PM1的電子設備的其他元 件可設置於外側模組區A1上。舉例而言，用於驅動電子設備的電池可設置於外側模組區A1中。根據本發明概念的一些示例性實施例，薄膜基板結構的彎曲形狀可使平面中薄膜基板結構FP1的佔用區域的尺寸減小，進而使外側模組區A1的尺寸增大。因此，電子設備可容納有較高容量電池或增加的電池數量。
圖2A示出根據本發明概念的示例性實施例的薄膜基板結構的剖視圖。圖2B示出圖2A所示薄膜基板結構的第一表面的平面圖。圖2C示出圖2A所示薄膜基板結構的第二表面的平面圖。圖2D示出包括圖2A所示薄膜基板結構的封裝模組的剖視圖。為簡潔起見將不再對重複的元件予以贅述。
參照圖2A至圖2D，薄膜基板結構FP2可包括薄膜基板100。在第一表面100a上可設置有一或多個第一導電圖案L1，且在第二表面100b上可設置有一或多個第二導電圖案L2。第一導電圖案L1及第二導電圖案L2與第一通孔V1可構成輸出圖案OS及輸入圖案IS。舉例而言，輸出圖案OS各自可包括輸出接墊OP、輸出線圖案OL、第一連接接墊M1、第一通孔V1及第一晶片接墊C1，輸出接墊OP、輸出線圖案OL、第一連接接墊M1、第一通孔V1及第一晶片接墊C1是第一導電圖案L1的組成部分。換言之，輸出圖案OS的每一者可包括輸出接墊部分OP、第一連接接墊部分M1、及將輸出接墊部分OP與薄膜基板100的第一表面100a上的第一連接接墊部分M1電性連接的輸出線部分OL、位於薄膜基板的第二表面100b上的第一晶片接墊部分C1以及穿透薄膜基 板100且將第一連接接墊部分M1與第一晶片接墊部分C1連接的第一通孔部分V1。輸出線圖案OL及第一連接接墊M1可被第一鈍化層410覆蓋。
在特定實施例中，輸入接墊IP可設置於與上面設置有輸出接墊OP的表面不同的表面上。舉例而言，輸入圖案IS各自可包括輸入接墊IP、輸入線圖案IL及第二晶片接墊C2，輸入接墊IP、輸入線圖案IL及第二晶片接墊C2是第二導電圖案L2的組成部分。換言之，輸入圖案IS的每一者可包括輸入接墊部分IP、第二晶片接墊C2以及將輸入接墊部分IP與第二晶片接墊部分C2電性連接的輸入線部分IL。輸入線圖案IL可被第二鈍化層420覆蓋。
晶片安裝區DR可界定於第二表面100b上。舉例而言，晶片安裝區DR可為第二導電圖案L2的未被第二鈍化層420覆蓋的被暴露出的部分。
晶片安裝區DR可相鄰於第一邊緣S1。在一些示例性實施例中，第一晶片接墊區CR1可較第二晶片接墊區CR2更靠近第一邊緣S1。輸出接墊區OR可相鄰於第二邊緣S2。輸入接墊區IR可定位於輸出接墊區OR與晶片安裝區DR之間。
輸出圖案OS的每一者的至少一部分可跨越薄膜基板100而與輸入圖案IS中對應的一者交疊。舉例而言，輸入線圖案IL與輸出線圖案OL可在第三方向D3上交疊，第三方向D3對應於薄膜基板100的厚度方向。另外，輸入接墊IP及第二晶片接墊C2可與輸出線圖案OL交疊。
根據本發明概念的一些示例性實施例的覆晶薄膜封裝可包括安裝於薄膜基板結構FP2上的半導體晶片CH。輸入圖案IS與輸出圖案OS可於相同的方向上排列。半導體晶片CH可安裝於第二表面100b上。舉例而言，輸出接墊OP可設置於與上面安裝有半導體晶片CH的第二表面100b相對的第一表面100a上。
根據本發明概念的一些示例性實施例的封裝模組PM2可包括連接至覆晶薄膜封裝的顯示裝置30及電路板PB。如圖2D所示，電路板PB可設置於上面安裝有半導體晶片CH的第二表面100b上。電路板PB可較半導體晶片CH厚。電路板PB可覆蓋半導體晶片CH的頂表面。電路板PB可包括被配置成接收或容納半導體晶片CH的至少上部部分的凹陷區，且因此半導體晶片CH的至少上部部分可插入至凹陷區中。舉例而言，電路板PB可延伸超出第一邊緣S1。屏蔽層115可設置於電路板PB與半導體晶片CH之間，以減弱或防止電路板PB與半導體晶片CH之間的訊號干擾。舉例而言，屏蔽層115可為或可包括電磁干擾(Electro-magnetic Interference，EMI)膠帶或聚醯亞胺(Polyimide，PI)膠帶。
圖3A示出根據本發明概念的示例性實施例的薄膜基板結構的剖視圖。圖3B示出圖3A所示薄膜基板結構的第一表面的平面圖。圖3C示出圖3A所示薄膜基板結構的第二表面的平面圖。圖3D示出包括圖3A所示薄膜基板結構的封裝模組的剖視圖。為簡潔起見將不再對重複的元件予以贅述。
參照圖3A至圖3D，薄膜基板結構FP3可包括薄膜基板 100。薄膜基板結構FP3可更包括第二通孔V2及第二連接接墊M2。第一導電圖案L1及第二導電圖案L2與第一通孔V1及第二通孔V2可構成輸出圖案OS及輸入圖案IS。舉例而言，輸出圖案OS各自可包括輸出接墊OP、第二通孔V2、第二連接接墊M2、輸出線圖案OL、第一連接接墊M1、第一通孔V1及第一晶片接墊C1。第二通孔V2可將輸出接墊OP連接至第二連接接墊M2。第一通孔V1可將第一連接接墊M1連接至第一晶片接墊C1。換言之，輸出圖案OS的每一者可包括輸出接墊部分OP、第一連接接墊部分M1、第二連接接墊部分M2、將第一連接接墊部分M1與第二連接接墊部分M2連接的輸出線部分OL、第一晶片接墊部分C1、穿透過薄膜基板100且將輸出接墊部分OP與第二連接接墊部分M2連接的第二通孔部分V2、穿透過薄膜基板100且與第一連接接墊部分M1及第一晶片接墊部分C1連接的第一通孔部分V1。設置有第二連接接墊部分M2的區域可被稱為第二連接接墊區MR2。
參照圖3A，輸入接墊IP可設置於上面設置有輸出圖案OS的部分中的輸出接墊OP以及第一晶片接墊(或第一晶片接墊部分)C1的第一表面100a上。輸入圖案IS可水平地位於輸出圖案OS的部分中的輸出接墊OP與第一晶片接墊(或第一晶片接墊部分)C1之間。輸入圖案IS可垂直地位於輸出圖案OS的輸出線部分OL的下方。舉例而言，輸入圖案IS可包括輸入接墊IP、輸入線圖案IL及第二晶片接墊C2，輸入接墊IP、輸入線圖案IL及 第二晶片接墊C2是第一導電圖案L1的組成部分。換言之，輸入圖案IS的每一者可包括輸入接墊部分IP、第二晶片接墊部分C2以及將輸入接墊部分IP與第二晶片接墊部分C2電性連接的輸入線部分IL。
晶片安裝區DR可界定於第一表面100a上。舉例而言，晶片安裝區DR可為第一導電圖案L1的未被第一鈍化層410覆蓋的被暴露出的部分。在一些示例性實施例中，第一晶片接墊區CR1可較第二晶片接墊區CR2而言更靠近第一邊緣S1。輸出圖案OS的每一者的至少一部分可跨越薄膜基板100而與輸入圖案IS中對應的一者交疊。舉例而言，輸入線圖案IL與輸出線圖案OL可在第三方向D3上交疊，第三方向D3對應於薄膜基板100的厚度方向。另外，輸入接墊IP及第二晶片接墊C2可與輸出線圖案OL交疊。
根據本發明概念的一些示例性實施例的覆晶薄膜封裝可包括安裝於薄膜基板結構FP3上的半導體晶片CH。輸入圖案IS與輸出圖案OS可於相同的方向上排列。半導體晶片CH可安裝於第一表面100a上。舉例而言，輸出接墊OP可設置於上面安裝有半導體晶片CH的第一表面100a上。
根據本發明概念的一些示例性實施例的封裝模組PM3可包括連接至覆晶薄膜封裝的顯示裝置30及電路板PB。如圖3D所示，電路板PB可設置於上面安裝有半導體晶片CH的第一表面100a上。舉例而言，電路板PB可覆蓋半導體晶片CH的頂表面。
參照圖1A、圖2A及圖3A，輸出圖案OS可位於薄膜基板100的第一表面100a及第二表面100b的至少一者上。輸出圖案OS可包括第一晶片接墊部分C1及輸出接墊部分OP。輸出接墊部分OP可電性連接至第一晶片接墊部分C1且在第一方向D1上與第一晶片接墊部分C1間隔開。輸出接墊部分OP可被配置成連接至顯示裝置。輸入圖案IS可位於薄膜基板100的第一表面100a及第二表面100b的至少一者上。輸入圖案IS可包括第二晶片接墊部分C2及輸入接墊部分IP。輸入接墊部分IP電性連接至第二晶片接墊部分C2且在第一方向D1上與第二晶片接墊部分C2間隔開。輸出圖案OS相對於薄膜基板而言垂直地交疊輸入圖案IS。第一晶片接墊部分C1及第二晶片接墊部分C2可被配置成連接至驅動積體電路晶片，所述驅動積體電路晶片被配置成用於驅動電子設備的顯示裝置。
圖4A示出根據本發明概念的示例性實施例的覆晶薄膜封裝的第一邊緣S1的剖視圖。圖4B示出包括圖4A所示第三導電圖案L3的薄膜基板結構的平面圖。為簡潔起見可不再對重複的元件予以贅述。
在一些示例性實施例中，可提供多層式結構，所述多層式結構包括設置於薄膜基板100上及設置於薄膜基板100中的多個導電圖案。舉例而言，如圖4A及圖4B所示，第三導電圖案L3可設置於第一導電圖案L1與第二導電圖案L2之間。根據本發明概念的一些示例性實施例，第三導電圖案L3可既不構成輸出圖案 OS亦不構成輸入圖案IS，且作為屏蔽層運作，所述屏蔽層減小或防止輸出圖案OS與輸入圖案IS之間的訊號干擾。舉例而言，第三導電圖案L3可設置於第一導電圖案L1與第二導電圖案L2之間的交疊區OLR上。儘管圖4B示出第三導電圖案L3不與輸出接墊區OR交疊，然而第三導電圖案L3可朝第二邊緣S2延伸以覆蓋輸出接墊區OR。另外，儘管圖4B示出第三導電圖案L3不覆蓋晶片安裝區DR，然而第三導電圖案L3可覆蓋晶片安裝區DR的至少一部分。舉例而言，第三導電圖案L3可覆蓋第一晶片接墊區CR1。
圖5示出根據本發明概念的示例性實施例的包括覆晶薄膜封裝的封裝模組PM4的剖視圖。儘管圖5所示的薄膜基板結構FP4示出單層式導電圖案構成輸出圖案OS及輸入圖案IS，然而示例性實施例並非僅限於此。根據一些示例性實施例，薄膜基板結構FP4可包括兩個或更多個導電圖案。
參照圖5，薄膜基板結構FP4的第一邊緣S1可彎曲以使得安裝於薄膜基板100上的電路板PB在第三方向D3上與半導體晶片CH間隔開，其中薄膜基板100夾置於電路板PB與半導體晶片CH之間。因此，包括封裝模組PM4的電子設備可具有擴大的外側模組區A1。
圖6示出根據本發明概念的示例性實施例的薄膜基板結構的第一表面的平面圖。
參照圖6，在薄膜基板100上可設置有其中設置有旁通圖 案BPP的旁通區BR。旁通圖案BPP可包括位於輸出接墊區OR的至少一側上的第一旁通接墊BP1以及位於輸入接墊區IR的至少一側上的第二旁通接墊BP2。第一旁通接墊BP1可沿輸出接墊OP的排列方向設置。第二旁通接墊BP2可沿輸入接墊(參見圖1C所示IP)的排列方向設置。
旁通線BL可被設置成將第一旁通接墊BP1連接至第二旁通接墊BP2。如圖6所示，當第一旁通接墊BP1與第二旁通接墊BP2設置於彼此不同的表面上時，旁通線BL可包括穿透薄膜基板100的通孔以將第一旁通接墊BP1連接至第二旁通接墊BP2。
第一旁通接墊BP1與第二旁通接墊BP2可在第一方向D1上與晶片安裝區DR間隔開(例如，與第一晶片接墊C1間隔開)。在此種配置中，旁通圖案BPP與晶片安裝區DR可不在水平方向上(例如，在第二方向D2上)交疊。旁通圖案BPP可為用於將顯示裝置(參見圖1D所示顯示裝置30)與電路板(參見圖1D所示電路板PB)在不經由半導體晶片CH情況下連接至彼此的線路。因此，旁通圖案BPP可在顯示裝置與電路板之間以減小的電阻傳送訊號。根據本發明概念的一些示例性實施例，旁通圖案BPP可局限地設置於晶片安裝區DR與第二邊緣S2之間。
圖7示出根據本發明概念的示例性實施例的覆晶薄膜封裝CP1的剖視圖。為簡潔起見將不再對重複的元件予以贅述。
參照圖7，覆晶薄膜封裝CP1可包括薄膜基板100。覆晶薄膜封裝CP1可包括安裝於包括薄膜基板100的薄膜基板結構上 的半導體晶片CH。
第一導電圖案L1、第二導電圖案L2及第三導電圖案L3以及通孔V1、通孔V3及通孔V4可構成第一輸出圖案OS1及第二輸出圖案OS2以及輸入圖案IS。第三導電圖案L3可設置於第一導電圖案L1與第二導電圖案L2之間。
舉例而言，第一輸出圖案OS1可包括第一輸出接墊OP1、第一輸出線圖案OL1及第一晶片接墊C1。第二輸出圖案OS2可包括第二輸出接墊OP2、第二輸出線圖案OL2、第三晶片接墊C3以及通孔V3及通孔V4。第一輸出圖案OS1及第二輸出圖案OS2可分別連接至半導體晶片CH的第一端子及第二端子。舉例而言，半導體晶片CH的第一端子可排列為單列，且半導體晶片CH的第二端子可沿第一端子排列為單列。
輸入圖案IS可包括輸入接墊IP、輸入線圖案IL、第一連接接墊M1、第一通孔V1及第二晶片接墊C2。根據本發明概念的一些示例性實施例的封裝模組可包括連接至覆晶薄膜封裝CP1的顯示裝置(圖7中未示出)及電路板(圖7中未示出)。
圖8示出根據本發明概念的示例性實施例的覆晶薄膜封裝CP2的剖視圖。為簡潔起見將不再對重複的元件予以贅述。
參照圖8，覆晶薄膜封裝CP2可包括薄膜基板100。覆晶薄膜封裝CP2可包括安裝於薄膜基板100上的半導體晶片CH。
第一導電圖案L1、第二導電圖案L2及第三導電圖案L3以及通孔V1、通孔V2、通孔V3及通孔V4可構成輸出圖案OS 及輸入圖案IS。舉例而言，第一輸出圖案OS1可包括第一輸出接墊OP1、第一輸出線圖案OL1、第二通孔V2及第一晶片接墊C1。第二輸出圖案OS2可包括第二輸出接墊OP2、第二輸出線圖案OL2、第三晶片接墊C3以及通孔V3及通孔V4。第一輸出圖案OS1及第二輸出圖案OS2可分別連接至半導體晶片CH的第一端子及第二端子。
根據本發明概念的一些示例性實施例，薄膜基板結構可安裝於電子設備(例如，手機、膝上型電腦或平板電腦)上以形成封裝模組來使得薄膜基板的至少一端部分彎曲，藉此在平面圖中觀察時佔據較小的佔用區域。另外，由封裝模組界定的且用以容納用於驅動電子設備的其他元件的外側模組區的尺寸可增大，且藉此達成緊緻的封裝模組。
本發明概念的詳細說明不應被視為僅限於本文所述示例性實施例，且本發明概念旨在涵蓋所揭露示例性實施例的各種組合、修改及變化，而此並不背離本發明概念的精神及範圍。隨附申請專利範圍應被視為包括其他示例性實施例。
100:薄膜基板
100a:第一表面
100b:第二表面
410:第一鈍化層
420:第二鈍化層
C1:第一晶片接墊/第一晶片接墊部分
C2:第二晶片接墊/第二晶片接墊部分
D1:第一方向
D3:第三方向
FP1:薄膜基板結構
IL:輸入線圖案/輸入線部分
IP:輸入接墊/輸入接墊部分
IS:輸入圖案
L1:第一導電圖案
L2:第二導電圖案
M1:第一連接接墊/第一連接接墊部分
OL:輸出線圖案/輸出線部分
OP:輸出接墊/輸出接墊部分
OS:輸出圖案
V1:第一通孔/第一通孔部分/通孔

Claims (24)

  1. 一種用於顯示裝置的薄膜基板結構，包括：薄膜基板，包括第一表面及與所述第一表面相對的第二表面；輸出圖案，在所述薄膜基板的所述第一表面及所述第二表面中的至少一者上，所述輸出圖案包括第一晶片接墊部分及輸出接墊部分，所述輸出接墊部分電性連接至所述第一晶片接墊部分且在第一方向上與所述第一晶片接墊部分間隔開，所述輸出接墊部分被配置成連接至所述顯示裝置且交疊所述顯示裝置；以及輸入圖案，在所述薄膜基板的所述第一表面及所述第二表面中的至少一者上，所述輸入圖案包括第二晶片接墊部分及輸入接墊部分，所述輸入接墊部分電性連接至所述第二晶片接墊部分且在所述第一方向上與所述第二晶片接墊部分間隔開，所述輸出圖案相對於所述薄膜基板而言垂直地交疊所述輸入圖案，所述第一晶片接墊部分及所述第二晶片接墊部分被配置成連接至驅動積體電路晶片，所述輸出接墊部分、所述輸入接墊部分、所述第一晶片接墊部分及所述第二晶片接墊部分沿所述薄膜基板依序設置。
  2. 如申請專利範圍第1項所述的薄膜基板結構，其中所述薄膜基板在所述第一方向上包括第一邊緣及與所述第一邊緣相對的第二邊緣，且所述第一晶片接墊部分及所述第二晶片接墊部分相鄰於所述第一邊緣。
  3. 如申請專利範圍第2項所述的薄膜基板結構，其中 所述輸出接墊部分相鄰於所述薄膜基板的所述第二邊緣，且所述輸入接墊部分水平地在所述輸出接墊部分與所述第二晶片接墊部分之間。
  4. 如申請專利範圍第3項所述的薄膜基板結構，其中所述輸出接墊部分在所述薄膜基板的所述第一表面上，且所述輸入接墊部分在所述薄膜基板的所述第二表面上。
  5. 如申請專利範圍第4項所述的薄膜基板結構，其中所述第一晶片接墊部分及所述第二晶片接墊部分在所述薄膜基板的所述第一表面上。
  6. 如申請專利範圍第5項所述的薄膜基板結構，其中所述輸入圖案更包括穿透所述薄膜基板的導電通孔部分以及在所述薄膜基板的所述第二表面上的輸入線部分，所述導電通孔部分及所述輸入線部分將所述薄膜基板的所述第二表面上的所述輸入接墊部分電性連接至所述薄膜基板的所述第一表面上的所述第二晶片接墊部分。
  7. 如申請專利範圍第4項所述的薄膜基板結構，其中所述第一晶片接墊部分及所述第二晶片接墊部分在所述薄膜基板的所述第二表面上。
  8. 如申請專利範圍第7項所述的薄膜基板結構，其中所述輸出圖案更包括穿透所述薄膜基板的導電通孔部分以及在所述薄膜基板的所述第一表面上的輸出線部分，所述導電通孔部分及所述輸出線部分將所述薄膜基板的所述第一表面上的所述輸出接墊 部分電性連接至所述薄膜基板的所述第二表面上的所述第一晶片接墊部分。
  9. 如申請專利範圍第3項所述的薄膜基板結構，其中所述輸出圖案的所述第一晶片接墊部分和所述輸出接墊部分以及所述輸入圖案的所述第二晶片接墊部分和所述輸入接墊部分在所述薄膜基板的所述第一表面上，且所述輸出圖案更包括穿透所述薄膜基板的第一通孔導電部分、在所述薄膜基板的所述第二表面上的輸出線部分以及穿透所述薄膜基板的第二通孔導電部分，所述第一通孔導電部分將所述輸出線部分的第一邊緣區連接至所述輸出接墊部分，所述第二通孔導電部分將所述輸出線部分的第二邊緣區連接至所述第一晶片接墊部分，所述輸出線部分的所述第二邊緣區與所述輸出線部分的所述第一邊緣區相對。
  10. 如申請專利範圍第1項所述的薄膜基板結構，其中所述輸出圖案更包括在所述薄膜基板的所述第一表面及所述第二表面中的一者上的輸出線部分，所述輸出線部分將所述輸出接墊部分電性連接至所述第一晶片接墊部分，所述輸入圖案更包括在所述薄膜基板的所述第一表面及所述第二表面中的另一者上的輸入線部分，所述輸入線部分將所述輸入接墊部分電性連接至所述第二晶片接墊部分，且所述輸出線部分相對於所述薄膜基板而言垂直地交疊所述輸入線部分。
  11. 如申請專利範圍第1項所述的薄膜基板結構，其中所述薄膜基板更包括絕緣層及導電屏蔽層，所述導電屏蔽層嵌置於所述絕緣層中且被配置成防止所述輸出圖案與所述輸入圖案之間的訊號干擾。
  12. 如申請專利範圍第1項所述的薄膜基板結構，更包括：旁通圖案，在所述薄膜基板上，所述旁通圖案包括在所述輸出接墊部分的一側處的第一旁通接墊部分、在所述輸入接墊部分的一側處的第二旁通接墊部分以及將所述第一旁通接墊部分電性連接至所述第二旁通接墊部分的旁通線部分。
  13. 一種用於顯示裝置的覆晶薄膜封裝，包括：載體薄膜基板，包括：薄膜基板，包括第一表面及與所述第一表面相對的第二表面；輸出圖案，在所述薄膜基板的所述第一表面及所述第二表面中的至少一者上且沿第一方向延伸，所述輸出圖案包括第一晶片接墊部分、在所述第一方向上與所述第一晶片接墊部分間隔開的輸出接墊部分、以及直接連接所述輸出接墊部分至所述第一晶片接墊部分的輸出線部分，所述輸出接墊部分被配置成連接至所述顯示裝置；以及輸入圖案，在所述薄膜基板的所述第一表面及所述第二表面中的至少一者上，所述輸入圖案包括第二晶片接墊部分及輸入接墊部分，所述輸入接墊部分電性連接至所述第二晶片接墊 部分且在所述第一方向上與所述第二晶片接墊部分間隔開，所述輸出圖案相對於所述薄膜基板而言垂直地交疊所述輸入圖案；以及驅動積體電路晶片，電性連接至所述第一晶片接墊部分及所述第二晶片接墊部分。
  14. 如申請專利範圍第13項所述的覆晶薄膜封裝，其中所述薄膜基板在所述第一方向上包括第一邊緣及與所述第一邊緣相對的第二邊緣；所述驅動積體電路晶片相鄰於所述薄膜基板的所述第一邊緣，且所述輸出接墊部分及所述輸入接墊部分水平地在所述驅動積體電路晶片與所述薄膜基板的所述第二邊緣之間。
  15. 如申請專利範圍第13項所述的覆晶薄膜封裝，其中所述驅動積體電路晶片與所述輸出接墊部分之間的距離大於所述驅動積體電路晶片與所述輸入接墊部分之間的距離。
  16. 如申請專利範圍第13項所述的覆晶薄膜封裝，其中所述輸出接墊部分在所述薄膜基板的所述第一表面上，且所述輸入接墊部分在所述薄膜基板的所述第二表面上。
  17. 如申請專利範圍第13項所述的覆晶薄膜封裝，其中所述輸出接墊部分及所述輸入接墊部分在所述薄膜基板的所述第一表面上。
  18. 如申請專利範圍第13項所述的覆晶薄膜封裝，其中 所述輸出圖案更包括在所述薄膜基板的所述第一表面及所述第二表面中的一者上的輸出線部分，所述輸出線部分將所述輸出接墊部分電性連接至所述第一晶片接墊部分，所述輸入圖案更包括在所述薄膜基板的所述第一表面及所述第二表面中的另一者上的輸入線部分，所述輸入線部分將所述輸入接墊部分電性連接至所述第二晶片接墊部分，且所述輸出線部分相對於所述薄膜基板而言垂直地交疊所述輸入線部分。
  19. 如申請專利範圍第13項所述的覆晶薄膜封裝，其中所述薄膜基板更包括絕緣層及導電屏蔽層，所述導電屏蔽層嵌置於所述絕緣層中且被配置成防止所述輸出圖案與所述輸入圖案之間的訊號干擾。
  20. 一種封裝模組，包括：載體薄膜基板，包括：薄膜基板，在所述薄膜基板的至少一端具有C形狀，所述薄膜基板包括內表面及與所述內表面相對的外表面；輸出圖案，在所述薄膜基板的所述內表面及所述外表面中的至少一者上，所述輸出圖案包括第一晶片接墊部分及輸出接墊部分，所述輸出接墊部分電性連接至所述第一晶片接墊部分且在第一方向上與所述第一晶片接墊部分間隔開；以及輸入圖案，在所述薄膜基板的所述內表面及所述外表面中的至少一者上，所述輸入圖案包括第二晶片接墊部分及輸入接 墊部分，所述輸入接墊部分電性連接至所述第二晶片接墊部分且在所述第一方向上與所述第二晶片接墊部分間隔開；面板基板，電性連接至所述輸出圖案的所述輸出接墊部分；顯示裝置，安裝於所述面板基板上；以及驅動積體電路晶片，電性連接至所述第一晶片接墊部分及所述第二晶片接墊部分，其中所述輸出接墊部分以及所述第一晶片接墊部分和所述第二晶片接墊部分在所述薄膜基板的所述內表面上，使得所述面板基板與所述驅動積體電路晶片垂直地彼此面對。
  21. 如申請專利範圍第20項所述的封裝模組，更包括：電路板，電性連接至在所述薄膜基板的所述外表面上的所述輸入圖案的所述輸入接墊部分。
  22. 如申請專利範圍第20項所述的封裝模組，其中所述輸出接墊部分在所述薄膜基板的所述內表面上且相鄰於所述薄膜基板的第一邊緣，所述第一晶片接墊部分及所述第二晶片接墊部分在所述薄膜基板的所述外表面上且相鄰於所述薄膜基板的與所述薄膜基板的所述第一邊緣相對的第二邊緣，且所述面板基板垂直地交疊所述驅動積體電路晶片。
  23. 如申請專利範圍第22項所述的封裝模組，更包括：電路板，電性連接至在所述薄膜基板的所述外表面上的所述輸入圖案的所述輸入接墊部分。
  24. 如申請專利範圍第23項所述的封裝模組，其中所述電 路板包括凹陷區，所述驅動積體電路晶片容置於所述凹陷區中。
TW107144424A 2018-03-16 2018-12-11 薄膜基板結構、覆晶薄膜封裝以及封裝模組 TWI773855B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020180030833A KR102491107B1 (ko) 2018-03-16 2018-03-16 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
KR10-2018-0030833 2018-03-16
US16/138,324 2018-09-21
US16/138,324 US10840175B2 (en) 2018-03-16 2018-09-21 Film package, chip-on-film package, and package module

Publications (2)

Publication Number Publication Date
TW201939692A TW201939692A (zh) 2019-10-01
TWI773855B true TWI773855B (zh) 2022-08-11

Family

ID=67904573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144424A TWI773855B (zh) 2018-03-16 2018-12-11 薄膜基板結構、覆晶薄膜封裝以及封裝模組

Country Status (4)

Country Link
US (1) US10840175B2 (zh)
KR (1) KR102491107B1 (zh)
CN (1) CN110277377B (zh)
TW (1) TWI773855B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013185A (ko) * 2018-07-26 2020-02-06 매그나칩 반도체 유한회사 반도체 패키지 제조 방법
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218053A1 (en) * 2015-01-26 2016-07-28 Samsung Electronics Co., Ltd. Chip-on-film package and display device including the same
TW201801308A (zh) * 2016-06-23 2018-01-01 三星顯示器有限公司 可撓式顯示裝置
US20180027651A1 (en) * 2016-07-22 2018-01-25 Lg Innotek Co., Ltd. Flexible circuit board, cof module and electronic device comprising the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906374B2 (en) 2008-02-18 2011-03-15 Himax Technologies Limited COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR20110082643A (ko) * 2010-01-12 2011-07-20 삼성전자주식회사 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
KR101838736B1 (ko) * 2011-12-20 2018-03-15 삼성전자 주식회사 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
KR101942918B1 (ko) 2012-05-03 2019-01-28 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR101383085B1 (ko) 2012-06-25 2014-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102017158B1 (ko) 2013-03-04 2019-09-02 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR102144378B1 (ko) 2013-08-27 2020-08-13 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102258746B1 (ko) 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
KR102339969B1 (ko) 2014-10-10 2021-12-16 엘지디스플레이 주식회사 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
JP6448391B2 (ja) 2015-01-28 2019-01-09 株式会社ジャパンディスプレイ 表示モジュール
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102525875B1 (ko) * 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR102631989B1 (ko) * 2016-10-31 2024-01-31 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102328314B1 (ko) * 2017-09-15 2021-11-17 엘지디스플레이 주식회사 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218053A1 (en) * 2015-01-26 2016-07-28 Samsung Electronics Co., Ltd. Chip-on-film package and display device including the same
TW201801308A (zh) * 2016-06-23 2018-01-01 三星顯示器有限公司 可撓式顯示裝置
US20180027651A1 (en) * 2016-07-22 2018-01-25 Lg Innotek Co., Ltd. Flexible circuit board, cof module and electronic device comprising the same

Also Published As

Publication number Publication date
KR20190109015A (ko) 2019-09-25
CN110277377A (zh) 2019-09-24
CN110277377B (zh) 2024-03-08
US10840175B2 (en) 2020-11-17
US20190287888A1 (en) 2019-09-19
KR102491107B1 (ko) 2023-01-20
TW201939692A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US10555417B2 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US7599193B2 (en) Tape circuit substrate with reduced size of base film
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
US10304764B2 (en) Film product, film packages and package modules using the same
US10699974B2 (en) Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
JP2003133518A (ja) 半導体モジュール
US9119320B2 (en) System in package assembly
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
US20180049324A1 (en) Semiconductor packages and display devices including the same
TWI773855B (zh) 薄膜基板結構、覆晶薄膜封裝以及封裝模組
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
JPWO2005122257A1 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
KR20140071561A (ko) 회로 기판과 이를 구비하는 반도체 패키지
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
US20230178450A1 (en) Film package
US20240014221A1 (en) Semiconductor package and package module including the same
US20230369265A1 (en) Film package and package module including the same
KR100658648B1 (ko) 칩 패키지
US20240080970A1 (en) Electronic circuit packages
KR102374299B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR20240096075A (ko) 필름 패키지 및 이를 포함하는 디스플레이 모듈