KR20230082920A - 필름 패키지 - Google Patents

필름 패키지 Download PDF

Info

Publication number
KR20230082920A
KR20230082920A KR1020210170883A KR20210170883A KR20230082920A KR 20230082920 A KR20230082920 A KR 20230082920A KR 1020210170883 A KR1020210170883 A KR 1020210170883A KR 20210170883 A KR20210170883 A KR 20210170883A KR 20230082920 A KR20230082920 A KR 20230082920A
Authority
KR
South Korea
Prior art keywords
film
semiconductor chip
conductive film
area
opening
Prior art date
Application number
KR1020210170883A
Other languages
English (en)
Inventor
조성은
정재민
김재춘
류승걸
오경석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210170883A priority Critical patent/KR20230082920A/ko
Priority to US17/892,252 priority patent/US20230178450A1/en
Publication of KR20230082920A publication Critical patent/KR20230082920A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 일 실시예는, 대향하는 제1 면 및 제2 면을 갖고, 상기 제1 면은 상기 제1 면에 평행한 제1 방향으로 이격된 제1 영역 및 제2 영역을 포함하는 필름 기판; 상기 제1 영역으로부터 상기 필름 기판의 제1 측으로 연장된 입력 패턴, 상기 제2 영역으로부터 상기 제1 측의 반대인 상기 필름 기판의 제2 측으로 연장된 출력 패턴, 및 상기 제1 영역으로부터 상기 제2 영역까지 연장된 상호연결 패턴을 각각 포함하는 복수의 배선 패턴들; 상기 제1 영역 상에 실장되고, 상기 입력 패턴 및 상기 상호연결 패턴에 전기적으로 연결된 제1 반도체 칩; 상기 제2 영역 상에 실장되고, 상기 상호연결 패턴 및 상기 출력 패턴에 연결된 제2 반도체 칩; 상기 복수의 배선 패턴들의 적어도 일부를 덮도록 상기 제1 면 상에 배치되고, 상기 제1 영역의 적어도 일부를 노출시키는 제1 개구부, 상기 제2 영역의 적어도 일부를 노출시키는 제2 개구부, 및 상기 제1 측에 인접한 상기 입력 패턴의 적어도 일부를 노출시키는 제3 개구부를 포함하는 보호층; 상기 제1 개구부와 상기 제3 개구부 사이의 상기 보호층 상에 배치되고, 평면 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 전도성 필름; 및 상기 제1 면에 수직한 제3 방향으로 상기 제1 전도성 필름과 중첩되도록 상기 제2 면 상에 배치된 제2 전도성 필름을 포함하는 필름 패키지를 제공한다.

Description

필름 패키지 {FILM PACKAGE}
본 발명은 필름 패키지에 관한 것이다.
최근 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 플렉서블(flexible) 필름 기판을 이용한 칩 온 필름(chip on film; 이하, COF) 패키지 기술이 제안된 바 있다. COF 패키지 기술은 반도체칩이 플립 칩 본딩 방식으로 필름 기판에 실장되고, 배선 라인에 의해 외부 장치에 접속될 수 있다. 이러한, COF 패키지는 셀룰러 폰 및 피디에이와 같은 휴대용 단말 장치, 랩탑 컴퓨터, 또는 디스플레이 장치의 패널에 적용될 수 있다.
본 발명이 해결하고자 하는 과제 중 하나는, 방열 특성이 향상된 필름 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 과제 중 하나는, 제조비용이 저감되고 수율이 향상된 필름 패키지를 제공하는 것이다.
전술한 과제의 해결 수단으로서, 본 발명의 일 실시예는, 대향하는 제1 면 및 제2 면을 갖고, 상기 제1 면은 상기 제1 면에 평행한 제1 방향으로 이격된 제1 영역 및 제2 영역을 포함하는 필름 기판; 상기 제1 영역으로부터 상기 필름 기판의 제1 측으로 연장된 입력 패턴, 상기 제2 영역으로부터 상기 제1 측의 반대인 상기 필름 기판의 제2 측으로 연장된 출력 패턴, 및 상기 제1 영역으로부터 상기 제2 영역까지 연장된 상호연결 패턴을 각각 포함하는 복수의 배선 패턴들; 상기 제1 영역 상에 실장되고, 상기 입력 패턴 및 상기 상호연결 패턴에 전기적으로 연결된 제1 반도체 칩; 상기 제2 영역 상에 실장되고, 상기 상호연결 패턴 및 상기 출력 패턴에 연결된 제2 반도체 칩; 상기 복수의 배선 패턴들의 적어도 일부를 덮도록 상기 제1 면 상에 배치되고, 상기 제1 영역의 적어도 일부를 노출시키는 제1 개구부, 상기 제2 영역의 적어도 일부를 노출시키는 제2 개구부, 및 상기 제1 측에 인접한 상기 입력 패턴의 적어도 일부를 노출시키는 제3 개구부를 포함하는 보호층; 상기 제1 개구부와 상기 제3 개구부 사이의 상기 보호층 상에 배치되고, 평면 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 전도성 필름; 및 상기 제1 면에 수직한 제3 방향으로 상기 제1 전도성 필름과 중첩되도록 상기 제2 면 상에 배치된 제2 전도성 필름을 포함하는 필름 패키지를 제공한다.
또한, 제1 방향으로 대향하는 제1 측 및 제2 측을 갖는 필름 기판; 상기 필름 기판 상에 실장되는 제1 반도체 칩; 상기 필름 기판 상에 실장되고, 상기 제1 방향으로 상기 제1 반도체 칩과 이격된 적어도 하나의 제2 반도체 칩; 상기 제1 반도체 칩과 상기 제1 측 사이의 상기 필름 기판 상에 배치되는 제1 전도성 필름; 및 상기 제1 방향으로 상기 제2 측보다 상기 제1 측에 인접하도록 상기 필름 기판 아래에 배치되어 상기 제1 방향에 수직한 방향으로 상기 제1 전도성 필름의 적어도 일부와 중첩되는 제2 전도성 필름을 포함하는 필름 패키지를 제공한다.
또한, 대향하는 제1 측 및 제2 측을 갖는 필름 기판; 상기 제1 측에 인접하도록 상기 필름 기판 상에 실장되는 제1 반도체 칩; 상기 제2 측에 인접하도록 상기 필름 기판 상에 실장된 제2 반도체 칩; 상기 제1 반도체 칩과 상기 제1 측 사이의 상기 필름 기판 상에 배치되는 제1 전도성 필름; 및 상기 필름 기판 아래에 배치되고, 평면 상에서 상기 제1 반도체 칩과 상기 제1 측의 사이에 위치하고 상기 제1 전도성 필름과 중첩되는 제1 부분, 및 상기 제2 반도체 칩과 상기 제2 측의 사이에 위치하며, 상기 제1 부분의 평면적보다 작은 평면적의 제2 부분을 갖는 제2 전도성 필름을 포함하는 필름 패키지를 제공한다.
본 발명의 실시예들에 따르면, 핫 스팟이 형성되는 제1 반도체 칩에 인접한 제1 및 제2 전도성 필름을 도입함으로써, 방열 특성이 향상된 필름 패키지를 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이고, 도 1b는 도 1a의 필름 패키지의 저면도이고, 도 1c는 도 1a의 I-I' 선에 따른 절단면을 도시하는 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이고, 도 2b는 도 2a의 II-II' 선에 따른 절단면을 도시하는 단면도다.
도 3은 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 5는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 6a는 본 발명의 일 실시예에 따른 필름 패키지를 포함하는 패키지 모듈을 도시하는 사시도이고, 도 6b는 도 6a의 패키지 모듈의 사용 상태를 도시하는 단면도이다.
도 7은 도 1a의 필름 패키지들을 포함하는 베이스 필름의 레이아웃이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1a는 본 발명의 일 실시예에 따른 필름 패키지(100)를 도시하는 평면도이고, 도 1b는 도 1a의 필름 패키지(100)의 저면도이고, 도 1c는 도 1a의 I-I' 선에 따른 절단면을 도시하는 단면도이다.
도 1a 내지 1c를 참조하면, 일 실시예의 필름 패키지(100)는 필름 기판(110), 복수의 배선 패턴들(120), 제1 반도체 칩(131), 제2 반도체 칩(132), 제1 전도성 필름(151), 및 제2 전도성 필름(152)을 포함할 수 있다. 실시예에 따라서, 필름 패키지(100)는 보호층(140)을 더 포함할 수 있다. 본 발명은, 상대적으로 소비 전력이 큰 제1 반도체 칩(131)에 인접하게 제1 전도성 필름(151) 및 제2 전도성 필름(152)을 배치함으로써, 제1 및 제2 전도성 필름들(151, 152)의 면적을 최소화하면서 제조비용을 저감하고 필름 패키지(100)의 방열 특성을 효과적으로 개선할 수 있다. 또한, 반도체 칩들의 실장면에 배치되는 제1 전도성 필름(151)이 제1 및 제2 반도체 칩들(131, 132)을 덮지 않으므로, 공정 난이도를 낮추고 수율을 향상시킬 수 있다.
필름 기판(110)은 대향하는 수직 방향(Z축 방향)으로 대향하는 제1 면(110U) 및 제2 면(110L)과, 수평 방향(Y축 방향)으로 대향하는 제1 측(110S1) 및 제2 측(110S2)을 갖고, 제1 면(110U)은 수평 방향(또는 '제1 방향')(Y축 방향)으로 이격된 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. 제1 면(110U)은 제1 및 제2 반도체 칩들(131, 132)이 실장된 칩 실장면이고, 제2 면(110L)은 그 반대에 위치한 면일 수 있다. 제1 측(110S1) 및 제2 측(110S2)은 제1 및 제2 반도체 칩들(131, 132)이 이격된 방향 또는 복수의 배선 패턴들(120)이 연장된 방향으로 이격된 필름 기판(110)의 측면일 수 있다. 제1 영역(R1) 및 제2 영역(R2)은 각각 제1 및 제2 반도체 칩들(131, 132)이 실장되는 영역일 수 있다. 실시예에 따라서, 제1 영역(R1) 및 제2 영역(R2)은 각각 제1 및 제2 반도체 칩들(131, 132)의 개수에 대응하여 복수의 영역으로 제공될 수 있다.
필름 기판(110)은 열팽창 계수(coefficient of thermal expansion) 및 내구성이 우수한 재질인 폴리이미드(polyimide)를 포함하는 플렉서블(flexible) 필름일 수 있다. 필름 기판(110)의 재질이 이에 한정되는 것은 아니고, 예를 들어, 에폭시계 수지, 아크릴(acrylic), 폴리에테르 니트릴(polyether nitrile), 폴리에테르 술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 등의 합성수지로 형성될 수도 있다.
복수의 배선 패턴들(120)은 각각 제1 영역(R1)으로부터 필름 기판(110)의 제1 측(110S1)으로 연장된 입력 패턴(121), 제2 영역(R2)으로부터 제1 측(110S1)의 반대인 필름 기판(110)의 제2 측(110S2)으로 연장된 출력 패턴(122), 및 제1 영역(R1)으로부터 제2 영역(R2)까지 연장된 상호연결 패턴(123)을 포함할 수 있다. 복수의 배선 패턴들(120)은 예를 들어, 알루미늄 호일(foil) 또는 구리 호일로 형성될 수 있다. 일례로, 복수의 배선 패턴들(120)은 캐스팅(casting), 라미네이팅(laminating), 또는 전기 도금(electroplating)과 같은 공정에 의하여 필름 기판(110) 상에 형성된 금속막을 패터닝함으로써 형성할 수 있다. 실시예에 따라서, 복수의 배선 패턴들(120) 중 적어도 일부는 필름 기판(110)의 제2 면(110L)에 형성되고, 필름 기판(110)을 관통하는 이를 제1 면(110U)에 형성된 배선 패턴들(120)에 연결하는 배선 비아를 더 포함할 수도 있다.
입력 패턴(121)은 일단이 필름 기판(110)의 제1 측(110S1)에 인접하고, 타단이 제1 영역(R1)의 가장자리까지 연장되어, 외부 장치(예를 들어, 인쇄회로기판)와 제1 반도체 칩(131)을 연결할 수 있다. 출력 패턴(122)은 일단이 필름 기판(110)의 제2 측(110S2)에 인접하고, 타단이 제2 영역(R2)의 가장자리까지 연장되어, 외부 장치(예를 들어, 디스플레이 패널)와 제2 반도체 칩(132)을 연결할 수 있다. 상호연결 패턴(123)은 일단이 제1 영역(R1)의 가장자리까지 연장되고, 타단이 타단이 제2 영역(R2)의 가장자리까지 연장되어, 제1 반도체 칩(131)과 제2 반도체 칩(132)을 전기적으로 연결할 수 있다. 실시예에 따라서, 필름 기판(110)의 제1 측(110S1)으로부터 제2 영역(R2)까지 연장되어 외부 장치(예를 들어, 인쇄회로기판)와 제2 반도체 칩(132)을 직접 연결하는 배선 패턴이 형성될 수도 있다.
제1 반도체 칩(131) 및 제2 반도체 칩(132)은 필름 기판(110)의 제1 면(110U) 상에 실장되고, 예를 들어, 제1 방향(Y축 방향)으로 이격될 수 있다. 제1 반도체 칩(131)은 제1 영역(R1) 상에 실장되고, 입력 패턴(121) 및 상호연결 패턴(123)에 전기적으로 연결될 수 있다. 제2 반도체 칩(132)은 제2 영역(R2) 상에 실장되고, 상호연결 패턴(123) 및 출력 패턴(122)에 연결될 수 있다. 제1 반도체 칩(131) 및 제2 반도체 칩(132)은 플립칩 본딩 방식으로 필름 기판(110) 상에 실장될 수 있다. 즉, 제1 반도체 칩(131) 및 제2 반도체 칩(132)은 연결 범프(133)(예를 들어, 솔더볼)를 통해서 복수의 배선 패턴들(120)에 물리적 및 전기적으로 연결될 수 있다. 제1 반도체 칩(131) 및 제2 반도체 칩(132)과 필름 기판(110)의 사이에는 연결 범프(133)를 밀봉하는 언더필막(134)이 형성될 수 있다. 언더필막(134)은 예를 들어, 에폭시 수지와 같은 절연성 수지를 이용하여 형성될 수 있다.
제1 반도체 칩(131) 및 제2 반도체 칩(132)은 디스플레이를 구동시키는데 이용되는 디스플레이 구동 칩(DDI)일 수 있다. 일례로, 제1 반도체 칩(131)은 타이밍 컨트롤러로부터 전송된 데이터 신호를 이용하여 화상 신호를 생성하고, 디스플레이 패널(도 6a의 '500' 참조)로 화상 신호를 출력하는 적어도 하나의 소스 구동 칩일 수 있다. 제2 반도체 칩(132)은 트랜지스터의 온/오프 신호가 포함된 스캔 신호를 디스플레이 패널(도 6a의 '500' 참조)로 출력하는 적어도 하나의 게이트 구동 칩일 수 있다. 한편, 제1 반도체 칩(131) 및 제2 반도체 칩(132)의 개수는 도면에 도시된 것에 한정되지 않으며, 제1 반도체 칩(131) 및 제2 반도체 칩(132)은 도면에 도시된 것보다 많거나 적은 수로 제공될 수 있다. 다만, 패키지 모듈(도 6a의 '1000' 참조)의 특성상, 소스 구동 칩의 개수는 게이트 구동 칩의 개수와 같거나 그보다 많도록 구성될 수 있다.
보호층(140)은 외부의 물리적 및/또는 화학적 손상으로부터 복수의 배선 패턴들(120)을 보호하기 위해서, 복수의 배선 패턴들(120)의 적어도 일부를 덮도록 제1 면(110U) 상에 배치될 수 있다. 보호층(140)은 제1 영역(R1)의 적어도 일부를 노출시키는 제1 개구부(140OP1), 제2 영역(R2)의 적어도 일부를 노출시키는 제2 개구부(140OP2), 및 제1 측(110S1)에 인접한 입력 패턴(121)의 적어도 일부를 노출시키는 제3 개구부(140OP3), 및 제2 측(110S2)에 인접한 출력 패턴(122)의 적어도 일부를 노출시키는 제4 개구부(140OP4)를 포함할 수 있다. 보호층(140)은 도 1c에 도시된 것과 같이, 복수의 배선 패턴들(120)을 덮고 있으나, 도 1a 및 1b에서는 보호층(140)을 생략하고 제1 내지 제4 개구부들(140OP1, 140OP2, 140OP3, 140OP4)만을 가상선으로 표시하였다. 보호층(140)은 절연 물질, 예를 들어, 솔더 레지스트(solder resist) 또는 드라이 필름 레지스트(dry film resist)로 형성될 수도 있다.
제1 전도성 필름(151) 및 제2 전도성 필름(152)은 비교적 높은 열전도율을 가져, 열적 전도성을 나타낼 수 있다. 예를 들어, 제1 전도성 필름(151) 및 제2 전도성 필름(152)은 200 W/mK 이상의 열전도율을 가질 수 있다. 제1 전도성 필름(151) 및 제2 전도성 필름(152)은 알루미늄 및/또는 구리와 같은 금속을 포함하거나, 그래핀, 탄소 나노튜브, 및/또는 그라파이트와 같은 탄소 함유 물질을 포함할 수 있다. 제1 전도성 필름(151) 및 제2 전도성 필름(152) 각각의 상면 및 하면은 에폭시계 폴리머, 아크릴계 폴리머, 또는 실리콘 함유 물질을 포함하는 절연성 접착 필름(미도시)으로 덮일 수 있다. 실시예에 따라서, 필름 기판(110)의 반대를 향하는 절연성 접착 필름(미도시)의 일면 상에는 보호 필름(미도시)이 형성될 수 있다. 보호 필름(미도시)은 외부의 불순물로부터 제1 전도성 필름(151) 및 제2 전도성 필름(152)이 손상(예를 들어, 산화 또는 부식)되는 것을 방지할 수 있다. 보호 필름(미도시)은 예를 들어, 폴리 이미드, 폴리에틸렌 테레프탈레이트(Poly(ethyleneterephtalate), PET), 및 폴리에틸렌 나프탈레이트(poly(ethylenenaphthalate), PEN)와 같은 절연성 폴리머들 중 적어도 하나를 포함할 수 있다. 본 발명은, 상대적으로 소비 전력이 높은 제1 반도체 칩(131)에 인접하도록 제1 및 제2 반도체 칩들(131, 132)을 배치함으로써, 효율적으로 필름 패키지(100)의 방열 특성을 개선할 수 있다.
제1 전도성 필름(151)은 제1 반도체 칩(131)과 제1 측(110S1) 사이의 필름 기판(110)(또는 보호층(140)) 상에 배치될 수 있다. 제1 전도성 필름(151)은 제1 방향(Y축 방향)으로 소정의 폭(151W)을 갖도록 제1 개구부(140OP1)와 제3 개구부(140OP3) 사이의 보호층(140) 상에 배치될 수 있다. 일례로, 제1 전도성 필름(151)은 제1 개구부(140OP1)와 제3 개구부(140OP3) 사이의 폭(W1)과 같거나 작은 폭(151W)을 가질 수 있다. 제1 전도성 필름(151)의 폭(151W)은 예를 들어, 약 1mm 내지 약 10mm의 범위일 수 있으며, 제1 및 제2 반도체 칩(131, 132) 사이의 이격 거리(SP)보다 작을 수 있다. 즉, 제1 개구부(140OP1)와 제3 개구부(140OP3) 사이의 폭(W1)은 제1 개구부(140OP1)와 제2 개구부(140OP2) 사이의 폭(W2)보다 작을 수 있다. 제1 전도성 필름(151)은 제1 반도체 칩(131)의 길이 방향(예를 들어, X축 방향)으로 연장된 바(bar) 형태를 가질 수 있다. 예를 들어, 제1 전도성 필름(151)은 평면(XY평면) 상에서 제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 소정의 길이(151L)를 갖도록 제1 개구부(140OP1)와 제3 개구부(140OP3) 사이에서 연장될 수 있다. 일례로, 제1 전도성 필름(151)은 평면(XY평면) 상에서, 약 2mm의 폭(151W) 및 약 35mm의 길이(151L)를 갖는 직사각형 형상을 가질 수 있다.
이와 같이, 본 발명에서, 제1 전도성 필름(151)은 필름 기판(110)의 제1 측(110S1)과 제1 반도체 칩(131) 사이의 영역을 커버하고, 제1 개구부(140OP1)와 제2 개구부(140OP2) 사이의 보호층(140)은 노출시키는 평면 형상을 가질 수 있다. 즉, 제1 전도성 필름(151)이 상대적으로 전력 소비가 큰 제1 반도체 칩(131)의 일측에 배치되되, 제1 반도체 칩(131)과 이격됨으로써, 제1 전도성 필름(151)이 제1 반도체 칩(131)의 상면 또는 측면을 덮는 경우 발생할 수 있는 보이드, 계면 박리 등의 불량이 억제되고, 공정 난이도가 감소될 수 있다. 또한, 제1 전도성 필름(151)은 제1 측(110S1)과 제1 반도체 칩(131) 사이의 제한된 영역 내에서 방열 특성을 최대로 증가시키기 위해, 제1 반도체 칩(131)의 평면적과 같거나 큰 평면적을 가질 수 있다.
제2 전도성 필름(152)은 제1 면(110U)에 수직한 제3 방향(Z축 방향)으로 제1 전도성 필름(151)과 중첩되도록 제2 면(110L) 상에 배치될 수 있다. 제2 전도성 필름(152)은 제1 방향(Y축 방향)으로 제2 측(110S2)보다 제1 측(110S1)에 인접하도록 연장되어 수직 방향(Z축 방향)으로 제1 전도성 필름(151)의 적어도 일부와 중첩될 수 있다. 또한, 제2 전도성 필름(152)은 제3 방향(Z축 방향)으로 제1 반도체 칩(131) 및 제2 반도체 칩(132) 각각의 적어도 일부와 중첩되도록, 평면(XY평면) 상에서 제1 전도성 필름(151)의 평면적보다 큰 평면적을 가질 수 있다.
즉, 제1 및 제2 반도체 칩(131, 132)과 중첩된 제2 전도성 필름(152)이 제1 반도체 칩(131)의 일측에 편향되게 배치됨으로써, 제2 반도체 칩(132)으로부터 필름 기판(110)의 제1 측(110S1)으로 향하는 열 흐름(heat flow)이 형성되고, 제1 반도체 칩(131)의 상기 일측에서 제1 및 제2 전도성 필름(151, 152)이 중첩됨으로써(열 전도성 물질의 밀도가 높아짐), 제1 반도체 칩(131)으로부터 필름 기판(110)의 제1 측(110S1)으로 향하는 열 흐름이 더욱 증가될 수 있다. 필름 기판(110)의 제1 측(110S1)으로 열 흐름을 증가시키기 위한 관점에서, 도 1b에 도시된 것과 같이, 제2 전도성 필름(152)은 필름 기판(110) 아래에 배치되고, 평면 상에서 제1 반도체 칩(131)과 제1 측(110S1)의 사이에 위치하고 제1 전도성 필름(151)과 중첩되는 제1 부분(152P1), 및 제2 반도체 칩(132)과 제2 측(110S2)의 사이에 위치하는 제2 부분(152P2)을 가질 수 있고, 제1 부분(152P1)은 제2 부분(152P2)의 평면적보다 큰 평면적을 가질 수 있다.
제1 전도성 필름(151)은 제3 개구부(140OP3) 또는 제3 개구부(140OP3)로 노출되는 입력 패턴(121)을 덮지 않도록 형성될 수 있다. 일례로, 제1 전도성 필름(151)은 제1 측(110S1)과 제1 거리로 이격된 제1 모서리(151S)를 갖고, 제2 전도성 필름(152)은 제1 측(110S1)에 상기 제1 거리와 실질적으로 동일한 제2 거리로 이격된 제2 모서리(152S)를 가질 수 있다. 즉, 제1 모서리(151S) 및 제2 모서리(152S)는 제3 방향(Z축 방향)에서 실질적으로 동일선 상에 위치할 수 있으나, 실시예에 따라서, 제2 전도성 필름(152)은 제3 개구부(140OP3)와 중첩되는 영역까지 연장될 수도 있다(도 2a 및 2b의 실시예).
도 2a는 본 발명의 일 실시예에 따른 필름 패키지(100A)를 도시하는 평면도이고, 도 2b는 도 2a의 II-II' 선에 따른 절단면을 도시하는 단면도다.
도 2a 및 2b를 참조하면, 일 실시예의 필름 패키지(100A)는 제2 전도성 필름(152)이 제1 전도성 필름(151) 보다 필름 기판(110)의 제1 측(110S1)에 인접하게 연장된 것을 제외하고, 도 1a 내지 1c를 참조하여 설명한 것과 동일하거나 유사한 특징을 가질 수 있다. 본 실시예에서, 제2 전도성 필름(152)은 수직 방향(Z축 방향)으로 제3 개구부(140OP3)와 중첩되는 영역까지 연장될 수 있다. 예를 들어, 제2 전도성 필름(152)의 제2 모서리(152S)와 필름 기판(110)의 제1 측(110S1)사이의 제2 거리는 제1 전도성 필름(151)의 제1 모서리(151S)와 필름 기판(110)의 제1 측(110S1)사이의 제1 거리보다 작을 수 있다.
이와 같이, 제2 전도성 필름(152)이 필름 기판(110)의 제1 측(110S1)에 최대한 인접하게 연장됨으로써, 제2 전도성 필름(152)을 따라서 필름 기판(110)의 제1 측(110S1)으로 향하는 열 흐름이 더욱 증가될 수 있다.
도 3은 본 발명의 일 실시예에 따른 필름 패키지(100B)를 도시하는 평면도이다.
도 3을 참조하면, 일 실시예의 필름 패키지(100B)는 제1 반도체 칩(131)의 폭(131W)과 같거나 작은 폭(151W)을 갖는 제1 전도성 필름(151)을 포함하는 것을 제외하고, 도 1a 내지 2b를 참조하여 설명한 것과 동일하거나 유사한 특징을 가질 수 있다. 본 실시예에서, 제1 전도성 필름(151)은 방열 효과를 확보하기 위해서, 제1 반도체 칩(131)의 평면적 보다 큰 평면적을 가질 수 있다. 예를 들어, 제1 전도성 필름(151)은 제2 방향(X축 방향)으로 제1 반도체 칩(131)의 길이(131L)보다 큰 길이(151L), 및 제1 방향(Y축 방향)으로 제1 반도체 칩(131)의 폭(131W)과 같거나 더 작은 폭(151W)을 가질 수 있다.
이와 같이, 본 실시예의 제1 전도성 필름(151)은 필름 기판(110)의 제1 측(110S1)과 제1 반도체 칩(131) 사이의 제한된 영역 내에서 방열 특성을 최대로 증가시키기 위해, 제1 반도체 칩(131)의 길이(131L)보다 큰 길이(151L)를 가질 수 있다.
도 4는 본 발명의 일 실시예에 따른 필름 패키지(100C)를 도시하는 평면도이다.
도 4를 참조하면, 일 실시예의 필름 패키지(100C)는 제1 반도체 칩(131)의 길이(131L)와 같거나 작은 길이(151L)를 갖는 제1 전도성 필름(151)을 포함하는 것을 제외하고, 도 1a 내지 2b를 참조하여 설명한 것과 동일하거나 유사한 특징을 가질 수 있다. 본 실시예에서, 제1 전도성 필름(151)은 방열 효과를 확보하기 위해서, 제1 반도체 칩(131)의 평면적 보다 큰 평면적을 가질 수 있다. 예를 들어, 제1 전도성 필름(151)은 제2 방향(X축 방향)으로 제1 반도체 칩(131)의 길이(131L)와 같거나 작은 길이(151L), 및 제1 방향(Y축 방향)으로 제1 반도체 칩(131)의 폭(131W)보다 큰 폭(151W)을 가질 수 있다.
이와 같이, 본 실시예의 제1 전도성 필름(151)은 필름 기판(110)의 제1 측(110S1)과 제1 반도체 칩(131) 사이의 제한된 영역 내에서 방열 특성을 최대로 증가시키기 위해, 제1 반도체 칩(131)의 폭(131W)보다 큰 폭(151W)을 가질 수 있다.
도 5는 본 발명의 일 실시예에 따른 필름 패키지(100D)를 도시하는 평면도이다.
도 5를 참조하면, 일 실시예의 필름 패키지(100D)는 제1 반도체 칩(131)의 폭 방향(Y축 방향)으로 연장된 돌출부(151P)를 포함하는 제1 전도성 필름(151)을 포함하는 것을 제외하고, 도 1a 내지 4를 참조하여 설명한 것과 동일하거나 유사한 특징을 가질 수 있다. 본 실시예의 제1 전도성 필름(151)은 평면 상에서 제1 반도체 칩(131)의 3면을 둘러싸는 형상을 가질 수 있다. 일례로, 평면 상에서, 제1 반도체 칩(131)은 제1 방향(Y축 방향)으로 연장된 장변들(131LS), 및 제2 방향(X축 방향)으로 연장된 단변들(131SS)을 갖고, 적어도 일부의 입력 패턴들(121a)은 제1 반도체 칩(131)의 단면들(131SS)로부터 제3 개구부(140OP3)까지 연장될 수 있다. 이 경우, 제1 전도성 필름(151)의 일측에는 제1 반도체 칩(131)의 단면들(131SS)을 따라서 연장되어 수직 방향(Z축 방향)으로 적어도 일부의 입력 패턴들(121a)과 중첩되는 돌출부(151P)가 형성될 수 있다. 이와 같이, 제1 전도성 필름(151)과 입력 패턴들(121)의 중첩 영역을 최대로 확보함으로써, 제1 전도성 필름(151)을 따라서 필름 기판(110)의 제1 측(110S1)으로 향하는 열 흐름이 더욱 증가될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 필름 패키지(100)를 포함하는 패키지 모듈(1000)을 도시하는 사시도이고, 도 6b는 도 6a의 패키지 모듈(1000)의 사용 상태를 도시하는 단면도이다. 도 6b는 도 6a의 패키지 모듈(1000)에서 필름 패키지(100)를 벤딩시킨 상태를 도시한다.
도 6a 및 6b를 참조하면, 패키지 모듈(1000)은 적어도 하나의 필름 패키지(100), 구동 인쇄회로기판(400), 및 디스플레이 패널(500)을 포함할 수 있다.
필름 패키지(100)는 디스플레이 구동 칩(display driver IC, DDI)을 포함할 수 있다. 일례로, 필름 패키지(100) 상에 이종(異種)의 반도체 칩들이 실장될 수 있다. 예를 들어, 제1 반도체 칩(131)은 소스 구동 칩이고, 제2 반도체 칩(132)은 게이트 구동 칩일 수 있다. 필름 패키지(100)는 구동 인쇄회로기판(400)과 디스플레이 패널(500) 각각에 접속될 수 있다. 필름 패키지(100)의 배선 패턴들(120)은 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 전기적으로 연결될 수 있다. 필름 패키지(100)는 구동 인쇄회로기판(400)에서 출력되는 신호를 입력받아, 이를 디스플레이 패널(500)로 전송할 수 있다.
일 실시예에서, 패키지 모듈(1000)은 하나의 필름 패키지(100)를 포함할 수 있다. 예를 들어, 디스플레이 패널(500)이 휴대폰과 같은 작은 면적의 화면을 제공하기 위한 것이거나 상대적으로 저해상도를 지원하는 경우에는, 구동 인쇄회로기판(400)과 디스플레이 패널(500)은 하나의 필름 패키지(100)를 통해 상호 연결될 수 있다. 이 경우, 필름 패키지(100)는 디스플레이 패널(500)의 일 측변에 연결될 수 있다.
실시예에 따라서, 패키지 모듈(1000)은 복수의 필름 패키지(100)를 포함할 수 있다. 예를 들어, 디스플레이 패널(500)이 텔레비전과 같은 큰 면적의 화면을 제공하기 위한 것이거나 상대적으로 고해상도를 지원하는 경우에는, 구동 인쇄회로기판(400)과 디스플레이 패널(500)은 복수의 필름 패키지들(100)을 통해 상호 연결될 수 있다. 이 경우, 복수의 필름 패키지들(100)은 디스플레이 패널(500)의 2개 이상의 측변 각각에 하나 또는 복수개가 연결될 수도 있다.
필름 패키지(100)는 일단에 입력 패턴(또는 패드)(121)이 노출되고, 타단에 출력 패턴(또는 패드)(122)가 형성될 수 있다. 입력 패턴(121) 및 출력 패턴(122) 각각은 이방성 도전층(anisotropic conductive layer)(600)에 의하여 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 연결될 수 있다. 이방성 도전층(600)은 절연 접착층 내에 도전 입자가 분산된 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다. 이방성 도전층(600)은 마주보는 전극들 사이에 개재되어, 전극들이 마주보는 방향(Z축 방향)으로만 통전이 되고, 이웃하는 전극과 전극의 사이 방향(X축 방향)으로는 절연되는 이방성의 전기적 특성을 가질 수 있다.
구동 인쇄회로기판(400) 상에는 필름 패키지(100)에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(410)이 실장될 수 있다.
디스플레이 패널(500)은 예를 들어, LCD(liquid crystal display) 패널, LED(light emitting diode) 패널, OLED(organic LED) 패널, 플라즈마 디스플레이 패널(plasma display panel, PDP) 등일 수 있다.
디스플레이 패널(500)은 투명 기판(510), 투명 기판(510) 상에 형성된 화상 영역(520), 및 패널 연결 배선(530)을 포함할 수 있다. 투명 기판(510)은 예를 들어, 유리 기판 또는 투명 플렉서블 기판일 수 있다. 화상 영역(520)은 영상을 표시하는 표시 영역(A1) 및 표시 영역(A1)에 구동 신호를 인가하는 주변 영역(A2)을 가질 수 있다. 표시 영역(A1) 내의 복수의 화소는 대응하는 복수의 패널 연결 배선(530)과 연결되어, 필름 패키지(100)에 실장된 디스플레이 구동 칩(DDI)이 제공하는 신호에 따라서 동작될 수 있다.
도 7은 도 1a의 필름 패키지들(100)을 포함하는 베이스 필름(110P)의 레이아웃이다.
도 7을 참조하면, 베이스 필름(110P)은 절단 라인(101)에 의해 정의되고 제1 방향(Y축 방향)으로 배열된 회로 영역들(111) 및 베이스 필름(110P)의 양 측단에 배치되는 PF(perforation) 영역들(112)을 포함할 수 있다. 회로 영역들(111) 내의 구성 요소들은 필름 패키지(100)를 구성할 수 있다.
회로 영역들(111) 내에는 복수의 배선 패턴들(120), 제1 및 제2 반도체 칩들(131, 132), 제1 내지 제4 개구부들(140OP1, 140OP2, 140OP3, 140OP4)을 포함하는 보호층(미도시), 제1 전도성 필름(151), 및 제2 전도성 필름(152)이 배치될 수 있다. 복수의 배선 패턴들(120)은 제1 방향(Y축 방향)으로 연장되며 절단 라인(101)의 엣지까지 연장될 수 있다. 제1 및 제2 반도체 칩들(131, 132)은 플립칩 방식으로 복수의 배선 패턴들(120)에 전기적으로 연결될 수 있다. 제1 전도성 필름(151)은 평면 상에서, 제1 반도체 칩(131)과 절단 라인(101)의 일측 사이에 위치한 입력 패턴들(121)의 적어도 일부와 중첩되도록 베이스 필름(110P)의 전면(front surface) 상에 배치될 수 있다. 제2 전도성 필름(152)은 평면 상에서, 제1 및 제2 반도체 칩들(131, 132)과 제1 전도성 필름(151)에 중첩되도록 베이스 필름(110P)의 후면(back surface) 상에 배치될 수 있다. 여기서, 절단 라인(101)은 가상의 구획선일 수 있다.
PF 영역들(112) 내에는 스프로켓 홀들(sprocket holes)(110H)이 제1 방향(Y축 방향)을 따라 배열될 수 있다. 스프로켓 홀들(110H)은 베이스 필름(110P)을 완전히 관통하는 관통홀들일 수 있다. 스프로켓 홀들(110H)을 이용하여 베이스 필름(110P)의 감김(reeling) 및 풀림(releasing)이 제어될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 대향하는 제1 면 및 제2 면을 갖고, 상기 제1 면은 상기 제1 면에 평행한 제1 방향으로 이격된 제1 영역 및 제2 영역을 포함하는 필름 기판;
    상기 제1 영역으로부터 상기 필름 기판의 제1 측으로 연장된 입력 패턴, 상기 제2 영역으로부터 상기 제1 측의 반대인 상기 필름 기판의 제2 측으로 연장된 출력 패턴, 및 상기 제1 영역으로부터 상기 제2 영역까지 연장된 상호연결 패턴을 각각 포함하는 복수의 배선 패턴들;
    상기 제1 영역 상에 실장되고, 상기 입력 패턴 및 상기 상호연결 패턴에 전기적으로 연결된 제1 반도체 칩;
    상기 제2 영역 상에 실장되고, 상기 상호연결 패턴 및 상기 출력 패턴에 연결된 제2 반도체 칩;
    상기 복수의 배선 패턴들의 적어도 일부를 덮도록 상기 제1 면 상에 배치되고, 상기 제1 영역의 적어도 일부를 노출시키는 제1 개구부, 상기 제2 영역의 적어도 일부를 노출시키는 제2 개구부, 및 상기 제1 측에 인접한 상기 입력 패턴의 적어도 일부를 노출시키는 제3 개구부를 포함하는 보호층;
    상기 제1 개구부와 상기 제3 개구부 사이의 상기 보호층 상에 배치되고, 평면 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 전도성 필름; 및
    상기 제1 면에 수직한 제3 방향으로 상기 제1 전도성 필름과 중첩되도록 상기 제2 면 상에 배치된 제2 전도성 필름을 포함하는 필름 패키지.
  2. 제1 항에 있어서,
    상기 제1 전도성 필름은 상기 제1 반도체 칩의 길이 방향으로 연장된 바(bar) 형태를 갖는 필름 패키지.
  3. 제1 항에 있어서,
    상기 제1 전도성 필름은 상기 제1 개구부와 상기 제3 개구부 사이의 폭과 같거나 작은 폭을 갖는 필름 패키지.
  4. 제1 항에 있어서,
    상기 제1 전도성 필름은 상기 제1 측에 인접한 제1 모서리를 갖고,
    상기 제2 전도성 필름은 상기 제1 측에 인접한 제2 모서리를 갖고,
    상기 제1 및 제2 모서리는 상기 제3 방향에서 실질적으로 동일선 상에 위치하는 필름 패키지.
  5. 제1 항에 있어서,
    상기 제1 개구부와 상기 제2 개구부의 사이의 상기 보호층은 상기 제1 전도성 필름으로부터 노출되는 필름 패키지.
  6. 제1 항에 있어서,
    상기 제2 전도성 필름은 상기 제2 측보다 상기 제1 측에 인접하게 배치되는 필름 패키지.
  7. 제6 항에 있어서,
    상기 보호층은 상기 제2 측에 인접한 상기 출력 패턴의 적어도 일부를 노출시키는 제4 개구부를 더 포함하는 필름 패키지.
  8. 제1 방향으로 대향하는 제1 측 및 제2 측을 갖는 필름 기판;
    상기 필름 기판 상에 실장되는 제1 반도체 칩;
    상기 필름 기판 상에 실장되고, 상기 제1 방향으로 상기 제1 반도체 칩과 이격된 적어도 하나의 제2 반도체 칩;
    상기 제1 반도체 칩과 상기 제1 측 사이의 상기 필름 기판 상에 배치되는 제1 전도성 필름; 및
    상기 제1 방향으로 상기 제2 측보다 상기 제1 측에 인접하도록 상기 필름 기판 아래에 배치되어 상기 제1 방향에 수직한 방향으로 상기 제1 전도성 필름의 적어도 일부와 중첩되는 제2 전도성 필름을 포함하는 필름 패키지.
  9. 제8 항에 있어서,
    상기 제1 전도성 필름은 상기 제1 방향으로 1mm 내지 10mm 범위의 폭을 갖는 필름 패키지.
  10. 대향하는 제1 측 및 제2 측을 갖는 필름 기판;
    상기 제1 측에 인접하도록 상기 필름 기판 상에 실장되는 제1 반도체 칩;
    상기 제2 측에 인접하도록 상기 필름 기판 상에 실장된 제2 반도체 칩;
    상기 제1 반도체 칩과 상기 제1 측 사이의 상기 필름 기판 상에 배치되는 제1 전도성 필름; 및
    상기 필름 기판 아래에 배치되고, 평면 상에서 상기 제1 반도체 칩과 상기 제1 측의 사이에 위치하고 상기 제1 전도성 필름과 중첩되는 제1 부분, 및 상기 제2 반도체 칩과 상기 제2 측의 사이에 위치하며, 상기 제1 부분의 평면적보다 작은 평면적의 제2 부분을 갖는 제2 전도성 필름을 포함하는 필름 패키지.
KR1020210170883A 2021-12-02 2021-12-02 필름 패키지 KR20230082920A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210170883A KR20230082920A (ko) 2021-12-02 2021-12-02 필름 패키지
US17/892,252 US20230178450A1 (en) 2021-12-02 2022-08-22 Film package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210170883A KR20230082920A (ko) 2021-12-02 2021-12-02 필름 패키지

Publications (1)

Publication Number Publication Date
KR20230082920A true KR20230082920A (ko) 2023-06-09

Family

ID=86608030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210170883A KR20230082920A (ko) 2021-12-02 2021-12-02 필름 패키지

Country Status (2)

Country Link
US (1) US20230178450A1 (ko)
KR (1) KR20230082920A (ko)

Also Published As

Publication number Publication date
US20230178450A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
US20180049324A1 (en) Semiconductor packages and display devices including the same
KR20190135322A (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
KR101996653B1 (ko) 평판표시장치
JP2004235353A (ja) 半導体装置およびそれを用いたディスプレイ装置
KR20190095684A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US10840175B2 (en) Film package, chip-on-film package, and package module
JP2012160728A (ja) 改善された放熱効率を有するｃｏｆ型半導体パッケージ
KR102391249B1 (ko) 표시 장치
US20240032195A1 (en) Film package and package module including the same
KR20140022210A (ko) 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR20230082920A (ko) 필름 패키지
US20230335482A1 (en) Film package
US20240204009A1 (en) Film package and display module including same
US20230369265A1 (en) Film package and package module including the same
US20200135695A1 (en) Chip on film package
KR100658648B1 (ko) 칩 패키지
US20240096909A1 (en) Chip on film package and display apparatus including the same
US20240096904A1 (en) Chip-on-film package and display device including the same
US11682633B2 (en) Semiconductor package