JP2004235353A - 半導体装置およびそれを用いたディスプレイ装置 - Google Patents
半導体装置およびそれを用いたディスプレイ装置 Download PDFInfo
- Publication number
- JP2004235353A JP2004235353A JP2003020976A JP2003020976A JP2004235353A JP 2004235353 A JP2004235353 A JP 2004235353A JP 2003020976 A JP2003020976 A JP 2003020976A JP 2003020976 A JP2003020976 A JP 2003020976A JP 2004235353 A JP2004235353 A JP 2004235353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- substrate
- semiconductor element
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
【課題】低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるＣＯＦ構造の半導体装置およびそれを用いたディスプレイ装置を提供する。
【解決手段】部分的に被覆部３で覆われた配線電極４が形成されているフィルム基材２と、フィルム基材２に実装された半導体素子５とを備え、外部機器に実装される半導体装置１ａにおいて、フィルム基材２の少なくとも一辺は、半導体素子５が実装された面とは逆方向に折り返されていて、フィルム基材２の半導体素子５が実装されている面のうち、レジスト３から露出された領域の配線電極４ｂが、外部機器の電極に接合される。
【選択図】 図１
【解決手段】部分的に被覆部３で覆われた配線電極４が形成されているフィルム基材２と、フィルム基材２に実装された半導体素子５とを備え、外部機器に実装される半導体装置１ａにおいて、フィルム基材２の少なくとも一辺は、半導体素子５が実装された面とは逆方向に折り返されていて、フィルム基材２の半導体素子５が実装されている面のうち、レジスト３から露出された領域の配線電極４ｂが、外部機器の電極に接合される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はテープキャリア型半導体装置およびそれを備えたディスプレイ装置に関するものである。
【０００２】
【従来の技術】
液晶ディスプレイに代表される薄型の表示デバイスには、表示信号を入力するための駆動用の半導体装置が用いられている。このような半導体装置には、薄型、多出力が要求され、実装方法としては、チップ・オン・ガラス（以下ＣＯＧという）構造と、テープ・キャリア・パッケージ（以下ＴＣＰという）構造がある。
【０００３】
まず、ＣＯＧ構造の半導体装置について説明する。図２４はディスプレイ装置に実装されたＣＯＧ構造の半導体装置における断面図である。光源であるバックライト１１０に接続された表示基板であるガラス基板１１１上には、透明基板である表示ガラス１０９が貼り付けられている。ガラス基板１１１上で、表示ガラス１０９が設置されていない領域は、半導体素子１０５の実装領域であり、透明電極１１２が形成されている。半導体素子１０５の電極１０８が、突起電極であるバンプ１０６を介して透明電極１１２と接合される。なお、半導体素子１０５と透明電極１１２との間には、導電性微粒子が配合された異方性導電フィルム１１３があり、その導電性微粒子によって電極１０８と透明電極１１２とが導通される。
【０００４】
次に、ＴＣＰ構造の半導体装置について説明する。ＴＣＰ構造の中でも特に、チップ・オン・フィルム（以下ＣＯＦという）構造は、容易に折り曲げることができて使いやすいフィルム基材を用いる。
【０００５】
ここでは、ＣＯＦ構造の半導体装置について説明する。図２５は、従来のＣＯＦ構造の半導体装置の平面図である。図２６は、図２５のＤ−Ｄ′断面図である。
【０００６】
従来の半導体装置は、絶縁、可撓の性質を有するポリイミド等のフィルム基材１０２上に、配線電極である導体リード１０４が形成され、半導体素子１０５が実装された構成である。半導体素子１０５の電極１０８は、バンプ１０６を介して導体リード１０４と接合されている。また、バンプ１０６の高さはさまざまであり、バンプ１０６がない構成でもよい。また、導体リード１０４には通常メッキが施されている。
【０００７】
半導体素子１０５とフィルム基材１０２との間隙や半導体素子１０５周辺は、表面保護や半導体装置自身の強度確保のために封止樹脂１０７で覆われている。封止樹脂１０７が形成された領域より外側には、ソルダーレジスト１０３が形成され、ソルダーレジスト１０３が形成されていない箇所は、導体リード１０４が露出している。
【０００８】
導体リード１０４のうち、半導体素子１０５の電極１０８と電気的に接続された箇所を含んでいる封止樹脂１０７で覆われている部分は、インナーリード１０４ａである。インナーリード１０４ａは、フィルム基材１０２に密着している。したがって、曲がりを生じやすいフライングリードが存在せず、導体リード１０４を薄膜化することができる。そのため、従来のＴＣＰ構造と比較すると導体リード１０４のエッチング性が向上し、より微細な導体パターンを形成することができる。
【０００９】
また、導体リード１０４のうち、ソルダーレジスト１０３から露出した部分であるアウターリード１０４ｂ、１０４ｃは、ディスプレイ装置に実装される箇所である。
【００１０】
次にＣＯＦ構造の半導体装置の従来の実装状態を説明する。図２７はディスプレイ装置に実装されたＣＯＦ構造の半導体装置における断面図である。図２７において、ディスプレイ装置は、バックライト１１０、ガラス基板１１１および表示ガラス１０９が順次積層されている。ガラス基板１１１のバックライト１１０が設置されている側に、電源及び信号を半導体装置に供給するためのＰＣＢ基板１１４が実装されている。ＣＯＦ構造の半導体装置の一方のアウターリード１０４ｃと、ＰＣＢ基板１１４の電極１１５とが異方性導電フィルム１１３を介して接合されている。また、フィルム基材１０２は、半導体素子１０５が内側になるように折り曲げられ、他方のアウターリード１０４ｂは、ガラス基板１１１の表示ガラス１０９側に形成された透明電極１１２に異方性導電フィルム１１３を介して接合されている。
【００１１】
このような構成で、ＰＣＢ基板１１４からの電源・信号は、アウターリード１０４ｃから半導体素子１０５に入力され、半導体素子１０５での処理の後、アウターリード１０４ｂから、透明電極１１２を介してガラス基板１１１に送られる。
【００１２】
従来のＣＯＦ構造の半導体装置の場合、ガラス基板１１１の片面から、他面側に、フィルム基材１０２を渡らせる構造であるため、フィルム長さが大きくなり、フィルムコストに起因した半導体装置のコストが増大するという問題がある。また、同一の駆動ＩＣを複数個搭載するため、これらに電源や半導体素子動作用の信号を供給するためのＰＣＢ基板１１４が必要であり、ディスプレイ装置のコストが高くなるという問題もある。
【００１３】
また、上述した、ＣＯＧ構造の半導体装置の場合は、フィルムを用いていないため、フィルムコストを排除できるが、半導体素子１０５とガラス基板１１１といったリジットな基板同士をバンプ１０６によって接合するため、バンプ１０６の高さばらつきが生じ易く、接合部のコンタクトが不安定となり接続不良が生じる可能性がある。また、ＡＣＦなどを介して、半導体装置がガラス基板１１１上に直接実装される構成であるため、半導体素子１０５の発熱の影響や半導体素子１０５とガラス基板１１１や異方性導電フィルム１１３の熱膨張率差による機械的応力を受けやすく、半導体装置の実装箇所近傍において、表示ムラなどの表示品質低下が発生するという問題がある。
【００１４】
なお、上述した以外のＣＯＦ構造の半導体装置については、以下の特許文献１〜４に開示されている。
【００１５】
【特許文献１】
特開平６−３４９８９８号公報
【００１６】
【特許文献２】
特開平１１−３５４５８９号公報
【００１７】
【特許文献３】
特開２０００−１９５８９８号公報
【００１８】
【特許文献４】
特開２００１−２３７２８０号公報
【００１９】
【発明が解決しようとする課題】
以上の問題点に鑑み、本発明の半導体装置およびディスプレイ装置によれば、低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるＣＯＦ構造の半導体装置およびそれを用いたディスプレイ装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、外部機器に実装される半導体装置において、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材どうしが折り返されていて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記被覆部から露出された領域の前記配線電極が、前記外部機器の電極に接合されている。
【００２１】
また、本発明のディスプレイ装置は、表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記被覆部から露出された領域が、前記透明電極に接合されている。
【００２２】
【発明の実施の形態】
本発明の半導体装置は、フィルム基材上に半導体素子が実装された構成なので、容易に所望の形に折り曲げることができるため、小容積化が可能であり、小スペースに設置することができる。また、この構造であれば、透明基板の両面を渡す必要がないので、フィルム基材の面積を広くする必要はないため、半導体装置を低コストで作成することができる。
【００２３】
また、前記半導体素子は、突起電極を備え、前記突起電極を介して前記フィルム基材の前記配線電極に接合される構成とすればよい。
【００２４】
また、好ましくは、前記半導体素子が実装された面に、電子部品が実装された電子部品実装領域を備え、前記電子部品実装領域が、前記フィルム基材の前記半導体素子が実装された面の逆方向に折り返され、前記電子部品が、前記フィルム基材の前記半導体素子が実装された面の裏面側に配置される。それにより、電子部品が設置されても半導体装置全体の実装スペースが変化することがなく、半導体装置が大型化することがない。
【００２５】
また、前記電子部品は、抵抗部品およびコンデンサ部品の少なくとも１つを含むようにすればよい。
【００２６】
また、好ましくは、前記折り返されている前記フィルム基材の撓んでいる箇所の内側に、窪みまたは貫通孔が設けられている。それにより、フィルム基材は、容易に折り曲げることができるようになるため、実装後の半導体装置の高さを低くすることができ、半導体装置を小型化することができる。
【００２７】
また、好ましくは、前記半導体素子に密着する放熱部材を備え、前記放熱部材は、前記半導体素子の前記フィルム基材とは逆側に設置されている。それにより、半導体素子が発熱することを抑制し、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００２８】
また、好ましくは、前記半導体素子に密着する放熱部材を備え、前記放熱部材は、前記半導体素子の前記フィルム基材とは逆側に設置されている。それにより、半導体素子が発熱することを抑制し、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００２９】
また、好ましくは、前記折り返されている前記フィルム基材で囲まれた領域に、断熱層が形成されている。それにより、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００３０】
また、好ましくは、前記折り返されている前記フィルム基材で囲まれた領域に、冷却装置が設置されている。それにより、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００３１】
また、本発明のディスプレイ装置は、前述の半導体装置を実装しているので、低コストで製造できる。さらに、半導体素子の熱による影響は抑制されるので、表示の乱れ等が生じない。
【００３２】
また、好ましくは、前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面からの前記半導体装置の実装高さは、前記透明基板の厚さよりも小さい。それにより、半導体装置によって、ディスプレイ装置の厚みが大きくなることはない。
【００３３】
また、好ましくは、前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面を投影面とした前記半導体装置の正射影が、前記表示基板の表面において、前記透明基板が設けられた箇所以外で、かつ表示基板の領域内に納まっている。それにより、ディスプレイ装置の平面寸法が大きくなることはない。
【００３４】
また、好ましくは、隣接して設置された複数の前記半導体装置を備え、前記表示基板上に形成された連結用配線を介して、隣り合う複数の前記半導体装置がそれぞれ接続されている。それにより、電源および信号等を、隣り合う複数の半導体装置に順次伝送していくことができる。
【００３５】
また、好ましくは、前記複数の半導体装置は、前記複数の半導体装置に共通な電源または、信号を伝送するための貫通用配線をそれぞれ備え、前記貫通用配線は、前記各半導体素子と前記各フィルム基材との間隙に設置されていて、前記貫通用配線で伝送される、前記複数の半導体装置に共通な電源または、信号は、前記連結用配線を介して隣り合う複数の前記半導体素子に順次伝送される。それにより、入力された電源・信号を伝送し、そのまま出力することができる貫通用配線を新たに設置スペースを増やすことなく設置することができる。そのため、ＰＣＢ基板を用いる必要がない。
【００３６】
また、前記各貫通用配線は、前記各フィルム基材上に形成されてもよい。
【００３７】
また、好ましくは、前記各貫通用配線は、前記各半導体素子上に形成されている。それにより、入力時にはフィルム基材上に設置された配線を、貫通用配線として、半導体素子上にまわしてくるので、その際に、配線の位置を変更することができる。そのため、配線レイアウトの自由度が高くなる。
【００３８】
以下、本発明のさらに具体的な実施形態について説明する。
【００３９】
（実施の形態１）
本発明の実施の形態１に係る半導体装置およびディスプレイ装置について、図を用いて説明する。
【００４０】
図１は、実施の形態１の半導体装置の平面図であり、図２は図１のＡ−Ａ′断面図である。半導体装置１ａは、絶縁、可撓の性質を有するポリイミド等のフィルム基材２上に、銅等の金属箔で形成された配線電極である導体リード４が形成され、半導体素子５が実装された構造である。半導体素子５の金属電極８は、突起電極であるバンプ６を介して導体リード４と接続されている。なお、バンプ６の高さはさまざまであり、バンプ６がない構成でもよい。また、導体リード４には通常メッキが施されている。
【００４１】
半導体素子５とフィルム基材２との間隙や半導体素子５の金属電極８周辺は、表面保護や半導体装置１ａ自身の強度確保のために封止樹脂７で覆われている。封止樹脂７が形成された領域より外側には、被覆部であるソルダーレジスト３が形成され、導体リード４の一部を覆っている。ソルダーレジスト３が形成されていない箇所は、導体リード４が露出している。
【００４２】
導体リード４のうち、半導体素子５の金属電極８と電気的に接続された箇所を含んでいる封止樹脂７で覆われていて、フィルム基材２に密着している部分は、インナーリード４ａである。また、導体リード４のうち、ソルダーレジスト３から露出した部分は、アウターリード４ｂであり、ディスプレイ装置との実装箇所である。図１に示されているように、さらに、アウターリード４ｂには、折れ曲がって配置されている入力用配線４１ａと出力用配線４１ｂおよび直線形状である表示信号配線４２がある。
【００４３】
図１および図２は、フィルム基材２が平らな状態を示しているが、半導体装置１ａを実装する場合には、フィルム基材２を折り曲げた状態で実装する。次に、本発明の実施の形態１に係るディスプレイ装置について説明する。図３は本発明の実施の形態１に係る半導体装置の実装について説明するための断面図である。
【００４４】
図３に示しているように、具体的には、半導体装置１ａの形状は、半導体素子５が設置された面とは反対側にフィルム基材２が折り返され、フィルム基材２どうしが接近し、アウターリード４ｂが形成された面が、半導体素子５が設置された面とは反対側を向くような形状である。
【００４５】
図３において、半導体装置１ａが実装されているディスプレイ装置は、例えば、バックライト１０、表示基板であるガラス基板１１および透明基板である表示ガラス９が順次積層された構造である。なお、ＥＬ素子等の発光素子を用いたディスプレイ装置であれば、バックライト１０は不要である。
【００４６】
ガラス基板１１の表示ガラス９側に形成された透明電極１２上に異方性導電フィルム１３等が形成され、半導体装置１ａが実装される。前述したように、半導体装置１ａは、フィルム基材２が半導体素子５側とは逆方向に折り返された形状である。半導体装置１ａのアウターリード４ｂと表示ガラス９の透明電極１２が、異方性導電フィルム１３を介して接合され、電気的に接続されている。
【００４７】
このようにして、半導体装置１ａが実装された場合に、半導体装置１ａの上面（半導体素子５の上面）が、表示ガラス９の上面よりも下側になるようにすることが好ましい。つまり、半導体装置１ａと、異方性導電フィルム１３および透明電極１２との厚さ方向の距離である実装高さ１６が、表示ガラス９の厚さ１７よりも小さいことが好ましい。また、ガラス基板１１上に形成された実装領域の幅３３よりも、実装された半導体装置１ａの幅の方が小さいことが好ましい。したがって、半導体装置１ａをディスプレイ装置に実装しても、半導体装置１ａがガラス基板１１や表示ガラス９の端面および表面で囲まれた空間に格納されるので、ディスプレイ装置が半導体装置１ａが実装されることによって大きくなることはない。
【００４８】
具体的には、表示ガラス９の厚みは４００μｍ〜５００μｍ程度である。また、半導体装置１ａの実装高さ１６は１００μｍ〜４００μｍ程度である。表示ガラス９の厚さ１７は、ディスプレイ装置の表示サイズや、セット用途によって選択され、半導体装置１ａの実装高さ１６は半導体素子５やフィルム基材２の厚みなどを考慮して選択される。
【００４９】
半導体装置１ａは、フィルム基材２上に半導体素子５が実装された構成なので、容易に所望の形に折り曲げることができるため、小容積化が可能であり、小スペースに設置することができる。また、フィルム基材２は、フィルムであるため、容易に折り曲げができ、厚さを薄くすれば、さらに容易に折り曲げることができる。また、半導体装置１ａの実装箇所は一つであり、ガラス基板１１の両面に半導体装置１ａを渡す必要がないので、フィルム基材２の面積を大きくする必要はなく、半導体装置１ａを低コストで作成することができる。また、実施の形態１のディスプレイ装置は、実施の形態１の半導体装置１ａを用いて構成されていることから、ディスプレイ装置全体のコストも低下させることができる。
【００５０】
また、折り曲げられたフィルム基材２の持つ反発力によって、接近しているフィルム基材２どうしは密着せずに間隙３４を形成する。したがって、間隙３４に空気が存在することとなり、半導体素子５が発熱しても空気が断熱材となり、ガラス基板１１に熱を伝えにくくし、半導体素子５とガラス基板１１や異方性導電フィルム１３の熱膨張率差による機械的応力を受けやすく、半導体装置１ａの実装箇所近傍において、表示ムラなどの表示品質低下を防ぐことができる。
【００５１】
このようなディスプレイ装置において、電源および半導体素子の信号等は、入力用配線４１ａから半導体素子５に入力され、半導体素子出力された表示信号は、表示信号配線４２を経由してガラス基板１１に出力され、画像等の表示が行われる。また、入力用配線４１ａから入力された電源および半導体素子の信号等のうち半導体素子５に入力されなかった信号等は、出力用配線４１ｂから半導体装置１ａの外部に出力される。
【００５２】
図４は実施の形態１に係るディスプレイ装置の平面図であり、図で示しているように、半導体装置１ａは、通常、ガラス基板１１上に連続して複数個実装されている。実施の形態１のディスプレイ装置においては、実装された全ての半導体装置１ａの電源および半導体素子の信号等は、複数個設置されたうちの最端部に設置された半導体装置１ａにのみ入力されるので、半導体装置１ａごとにＰＣＢ基板を備える必要がない。最端部の半導体装置１ａに入力される電源および信号等は、図１に示している入力用配線４１ａによって半導体装置１ａに入力される。図１に示した表示信号配線４２からの表示信号は、ガラス基板１１上の配線４３に伝送される。また、半導体素子５に入力されなかった信号等は、図１に示している出力用配線４１ｂから半導体装置１ａの外部に出力される。図４に示しているように、出力された電源および信号は、隣に設置されている半導体装置１ａに、ガラス基板１１上に設置されている連結用配線２０を介して送られる。隣に設置された半導体装置１ａでは、同様に、入力用配線４１ａからその電源および信号等を受け、半導体素子５を動作させ、それ以外の信号等を連結用配線２０を介して隣の半導体装置１ａに伝送する。このようにして、電源および信号が、直列的に、連続して配置された半導体装置１ａに順次伝達されていき、表示面全体の半導体装置１ａが動作される。
【００５３】
図５は、実施の形態１に係る半導体装置の配線を模式的に示す平面図である。フィルム基材２に実装された半導体素子５には、表示信号配線４２と、入力用配線４１ａと、出力用配線４１ｂとが接続されている。さらに、貫通用配線２１が半導体装置１ａ内に設置されている。貫通用配線２１は、連続して配置された各半導体装置１ａに共通な電源および、信号等を、入力用配線４１ａから出力用配線４１ｂに伝送するための配線である。貫通用配線２１は、半導体素子５とフィルム基材２の間隙に配置され、入力用配線４１ａと接続されて、各半導体装置１ａに共通な電源および、信号等を出力用配線４１ｂに伝送する。
【００５４】
図６は、図５のＢ−Ｂ′矢視断面図である。フィルム基材２の上面にインナーリード４ａが形成され、インナーリード４ａと半導体素子５の金属電極８とは、バンプ６を介して接続されている。半導体素子内配線２３は半導体素子５上に設置され、表面保護膜２２によって覆われて保護されている。各半導体装置１ａに共通な電源および、信号等を伝送するための貫通用配線２１は、フィルム基材２上に形成されている。このように、貫通用配線２１を設置することで、隣合って設置された半導体装置１ａ間の共通な電源および、信号等の受け渡しを行なうことができる。
【００５５】
また、図７は、図６の半導体装置とは異なる半導体装置の図５のＡ−Ａ′矢視断面図である。図７で示しているように、貫通用配線２１は、半導体素子内配線２３と同様に、半導体素子５上に設置されている。そのため、図５に示しているように、フィルム基材２に設置された入力用配線４１ａと半導体素子５に設置された貫通用配線２１とが接続される構成となる。例えば、フィルム基材２の内側に設置された入力用配線４１ａを、外側に配置された貫通用配線２１に接続すること等ができる。したがって、３次元的に配線を配置することができ、レイアウトの自由度が増す。
【００５６】
以上のように、半導体装置１ａは、入力用配線４１ａから入力された各半導体装置１ａに共通な電源および、信号等を、貫通用配線２１によって出力用配線４１ｂに伝送することができる。それにより、図４に示すように、ガラス基板１１上に複数の半導体装置１ａを連続に設置したディスプレイ装置は、最端部に設置された半導体装置１ａのみに、電源および信号を供給すればよく、従来の半導体装置のように、個々の半導体装置１ａについてＰＣＢ基板を設置する必要がない。それにより、ディスプレイ装置の小型化および作成におけるコストダウンが可能である。
【００５７】
また、図８は、本発明の実施の形態１に係る他のディスプレイ装置の断面図である。半導体装置１に、例えば、コンデンサや抵抗部品等の電子部品１８を備える場合は、図８に示しているように、実装面となるアウターリード４ｂおよび半導体素子５が形成されている箇所以外に、ソルダーレジスト３を貫通して、電子部品１８を導体リード４に半田等により接合すればよい。なお、その場合は、フィルム基材２を折り曲げることによって、電子部品１８がはずれたり、接合不良が生じたりしないように、電子部品１８の実装する方向および位置を考慮することが望ましい。
【００５８】
半導体装置１ａにおいて、上述したフィルム基材２の厚みは、０μｍよりも大きく、５０μｍ以下とすることが好ましい。それにより、フィルム基材２の折り曲げ形状が適切に形成することができる。例えば、厚みが３８μｍと７５μｍのフィルム基材を比較した結果、厚みが３８μｍの場合の折り曲げ角度が３０度であり、厚みが７５μｍの場合は６０度程度であった。つまり、３８μｍの方が、２倍の曲がりやすさを持っている。フィルム基材２の厚みが５０μｍより厚くなると、折り曲げた後の反発力が大きくなる。半導体装置の実装高さを低くするためには、フィルム基材２が折り曲げやすい方がよいため、フィルム基材２の厚みが５０μｍ以下であれば、半導体装置１ａの実装高さは安定して低くすることができる。
【００５９】
また、導体リード４の厚みは、３μｍ以上であり１２μｍ以下に設定することが好ましい。それにより、フィルム基材２を折り曲げた場合にも、柔軟に導体リード４が屈曲し、フィルム基材２の折り曲げ形状を適切に形成することができる。
【００６０】
例えば、導体リード４の厚みを、１２μｍを超えた値の１５μｍに設定すると、導体リード４の折れ曲がっている箇所の内周と外周の曲率差が過大となり、導体リード４の外周表面にクラックが発生しやすくなり、導体リード４が断線する可能性がある。厚みが１５μｍと１２μｍの導体リード４を繰り返し折り曲げ試験により比べてみると、厚さが１５μｍの方が、断線までの折り曲げ回数が７０％程度減少してしまう。つまり、配線の折り曲げ耐性が低下してしまう。
【００６１】
また、導体リード４は、１〜２μｍの表面粗さや形状のばらつきを有しているため、厚みが３μｍより小さい場合には機械的強度が安定せず、場合によっては極度に強度が低下して、折り曲げることで断線するおそれがある。したがって、導体リード４の厚みを３μｍ以上であり１２μｍ以下に設定することが好ましい。
【００６２】
半導体素子５の厚みを５０μｍ以上であり、３５０μｍ以下に設定することが好ましい。それにより、図３に示している、半導体装置１ａをガラス基板１１に実装高さ１６が４００μｍ以下となる。表示ガラス９の厚さ１７は、４００μｍより薄くすると強度が極端に低くなり、搬送過程において割れてしまう等の不具合が生じる。したがって、表示ガラス９の厚さ１７は薄くても４００μｍである。そのため、半導体装置１ａを表示ガラス９の厚み１７内に格納することができる。一方、半導体素子５の厚みが５０μｍ未満になると、半導体素子５の回路を形成している拡散層に対して、チップ厚みを決めるシリコンウエハの裏面研削加工の加工ひずみが影響して半導体素子５の回路特性に悪影響を生じる可能性がある。
【００６３】
次に、半導体装置１ａの寸法について説明する。図９は、打ち抜き前のフィルム基材に形成された複数の半導体装置の平面図である。ＣＯＦ構造の半導体装置は、フープ状の一続きのフィルム基材６１上に、導体リード４や半導体素子５やソルダーレジスト３や封止樹脂７等を連続して形成していき、一続きのフィルム基材６１上に複数の半導体装置１ａを連続して形成する。次に、一続きのフィルム基材６１から、各半導体装置１ａを打ち抜く。
【００６４】
この一続きのフィルム基材６１の幅６２およびスプロケットホール３２の１ピッチ６３は、規格で決まっている。スプロケットホール３２は、半導体装置１ａの各製造工程において、一続きのフィルム基材６１を搬送する際の送りの治具の爪を引っかけるためのものである。スプロケットホール３２の１ピッチ６３は規格で決まっており、４．７５ｍｍが一般的である。
【００６５】
半導体装置１ａの長さ６４は、図３で示しているガラス基板１１上に形成された半導体装置１ａの実装領域の幅３３の２倍の長さ程度とすればよい。ただし、一般的には半導体装置１ａの長さはスプロケットホール３２の１ピッチの整数倍で形成される。そこで、半導体装置１ａの長さ６４は、スプロケットホール３２の間隔の最小単位である４．７５ｍｍ以上である。また、半導体装置１ａの長さ６４は、実装領域の幅３３の２倍以上であって、その値に最も近い４．７５ｍｍの整数倍の長さ以下とすればよい。
【００６６】
例えば半導体素子５の、フィルム基材２に対する長さ６４方向の大きさが３ｍｍ程度であれば、ガラス基板１１の実装面の幅は、半導体素子５に封止領域を加算した長さとなり、６ｍｍ程度必要となる。この場合、半導体装置１ａの長さは、折返しを考慮するとガラス基板１１に実装される半導体装置１ａの長さの２倍程度必要であり、６ｍｍ×２＝１２ｍｍとなる。さらに半導体装置１ａの電気的な検査をするためのプローブ針コンタクトパッドが配置される為、このパッド高さが２ｍｍ程度必要となる。よって、フープ状の連続した半導体装置一つの必要最小限の長さは１２ｍｍ＋２ｍｍ＝１４ｍｍとなる。しかし、一般的にはフープ状の連続した半導体装置１ａの長さ６４はスプロケットホール３２の１ピッチの整数倍で形成される。したがって、スプロケットホール３２の１ピッチの２倍である９．５ｍｍでは不足となり、スプロケットホール３２の１ピッチの３倍である１４．２５ｍｍが必要となる。
【００６７】
なお、図３に示しているように、半導体素子５の幅が大きい場合は、半導体素子５の実装箇所は、フィルム基材２の折り返し箇所（撓んでいる箇所）以外としている。しかし、半導体装置５の幅が十分に小さい場合は、図９の電子部品１８と同様に、例えば、フィルム基材２の折り返し箇所に半導体素子５を実装することもできる。図９は、実施の形態１に係るさらに他のディスプレイ装置の断面図を示している。例えば、図９に示すように、フィルム基材２の折り返し箇所に、半導体素子５が実装される構造の半導体装置１ｂをディスプレイ装置に実装してもよい。
【００６８】
（実施の形態２）
本発明の実施の形態２に係る半導体装置およびディスプレイ装置について図を用いて説明する。図１１は本発明の実施の形態２に係る半導体装置の平面図である。実施の形態２の半導体装置１ｃは、実施の形態１の半導体装置１ａに、アウターリード４ｂが形成されている領域の両端に電子部品実装領域２ａが設けられている構造である。
【００６９】
図１１で示されているように、電子部品実装領域２ａは、導体リード４を覆うようにソルダーレジスト３が形成された箇所である。電子部品実装領域２ａ上には、例えば、コンデンサや抵抗部品等の電子部品１８が実装されている。電子部品１８は、ソルダーレジスト３を貫通して、導体リード４に半田等により接合されている。
【００７０】
このような半導体装置１ｃの実装について図を用いて説明する。図１２は本発明の実施の形態２に係るディスプレイ装置の断面図である。また、図１３は、図１２のＣ−Ｃ′矢視断面図である。半導体装置１ｃを実装する場合には、まず、電子部品実装領域２ａが、半導体素子５が設置された面とは反対側に折り返される。その状態で、さらに、半導体素子５が設置された面とは反対側にフィルム基材２が折り返され、フィルム基材２どうしが接近し、アウターリード４ｂが形成された面が、半導体素子５が設置された面とは反対側を向いている。なお、図１２および図１３においては、見やすさを考慮して、電子部品実装領域２ａのうち電子部品１８が設置されている付近の領域しか図示していない。
【００７１】
このような形状とすることで、フィルム基材２によって形成された間隙３４に、折り込まれた電子部品実装領域２ａに実装された電子部品１８が設置されることになる。したがって、電子部品１８はすでにある間隙３４に配置されるので、あらたに、半導体装置１ｃが大型化しない。つまり、電子部品１８を設けた場合でも、半導体装置１ｃの実装に必要な領域が増えることはない。
【００７２】
なお、フィルム基材２の折り返しは、一度だけでなく複数回繰り返してもよい。半導体装置１ｃに形成された間隙３４か、隣接する半導体装置に干渉しない領域に、電子部品１８を実装したフィルム基材２を折り込めばよい。それにより、各電子部品１８の実装スペースを効率的に設けることができる。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３に係る半導体装置およびディスプレイ装置について説明する。図１４は本発明の実施の形態３に係るディスプレイ装置の断面図である。実施の形態３は、実施の形態１において図３に示したように半導体装置１ａを実装したディスプレイ装置であって、ディスプレイ装置の筐体２５と半導体素子５の裏面とが密着する構成である。なお、ディスプレイ装置において、バックライトの図示は省略している。筐体２５は、すでにディスプレイ装置に備えられている部品で適当なものを用いればよい。また、筐体２５は、アルミ等の熱伝導性の高いものが好ましい。このような構成とすることで、半導体素子５の動作時に発生する熱は、筐体２５に伝導して放熱される。それにより、半導体素子５の発熱による影響である、半導体装置の実装箇所近傍における表示品質低下を防ぐことができる。
【００７４】
さらに、図１５に示しているように、半導体素子５の裏面と筐体２５との間に、熱伝導性の高い熱伝播材料２６を介在させることが好ましい。熱伝播材料２６としては、例えば、放熱シリコーンゴム等を用いればよい。それにより、さらに、半導体素子５からの放熱性が高くなり、半導体素子５の発熱による表示品質の劣化を防ぐことができる。
【００７５】
なお、図１４、図１５では、実施の形態１に係る半導体装置１ａを実装した構成を示したが、半導体装置１ａの代りに、実施の形態２に係る半導体装置１ｃを実装した構成としてもよい。
【００７６】
（実施の形態４）
本発明の実施の形態４に係る半導体装置およびディスプレイ装置について説明する。図１６は本発明の実施の形態４に係るディスプレイ装置の断面図である。実施の形態４の半導体装置は、半導体素子５の裏面に、冷却装置２７が密着設置されている。冷却装置２７は、強制冷却機能を持った装置で、例えば、ペルチェ素子等を用いて構成することができる。このような構成にすることで、半導体素子５を強制的に冷却することができ、半導体素子５が高温になることを防ぐことができる。それにより、半導体素子５で発生した熱により起こる表示ムラなどの表示品質低下も防ぐことができる。
【００７７】
また、図１７に示されているように、半導体素子５の裏面に筐体２５を密着させ、筐体２５に冷却装置を密着させて、半導体素子５から熱を吸収して放熱する筐体２５を強制的に冷却することで、半導体素子５の発熱を抑えることができる。
【００７８】
なお、図１６、図１７では、実施の形態１に係る半導体装置１ａを実装した構成を示したが、半導体装置１ａの代りに、実施の形態２に係る半導体装置１ｃを実装した構成としてもよい。
【００７９】
（実施の形態５）
次に、本発明の実施の形態５に係る半導体装置およびディスプレイ装置について説明する。図１８は本発明の実施の形態５に係るディスプレイ装置の断面図である。実施の形態５は、図３に示している実施の形態１のディスプレイ装置と同様の構成であるが、折り曲げられたフィルム基材２が互いに接近して、形成されている間隙３４に断熱層２８を形成している。断熱層２８を形成することで、半導体素子５で発生した熱が、ガラス基板１１に伝播しにくくすることができる。それにより、半導体素子５からの熱がガラス基板１１には伝わりにくくなるため、表示ムラなどの表示品質低下を防ぐことができる。
【００８０】
断熱層２８は、熱伝導率の低い材料とすればよく、例えば、ガラス繊維等からなる断熱性材料とすればよい。また、断熱層２８の代りに、間隙３４に冷却装置を設置してもよく、それにより、ガラス基板１１への熱の影響を抑制することができる。
【００８１】
また、図１９に示しているように、冷却装置２７を備えた筐体２５が半導体素子５の裏面に密着し、さらに、筐体２５の一部が間隙３４に延設される構成としてもよい。
【００８２】
なお、図１８、図１９では、実施の形態１に係る半導体装置１ａを実装した構成を示したが、半導体装置１ａの代りに、実施の形態２に係る半導体装置１ｃを実装した構成としてもよい。
【００８３】
（実施の形態６）
本発明の実施の形態６に係る半導体装置およびディスプレイ装置について説明する。図２０は本発明の実施の形態６に係る半導体装置の断面図である。図２０に示すように、実施の形態６にかかる半導体装置１ｄは、図１に示している実施の形態１の半導体装置１ａのフィルム基材２の実装時に撓む箇所に、窪み３０を設けた構成である。図２１は本発明の実施の形態６に係るディスプレイ装置の断面図であって、実施の形態６のディスプレイ装置は、ガラス基板１１に半導体装置１ｄを実装した構成である。
【００８４】
このように、フィルム基材２の折り曲げ箇所の内側に窪み３０を設けることで、フィルム基材２の折り曲げに対する反発力が低下する。反発力はフィルム基材２を折り曲げた時の外側表面で最大となる伸びに対して発生する収縮力と、内側表面で最大となる圧縮に対して発生する膨張力から生じる。したがって、フィルム基材２の表面に窪み３０を設けて厚みを薄くした場合は折り曲げ周率が小さくなるため、折り曲げに対する反発力が小さくなる。それにより、容易に折り曲げることができるので、実装後の半導体装置１ｄの高さを低くすることができる。そのため、半導体装置１ｄの容積を小さくして、半導体装置１ｄの設置スペースを小さくして、半導体装置１ｄを小型化することができる。
【００８５】
また、図２２および図２３に示しているように、フィルム基材２の実装時に撓む箇所に、窪みではなく、貫通孔３１を設けた半導体装置１ｅも、本発明の実施形態である。このように、貫通孔３１を形成した場合も、反発力を発生するフィルム基材２の表面積が減少するため反発力が小さくなる。それにより、実装時の半導体装置１ｅの容積を小さくすることができる。
【００８６】
なお、窪み３０および貫通孔３１は、例えば、エッチングまたはプレス等の機械加工によって設ければよい。
【００８７】
なお、実施の形態３〜５のディスプレイ装置において、半導体装置１ａの代りに、実施の形態６の半導体装置１ｄ、１ｅを実装する構成としてもよい。
【００８８】
なお、実施の形態１〜６で示した半導体装置１ａ、１ｂ、１ｃ、１ｄ、１ｅは、ＳＩＰ（システムインパッケージ）等の様々なモジュールを実現することができる。そのため、半導体装置１ａ、１ｂ、１ｃ、１ｄ、１ｅは、ディスプレイ装置だけでなく、例えば、小型薄型が要求される携帯電話やＰＤＡ等の携帯機器の基板に同様にして実装することができる。
【００８９】
なお、実施の形態１〜６で具体的に示した、部品の材料や、構造は、あくまでも一例であり、本発明はこれらの具体例のみに限定されるものではない。
【００９０】
【発明の効果】
本発明の半導体装置およびディスプレイ装置によれば、低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるＣＯＦ構造の半導体装置およびそれを用いたディスプレイ装置を実現する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の平面図
【図２】図１のＡ−Ａ′断面図
【図３】本発明の実施の形態１に係る半導体装置の実装について説明するための断面図
【図４】本発明の実施の形態１に係るディスプレイ装置の平面図
【図５】本発明の実施の形態１に係る半導体装置の配線を模式的に示す平面図
【図６】図５のＢ−Ｂ′矢視断面図
【図７】図６とは異なる半導体装置における図５のＢ−Ｂ′矢視断面図
【図８】本発明の実施の形態１に係る他のディスプレイ装置の断面図
【図９】打ち抜き前のフィルム基材に形成された複数の半導体装置の平面図
【図１０】本発明の実施の形態１に係るさらに他のディスプレイ装置の断面図
【図１１】本発明の実施の形態２に係る半導体装置の平面図
【図１２】本発明の実施の形態２に係るディスプレイ装置の断面図
【図１３】図１２のＣ−Ｃ′矢視断面図
【図１４】本発明の実施の形態３に係るディスプレイ装置の断面図
【図１５】本発明の実施の形態３に係る他のディスプレイ装置の断面図
【図１６】本発明の実施の形態４に係るディスプレイ装置の断面図
【図１７】本発明の実施の形態４に係る他のディスプレイ装置の断面図
【図１８】本発明の実施の形態５に係るディスプレイ装置の断面図
【図１９】本発明の実施の形態５に係る他のディスプレイ装置の断面図
【図２０】本発明の実施の形態６に係る半導体装置の断面図
【図２１】本発明の実施の形態６に係るディスプレイ装置の断面図
【図２２】本発明の実施の形態６に係る他の半導体装置の断面図
【図２３】本発明の実施の形態６に係る他のディスプレイ装置の断面図
【図２４】ディスプレイ装置に実装されたＣＯＧ構造の半導体装置における断面図
【図２５】従来のＣＯＦ構造の半導体装置の平面図
【図２６】従来のＣＯＦ構造の半導体装置の断面図
【図２７】ディスプレイ装置に実装されたＣＯＦ構造の半導体装置における断面図
【符号の説明】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ 半導体装置
２ フィルム基材
２ａ 電子部品実装領域
３ ソルダーレジスト
４ 導体リード
４ａ インナーリード
４ｂ アウターリード
５ 半導体素子
６ バンプ
７ 封止樹脂
８ 金属電極
９ 表示ガラス
１０ バックライト
１１ ガラス基板
１２ 透明電極
１３ 異方性導電フィルム
１６ 実装高さ
１７ 表示ガラスの厚さ
１８ 電子部品
２０ 連結用配線
２１ 貫通用配線
２２ 表面保護膜
２３ 半導体素子内配線
２５ 筐体
２６ 熱伝播材料
２７ 冷却装置
２８ 断熱層
３０ 窪み
３１ 貫通孔
３２ スプロケットホール
３３ 実装領域の幅
３４ 間隙
４１ａ 入力用配線
４１ｂ 出力用配線
４２ 表示信号配線
４３ 配線
６１ 一続きのフィルム基材
６２ 一続きのフィルム基材の幅
６３ スプロケットホールの１ピッチ
６４ 半導体装置の長さ
【発明の属する技術分野】
本発明はテープキャリア型半導体装置およびそれを備えたディスプレイ装置に関するものである。
【０００２】
【従来の技術】
液晶ディスプレイに代表される薄型の表示デバイスには、表示信号を入力するための駆動用の半導体装置が用いられている。このような半導体装置には、薄型、多出力が要求され、実装方法としては、チップ・オン・ガラス（以下ＣＯＧという）構造と、テープ・キャリア・パッケージ（以下ＴＣＰという）構造がある。
【０００３】
まず、ＣＯＧ構造の半導体装置について説明する。図２４はディスプレイ装置に実装されたＣＯＧ構造の半導体装置における断面図である。光源であるバックライト１１０に接続された表示基板であるガラス基板１１１上には、透明基板である表示ガラス１０９が貼り付けられている。ガラス基板１１１上で、表示ガラス１０９が設置されていない領域は、半導体素子１０５の実装領域であり、透明電極１１２が形成されている。半導体素子１０５の電極１０８が、突起電極であるバンプ１０６を介して透明電極１１２と接合される。なお、半導体素子１０５と透明電極１１２との間には、導電性微粒子が配合された異方性導電フィルム１１３があり、その導電性微粒子によって電極１０８と透明電極１１２とが導通される。
【０００４】
次に、ＴＣＰ構造の半導体装置について説明する。ＴＣＰ構造の中でも特に、チップ・オン・フィルム（以下ＣＯＦという）構造は、容易に折り曲げることができて使いやすいフィルム基材を用いる。
【０００５】
ここでは、ＣＯＦ構造の半導体装置について説明する。図２５は、従来のＣＯＦ構造の半導体装置の平面図である。図２６は、図２５のＤ−Ｄ′断面図である。
【０００６】
従来の半導体装置は、絶縁、可撓の性質を有するポリイミド等のフィルム基材１０２上に、配線電極である導体リード１０４が形成され、半導体素子１０５が実装された構成である。半導体素子１０５の電極１０８は、バンプ１０６を介して導体リード１０４と接合されている。また、バンプ１０６の高さはさまざまであり、バンプ１０６がない構成でもよい。また、導体リード１０４には通常メッキが施されている。
【０００７】
半導体素子１０５とフィルム基材１０２との間隙や半導体素子１０５周辺は、表面保護や半導体装置自身の強度確保のために封止樹脂１０７で覆われている。封止樹脂１０７が形成された領域より外側には、ソルダーレジスト１０３が形成され、ソルダーレジスト１０３が形成されていない箇所は、導体リード１０４が露出している。
【０００８】
導体リード１０４のうち、半導体素子１０５の電極１０８と電気的に接続された箇所を含んでいる封止樹脂１０７で覆われている部分は、インナーリード１０４ａである。インナーリード１０４ａは、フィルム基材１０２に密着している。したがって、曲がりを生じやすいフライングリードが存在せず、導体リード１０４を薄膜化することができる。そのため、従来のＴＣＰ構造と比較すると導体リード１０４のエッチング性が向上し、より微細な導体パターンを形成することができる。
【０００９】
また、導体リード１０４のうち、ソルダーレジスト１０３から露出した部分であるアウターリード１０４ｂ、１０４ｃは、ディスプレイ装置に実装される箇所である。
【００１０】
次にＣＯＦ構造の半導体装置の従来の実装状態を説明する。図２７はディスプレイ装置に実装されたＣＯＦ構造の半導体装置における断面図である。図２７において、ディスプレイ装置は、バックライト１１０、ガラス基板１１１および表示ガラス１０９が順次積層されている。ガラス基板１１１のバックライト１１０が設置されている側に、電源及び信号を半導体装置に供給するためのＰＣＢ基板１１４が実装されている。ＣＯＦ構造の半導体装置の一方のアウターリード１０４ｃと、ＰＣＢ基板１１４の電極１１５とが異方性導電フィルム１１３を介して接合されている。また、フィルム基材１０２は、半導体素子１０５が内側になるように折り曲げられ、他方のアウターリード１０４ｂは、ガラス基板１１１の表示ガラス１０９側に形成された透明電極１１２に異方性導電フィルム１１３を介して接合されている。
【００１１】
このような構成で、ＰＣＢ基板１１４からの電源・信号は、アウターリード１０４ｃから半導体素子１０５に入力され、半導体素子１０５での処理の後、アウターリード１０４ｂから、透明電極１１２を介してガラス基板１１１に送られる。
【００１２】
従来のＣＯＦ構造の半導体装置の場合、ガラス基板１１１の片面から、他面側に、フィルム基材１０２を渡らせる構造であるため、フィルム長さが大きくなり、フィルムコストに起因した半導体装置のコストが増大するという問題がある。また、同一の駆動ＩＣを複数個搭載するため、これらに電源や半導体素子動作用の信号を供給するためのＰＣＢ基板１１４が必要であり、ディスプレイ装置のコストが高くなるという問題もある。
【００１３】
また、上述した、ＣＯＧ構造の半導体装置の場合は、フィルムを用いていないため、フィルムコストを排除できるが、半導体素子１０５とガラス基板１１１といったリジットな基板同士をバンプ１０６によって接合するため、バンプ１０６の高さばらつきが生じ易く、接合部のコンタクトが不安定となり接続不良が生じる可能性がある。また、ＡＣＦなどを介して、半導体装置がガラス基板１１１上に直接実装される構成であるため、半導体素子１０５の発熱の影響や半導体素子１０５とガラス基板１１１や異方性導電フィルム１１３の熱膨張率差による機械的応力を受けやすく、半導体装置の実装箇所近傍において、表示ムラなどの表示品質低下が発生するという問題がある。
【００１４】
なお、上述した以外のＣＯＦ構造の半導体装置については、以下の特許文献１〜４に開示されている。
【００１５】
【特許文献１】
特開平６−３４９８９８号公報
【００１６】
【特許文献２】
特開平１１−３５４５８９号公報
【００１７】
【特許文献３】
特開２０００−１９５８９８号公報
【００１８】
【特許文献４】
特開２００１−２３７２８０号公報
【００１９】
【発明が解決しようとする課題】
以上の問題点に鑑み、本発明の半導体装置およびディスプレイ装置によれば、低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるＣＯＦ構造の半導体装置およびそれを用いたディスプレイ装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、外部機器に実装される半導体装置において、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材どうしが折り返されていて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記被覆部から露出された領域の前記配線電極が、前記外部機器の電極に接合されている。
【００２１】
また、本発明のディスプレイ装置は、表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記被覆部から露出された領域が、前記透明電極に接合されている。
【００２２】
【発明の実施の形態】
本発明の半導体装置は、フィルム基材上に半導体素子が実装された構成なので、容易に所望の形に折り曲げることができるため、小容積化が可能であり、小スペースに設置することができる。また、この構造であれば、透明基板の両面を渡す必要がないので、フィルム基材の面積を広くする必要はないため、半導体装置を低コストで作成することができる。
【００２３】
また、前記半導体素子は、突起電極を備え、前記突起電極を介して前記フィルム基材の前記配線電極に接合される構成とすればよい。
【００２４】
また、好ましくは、前記半導体素子が実装された面に、電子部品が実装された電子部品実装領域を備え、前記電子部品実装領域が、前記フィルム基材の前記半導体素子が実装された面の逆方向に折り返され、前記電子部品が、前記フィルム基材の前記半導体素子が実装された面の裏面側に配置される。それにより、電子部品が設置されても半導体装置全体の実装スペースが変化することがなく、半導体装置が大型化することがない。
【００２５】
また、前記電子部品は、抵抗部品およびコンデンサ部品の少なくとも１つを含むようにすればよい。
【００２６】
また、好ましくは、前記折り返されている前記フィルム基材の撓んでいる箇所の内側に、窪みまたは貫通孔が設けられている。それにより、フィルム基材は、容易に折り曲げることができるようになるため、実装後の半導体装置の高さを低くすることができ、半導体装置を小型化することができる。
【００２７】
また、好ましくは、前記半導体素子に密着する放熱部材を備え、前記放熱部材は、前記半導体素子の前記フィルム基材とは逆側に設置されている。それにより、半導体素子が発熱することを抑制し、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００２８】
また、好ましくは、前記半導体素子に密着する放熱部材を備え、前記放熱部材は、前記半導体素子の前記フィルム基材とは逆側に設置されている。それにより、半導体素子が発熱することを抑制し、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００２９】
また、好ましくは、前記折り返されている前記フィルム基材で囲まれた領域に、断熱層が形成されている。それにより、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００３０】
また、好ましくは、前記折り返されている前記フィルム基材で囲まれた領域に、冷却装置が設置されている。それにより、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【００３１】
また、本発明のディスプレイ装置は、前述の半導体装置を実装しているので、低コストで製造できる。さらに、半導体素子の熱による影響は抑制されるので、表示の乱れ等が生じない。
【００３２】
また、好ましくは、前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面からの前記半導体装置の実装高さは、前記透明基板の厚さよりも小さい。それにより、半導体装置によって、ディスプレイ装置の厚みが大きくなることはない。
【００３３】
また、好ましくは、前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面を投影面とした前記半導体装置の正射影が、前記表示基板の表面において、前記透明基板が設けられた箇所以外で、かつ表示基板の領域内に納まっている。それにより、ディスプレイ装置の平面寸法が大きくなることはない。
【００３４】
また、好ましくは、隣接して設置された複数の前記半導体装置を備え、前記表示基板上に形成された連結用配線を介して、隣り合う複数の前記半導体装置がそれぞれ接続されている。それにより、電源および信号等を、隣り合う複数の半導体装置に順次伝送していくことができる。
【００３５】
また、好ましくは、前記複数の半導体装置は、前記複数の半導体装置に共通な電源または、信号を伝送するための貫通用配線をそれぞれ備え、前記貫通用配線は、前記各半導体素子と前記各フィルム基材との間隙に設置されていて、前記貫通用配線で伝送される、前記複数の半導体装置に共通な電源または、信号は、前記連結用配線を介して隣り合う複数の前記半導体素子に順次伝送される。それにより、入力された電源・信号を伝送し、そのまま出力することができる貫通用配線を新たに設置スペースを増やすことなく設置することができる。そのため、ＰＣＢ基板を用いる必要がない。
【００３６】
また、前記各貫通用配線は、前記各フィルム基材上に形成されてもよい。
【００３７】
また、好ましくは、前記各貫通用配線は、前記各半導体素子上に形成されている。それにより、入力時にはフィルム基材上に設置された配線を、貫通用配線として、半導体素子上にまわしてくるので、その際に、配線の位置を変更することができる。そのため、配線レイアウトの自由度が高くなる。
【００３８】
以下、本発明のさらに具体的な実施形態について説明する。
【００３９】
（実施の形態１）
本発明の実施の形態１に係る半導体装置およびディスプレイ装置について、図を用いて説明する。
【００４０】
図１は、実施の形態１の半導体装置の平面図であり、図２は図１のＡ−Ａ′断面図である。半導体装置１ａは、絶縁、可撓の性質を有するポリイミド等のフィルム基材２上に、銅等の金属箔で形成された配線電極である導体リード４が形成され、半導体素子５が実装された構造である。半導体素子５の金属電極８は、突起電極であるバンプ６を介して導体リード４と接続されている。なお、バンプ６の高さはさまざまであり、バンプ６がない構成でもよい。また、導体リード４には通常メッキが施されている。
【００４１】
半導体素子５とフィルム基材２との間隙や半導体素子５の金属電極８周辺は、表面保護や半導体装置１ａ自身の強度確保のために封止樹脂７で覆われている。封止樹脂７が形成された領域より外側には、被覆部であるソルダーレジスト３が形成され、導体リード４の一部を覆っている。ソルダーレジスト３が形成されていない箇所は、導体リード４が露出している。
【００４２】
導体リード４のうち、半導体素子５の金属電極８と電気的に接続された箇所を含んでいる封止樹脂７で覆われていて、フィルム基材２に密着している部分は、インナーリード４ａである。また、導体リード４のうち、ソルダーレジスト３から露出した部分は、アウターリード４ｂであり、ディスプレイ装置との実装箇所である。図１に示されているように、さらに、アウターリード４ｂには、折れ曲がって配置されている入力用配線４１ａと出力用配線４１ｂおよび直線形状である表示信号配線４２がある。
【００４３】
図１および図２は、フィルム基材２が平らな状態を示しているが、半導体装置１ａを実装する場合には、フィルム基材２を折り曲げた状態で実装する。次に、本発明の実施の形態１に係るディスプレイ装置について説明する。図３は本発明の実施の形態１に係る半導体装置の実装について説明するための断面図である。
【００４４】
図３に示しているように、具体的には、半導体装置１ａの形状は、半導体素子５が設置された面とは反対側にフィルム基材２が折り返され、フィルム基材２どうしが接近し、アウターリード４ｂが形成された面が、半導体素子５が設置された面とは反対側を向くような形状である。
【００４５】
図３において、半導体装置１ａが実装されているディスプレイ装置は、例えば、バックライト１０、表示基板であるガラス基板１１および透明基板である表示ガラス９が順次積層された構造である。なお、ＥＬ素子等の発光素子を用いたディスプレイ装置であれば、バックライト１０は不要である。
【００４６】
ガラス基板１１の表示ガラス９側に形成された透明電極１２上に異方性導電フィルム１３等が形成され、半導体装置１ａが実装される。前述したように、半導体装置１ａは、フィルム基材２が半導体素子５側とは逆方向に折り返された形状である。半導体装置１ａのアウターリード４ｂと表示ガラス９の透明電極１２が、異方性導電フィルム１３を介して接合され、電気的に接続されている。
【００４７】
このようにして、半導体装置１ａが実装された場合に、半導体装置１ａの上面（半導体素子５の上面）が、表示ガラス９の上面よりも下側になるようにすることが好ましい。つまり、半導体装置１ａと、異方性導電フィルム１３および透明電極１２との厚さ方向の距離である実装高さ１６が、表示ガラス９の厚さ１７よりも小さいことが好ましい。また、ガラス基板１１上に形成された実装領域の幅３３よりも、実装された半導体装置１ａの幅の方が小さいことが好ましい。したがって、半導体装置１ａをディスプレイ装置に実装しても、半導体装置１ａがガラス基板１１や表示ガラス９の端面および表面で囲まれた空間に格納されるので、ディスプレイ装置が半導体装置１ａが実装されることによって大きくなることはない。
【００４８】
具体的には、表示ガラス９の厚みは４００μｍ〜５００μｍ程度である。また、半導体装置１ａの実装高さ１６は１００μｍ〜４００μｍ程度である。表示ガラス９の厚さ１７は、ディスプレイ装置の表示サイズや、セット用途によって選択され、半導体装置１ａの実装高さ１６は半導体素子５やフィルム基材２の厚みなどを考慮して選択される。
【００４９】
半導体装置１ａは、フィルム基材２上に半導体素子５が実装された構成なので、容易に所望の形に折り曲げることができるため、小容積化が可能であり、小スペースに設置することができる。また、フィルム基材２は、フィルムであるため、容易に折り曲げができ、厚さを薄くすれば、さらに容易に折り曲げることができる。また、半導体装置１ａの実装箇所は一つであり、ガラス基板１１の両面に半導体装置１ａを渡す必要がないので、フィルム基材２の面積を大きくする必要はなく、半導体装置１ａを低コストで作成することができる。また、実施の形態１のディスプレイ装置は、実施の形態１の半導体装置１ａを用いて構成されていることから、ディスプレイ装置全体のコストも低下させることができる。
【００５０】
また、折り曲げられたフィルム基材２の持つ反発力によって、接近しているフィルム基材２どうしは密着せずに間隙３４を形成する。したがって、間隙３４に空気が存在することとなり、半導体素子５が発熱しても空気が断熱材となり、ガラス基板１１に熱を伝えにくくし、半導体素子５とガラス基板１１や異方性導電フィルム１３の熱膨張率差による機械的応力を受けやすく、半導体装置１ａの実装箇所近傍において、表示ムラなどの表示品質低下を防ぐことができる。
【００５１】
このようなディスプレイ装置において、電源および半導体素子の信号等は、入力用配線４１ａから半導体素子５に入力され、半導体素子出力された表示信号は、表示信号配線４２を経由してガラス基板１１に出力され、画像等の表示が行われる。また、入力用配線４１ａから入力された電源および半導体素子の信号等のうち半導体素子５に入力されなかった信号等は、出力用配線４１ｂから半導体装置１ａの外部に出力される。
【００５２】
図４は実施の形態１に係るディスプレイ装置の平面図であり、図で示しているように、半導体装置１ａは、通常、ガラス基板１１上に連続して複数個実装されている。実施の形態１のディスプレイ装置においては、実装された全ての半導体装置１ａの電源および半導体素子の信号等は、複数個設置されたうちの最端部に設置された半導体装置１ａにのみ入力されるので、半導体装置１ａごとにＰＣＢ基板を備える必要がない。最端部の半導体装置１ａに入力される電源および信号等は、図１に示している入力用配線４１ａによって半導体装置１ａに入力される。図１に示した表示信号配線４２からの表示信号は、ガラス基板１１上の配線４３に伝送される。また、半導体素子５に入力されなかった信号等は、図１に示している出力用配線４１ｂから半導体装置１ａの外部に出力される。図４に示しているように、出力された電源および信号は、隣に設置されている半導体装置１ａに、ガラス基板１１上に設置されている連結用配線２０を介して送られる。隣に設置された半導体装置１ａでは、同様に、入力用配線４１ａからその電源および信号等を受け、半導体素子５を動作させ、それ以外の信号等を連結用配線２０を介して隣の半導体装置１ａに伝送する。このようにして、電源および信号が、直列的に、連続して配置された半導体装置１ａに順次伝達されていき、表示面全体の半導体装置１ａが動作される。
【００５３】
図５は、実施の形態１に係る半導体装置の配線を模式的に示す平面図である。フィルム基材２に実装された半導体素子５には、表示信号配線４２と、入力用配線４１ａと、出力用配線４１ｂとが接続されている。さらに、貫通用配線２１が半導体装置１ａ内に設置されている。貫通用配線２１は、連続して配置された各半導体装置１ａに共通な電源および、信号等を、入力用配線４１ａから出力用配線４１ｂに伝送するための配線である。貫通用配線２１は、半導体素子５とフィルム基材２の間隙に配置され、入力用配線４１ａと接続されて、各半導体装置１ａに共通な電源および、信号等を出力用配線４１ｂに伝送する。
【００５４】
図６は、図５のＢ−Ｂ′矢視断面図である。フィルム基材２の上面にインナーリード４ａが形成され、インナーリード４ａと半導体素子５の金属電極８とは、バンプ６を介して接続されている。半導体素子内配線２３は半導体素子５上に設置され、表面保護膜２２によって覆われて保護されている。各半導体装置１ａに共通な電源および、信号等を伝送するための貫通用配線２１は、フィルム基材２上に形成されている。このように、貫通用配線２１を設置することで、隣合って設置された半導体装置１ａ間の共通な電源および、信号等の受け渡しを行なうことができる。
【００５５】
また、図７は、図６の半導体装置とは異なる半導体装置の図５のＡ−Ａ′矢視断面図である。図７で示しているように、貫通用配線２１は、半導体素子内配線２３と同様に、半導体素子５上に設置されている。そのため、図５に示しているように、フィルム基材２に設置された入力用配線４１ａと半導体素子５に設置された貫通用配線２１とが接続される構成となる。例えば、フィルム基材２の内側に設置された入力用配線４１ａを、外側に配置された貫通用配線２１に接続すること等ができる。したがって、３次元的に配線を配置することができ、レイアウトの自由度が増す。
【００５６】
以上のように、半導体装置１ａは、入力用配線４１ａから入力された各半導体装置１ａに共通な電源および、信号等を、貫通用配線２１によって出力用配線４１ｂに伝送することができる。それにより、図４に示すように、ガラス基板１１上に複数の半導体装置１ａを連続に設置したディスプレイ装置は、最端部に設置された半導体装置１ａのみに、電源および信号を供給すればよく、従来の半導体装置のように、個々の半導体装置１ａについてＰＣＢ基板を設置する必要がない。それにより、ディスプレイ装置の小型化および作成におけるコストダウンが可能である。
【００５７】
また、図８は、本発明の実施の形態１に係る他のディスプレイ装置の断面図である。半導体装置１に、例えば、コンデンサや抵抗部品等の電子部品１８を備える場合は、図８に示しているように、実装面となるアウターリード４ｂおよび半導体素子５が形成されている箇所以外に、ソルダーレジスト３を貫通して、電子部品１８を導体リード４に半田等により接合すればよい。なお、その場合は、フィルム基材２を折り曲げることによって、電子部品１８がはずれたり、接合不良が生じたりしないように、電子部品１８の実装する方向および位置を考慮することが望ましい。
【００５８】
半導体装置１ａにおいて、上述したフィルム基材２の厚みは、０μｍよりも大きく、５０μｍ以下とすることが好ましい。それにより、フィルム基材２の折り曲げ形状が適切に形成することができる。例えば、厚みが３８μｍと７５μｍのフィルム基材を比較した結果、厚みが３８μｍの場合の折り曲げ角度が３０度であり、厚みが７５μｍの場合は６０度程度であった。つまり、３８μｍの方が、２倍の曲がりやすさを持っている。フィルム基材２の厚みが５０μｍより厚くなると、折り曲げた後の反発力が大きくなる。半導体装置の実装高さを低くするためには、フィルム基材２が折り曲げやすい方がよいため、フィルム基材２の厚みが５０μｍ以下であれば、半導体装置１ａの実装高さは安定して低くすることができる。
【００５９】
また、導体リード４の厚みは、３μｍ以上であり１２μｍ以下に設定することが好ましい。それにより、フィルム基材２を折り曲げた場合にも、柔軟に導体リード４が屈曲し、フィルム基材２の折り曲げ形状を適切に形成することができる。
【００６０】
例えば、導体リード４の厚みを、１２μｍを超えた値の１５μｍに設定すると、導体リード４の折れ曲がっている箇所の内周と外周の曲率差が過大となり、導体リード４の外周表面にクラックが発生しやすくなり、導体リード４が断線する可能性がある。厚みが１５μｍと１２μｍの導体リード４を繰り返し折り曲げ試験により比べてみると、厚さが１５μｍの方が、断線までの折り曲げ回数が７０％程度減少してしまう。つまり、配線の折り曲げ耐性が低下してしまう。
【００６１】
また、導体リード４は、１〜２μｍの表面粗さや形状のばらつきを有しているため、厚みが３μｍより小さい場合には機械的強度が安定せず、場合によっては極度に強度が低下して、折り曲げることで断線するおそれがある。したがって、導体リード４の厚みを３μｍ以上であり１２μｍ以下に設定することが好ましい。
【００６２】
半導体素子５の厚みを５０μｍ以上であり、３５０μｍ以下に設定することが好ましい。それにより、図３に示している、半導体装置１ａをガラス基板１１に実装高さ１６が４００μｍ以下となる。表示ガラス９の厚さ１７は、４００μｍより薄くすると強度が極端に低くなり、搬送過程において割れてしまう等の不具合が生じる。したがって、表示ガラス９の厚さ１７は薄くても４００μｍである。そのため、半導体装置１ａを表示ガラス９の厚み１７内に格納することができる。一方、半導体素子５の厚みが５０μｍ未満になると、半導体素子５の回路を形成している拡散層に対して、チップ厚みを決めるシリコンウエハの裏面研削加工の加工ひずみが影響して半導体素子５の回路特性に悪影響を生じる可能性がある。
【００６３】
次に、半導体装置１ａの寸法について説明する。図９は、打ち抜き前のフィルム基材に形成された複数の半導体装置の平面図である。ＣＯＦ構造の半導体装置は、フープ状の一続きのフィルム基材６１上に、導体リード４や半導体素子５やソルダーレジスト３や封止樹脂７等を連続して形成していき、一続きのフィルム基材６１上に複数の半導体装置１ａを連続して形成する。次に、一続きのフィルム基材６１から、各半導体装置１ａを打ち抜く。
【００６４】
この一続きのフィルム基材６１の幅６２およびスプロケットホール３２の１ピッチ６３は、規格で決まっている。スプロケットホール３２は、半導体装置１ａの各製造工程において、一続きのフィルム基材６１を搬送する際の送りの治具の爪を引っかけるためのものである。スプロケットホール３２の１ピッチ６３は規格で決まっており、４．７５ｍｍが一般的である。
【００６５】
半導体装置１ａの長さ６４は、図３で示しているガラス基板１１上に形成された半導体装置１ａの実装領域の幅３３の２倍の長さ程度とすればよい。ただし、一般的には半導体装置１ａの長さはスプロケットホール３２の１ピッチの整数倍で形成される。そこで、半導体装置１ａの長さ６４は、スプロケットホール３２の間隔の最小単位である４．７５ｍｍ以上である。また、半導体装置１ａの長さ６４は、実装領域の幅３３の２倍以上であって、その値に最も近い４．７５ｍｍの整数倍の長さ以下とすればよい。
【００６６】
例えば半導体素子５の、フィルム基材２に対する長さ６４方向の大きさが３ｍｍ程度であれば、ガラス基板１１の実装面の幅は、半導体素子５に封止領域を加算した長さとなり、６ｍｍ程度必要となる。この場合、半導体装置１ａの長さは、折返しを考慮するとガラス基板１１に実装される半導体装置１ａの長さの２倍程度必要であり、６ｍｍ×２＝１２ｍｍとなる。さらに半導体装置１ａの電気的な検査をするためのプローブ針コンタクトパッドが配置される為、このパッド高さが２ｍｍ程度必要となる。よって、フープ状の連続した半導体装置一つの必要最小限の長さは１２ｍｍ＋２ｍｍ＝１４ｍｍとなる。しかし、一般的にはフープ状の連続した半導体装置１ａの長さ６４はスプロケットホール３２の１ピッチの整数倍で形成される。したがって、スプロケットホール３２の１ピッチの２倍である９．５ｍｍでは不足となり、スプロケットホール３２の１ピッチの３倍である１４．２５ｍｍが必要となる。
【００６７】
なお、図３に示しているように、半導体素子５の幅が大きい場合は、半導体素子５の実装箇所は、フィルム基材２の折り返し箇所（撓んでいる箇所）以外としている。しかし、半導体装置５の幅が十分に小さい場合は、図９の電子部品１８と同様に、例えば、フィルム基材２の折り返し箇所に半導体素子５を実装することもできる。図９は、実施の形態１に係るさらに他のディスプレイ装置の断面図を示している。例えば、図９に示すように、フィルム基材２の折り返し箇所に、半導体素子５が実装される構造の半導体装置１ｂをディスプレイ装置に実装してもよい。
【００６８】
（実施の形態２）
本発明の実施の形態２に係る半導体装置およびディスプレイ装置について図を用いて説明する。図１１は本発明の実施の形態２に係る半導体装置の平面図である。実施の形態２の半導体装置１ｃは、実施の形態１の半導体装置１ａに、アウターリード４ｂが形成されている領域の両端に電子部品実装領域２ａが設けられている構造である。
【００６９】
図１１で示されているように、電子部品実装領域２ａは、導体リード４を覆うようにソルダーレジスト３が形成された箇所である。電子部品実装領域２ａ上には、例えば、コンデンサや抵抗部品等の電子部品１８が実装されている。電子部品１８は、ソルダーレジスト３を貫通して、導体リード４に半田等により接合されている。
【００７０】
このような半導体装置１ｃの実装について図を用いて説明する。図１２は本発明の実施の形態２に係るディスプレイ装置の断面図である。また、図１３は、図１２のＣ−Ｃ′矢視断面図である。半導体装置１ｃを実装する場合には、まず、電子部品実装領域２ａが、半導体素子５が設置された面とは反対側に折り返される。その状態で、さらに、半導体素子５が設置された面とは反対側にフィルム基材２が折り返され、フィルム基材２どうしが接近し、アウターリード４ｂが形成された面が、半導体素子５が設置された面とは反対側を向いている。なお、図１２および図１３においては、見やすさを考慮して、電子部品実装領域２ａのうち電子部品１８が設置されている付近の領域しか図示していない。
【００７１】
このような形状とすることで、フィルム基材２によって形成された間隙３４に、折り込まれた電子部品実装領域２ａに実装された電子部品１８が設置されることになる。したがって、電子部品１８はすでにある間隙３４に配置されるので、あらたに、半導体装置１ｃが大型化しない。つまり、電子部品１８を設けた場合でも、半導体装置１ｃの実装に必要な領域が増えることはない。
【００７２】
なお、フィルム基材２の折り返しは、一度だけでなく複数回繰り返してもよい。半導体装置１ｃに形成された間隙３４か、隣接する半導体装置に干渉しない領域に、電子部品１８を実装したフィルム基材２を折り込めばよい。それにより、各電子部品１８の実装スペースを効率的に設けることができる。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３に係る半導体装置およびディスプレイ装置について説明する。図１４は本発明の実施の形態３に係るディスプレイ装置の断面図である。実施の形態３は、実施の形態１において図３に示したように半導体装置１ａを実装したディスプレイ装置であって、ディスプレイ装置の筐体２５と半導体素子５の裏面とが密着する構成である。なお、ディスプレイ装置において、バックライトの図示は省略している。筐体２５は、すでにディスプレイ装置に備えられている部品で適当なものを用いればよい。また、筐体２５は、アルミ等の熱伝導性の高いものが好ましい。このような構成とすることで、半導体素子５の動作時に発生する熱は、筐体２５に伝導して放熱される。それにより、半導体素子５の発熱による影響である、半導体装置の実装箇所近傍における表示品質低下を防ぐことができる。
【００７４】
さらに、図１５に示しているように、半導体素子５の裏面と筐体２５との間に、熱伝導性の高い熱伝播材料２６を介在させることが好ましい。熱伝播材料２６としては、例えば、放熱シリコーンゴム等を用いればよい。それにより、さらに、半導体素子５からの放熱性が高くなり、半導体素子５の発熱による表示品質の劣化を防ぐことができる。
【００７５】
なお、図１４、図１５では、実施の形態１に係る半導体装置１ａを実装した構成を示したが、半導体装置１ａの代りに、実施の形態２に係る半導体装置１ｃを実装した構成としてもよい。
【００７６】
（実施の形態４）
本発明の実施の形態４に係る半導体装置およびディスプレイ装置について説明する。図１６は本発明の実施の形態４に係るディスプレイ装置の断面図である。実施の形態４の半導体装置は、半導体素子５の裏面に、冷却装置２７が密着設置されている。冷却装置２７は、強制冷却機能を持った装置で、例えば、ペルチェ素子等を用いて構成することができる。このような構成にすることで、半導体素子５を強制的に冷却することができ、半導体素子５が高温になることを防ぐことができる。それにより、半導体素子５で発生した熱により起こる表示ムラなどの表示品質低下も防ぐことができる。
【００７７】
また、図１７に示されているように、半導体素子５の裏面に筐体２５を密着させ、筐体２５に冷却装置を密着させて、半導体素子５から熱を吸収して放熱する筐体２５を強制的に冷却することで、半導体素子５の発熱を抑えることができる。
【００７８】
なお、図１６、図１７では、実施の形態１に係る半導体装置１ａを実装した構成を示したが、半導体装置１ａの代りに、実施の形態２に係る半導体装置１ｃを実装した構成としてもよい。
【００７９】
（実施の形態５）
次に、本発明の実施の形態５に係る半導体装置およびディスプレイ装置について説明する。図１８は本発明の実施の形態５に係るディスプレイ装置の断面図である。実施の形態５は、図３に示している実施の形態１のディスプレイ装置と同様の構成であるが、折り曲げられたフィルム基材２が互いに接近して、形成されている間隙３４に断熱層２８を形成している。断熱層２８を形成することで、半導体素子５で発生した熱が、ガラス基板１１に伝播しにくくすることができる。それにより、半導体素子５からの熱がガラス基板１１には伝わりにくくなるため、表示ムラなどの表示品質低下を防ぐことができる。
【００８０】
断熱層２８は、熱伝導率の低い材料とすればよく、例えば、ガラス繊維等からなる断熱性材料とすればよい。また、断熱層２８の代りに、間隙３４に冷却装置を設置してもよく、それにより、ガラス基板１１への熱の影響を抑制することができる。
【００８１】
また、図１９に示しているように、冷却装置２７を備えた筐体２５が半導体素子５の裏面に密着し、さらに、筐体２５の一部が間隙３４に延設される構成としてもよい。
【００８２】
なお、図１８、図１９では、実施の形態１に係る半導体装置１ａを実装した構成を示したが、半導体装置１ａの代りに、実施の形態２に係る半導体装置１ｃを実装した構成としてもよい。
【００８３】
（実施の形態６）
本発明の実施の形態６に係る半導体装置およびディスプレイ装置について説明する。図２０は本発明の実施の形態６に係る半導体装置の断面図である。図２０に示すように、実施の形態６にかかる半導体装置１ｄは、図１に示している実施の形態１の半導体装置１ａのフィルム基材２の実装時に撓む箇所に、窪み３０を設けた構成である。図２１は本発明の実施の形態６に係るディスプレイ装置の断面図であって、実施の形態６のディスプレイ装置は、ガラス基板１１に半導体装置１ｄを実装した構成である。
【００８４】
このように、フィルム基材２の折り曲げ箇所の内側に窪み３０を設けることで、フィルム基材２の折り曲げに対する反発力が低下する。反発力はフィルム基材２を折り曲げた時の外側表面で最大となる伸びに対して発生する収縮力と、内側表面で最大となる圧縮に対して発生する膨張力から生じる。したがって、フィルム基材２の表面に窪み３０を設けて厚みを薄くした場合は折り曲げ周率が小さくなるため、折り曲げに対する反発力が小さくなる。それにより、容易に折り曲げることができるので、実装後の半導体装置１ｄの高さを低くすることができる。そのため、半導体装置１ｄの容積を小さくして、半導体装置１ｄの設置スペースを小さくして、半導体装置１ｄを小型化することができる。
【００８５】
また、図２２および図２３に示しているように、フィルム基材２の実装時に撓む箇所に、窪みではなく、貫通孔３１を設けた半導体装置１ｅも、本発明の実施形態である。このように、貫通孔３１を形成した場合も、反発力を発生するフィルム基材２の表面積が減少するため反発力が小さくなる。それにより、実装時の半導体装置１ｅの容積を小さくすることができる。
【００８６】
なお、窪み３０および貫通孔３１は、例えば、エッチングまたはプレス等の機械加工によって設ければよい。
【００８７】
なお、実施の形態３〜５のディスプレイ装置において、半導体装置１ａの代りに、実施の形態６の半導体装置１ｄ、１ｅを実装する構成としてもよい。
【００８８】
なお、実施の形態１〜６で示した半導体装置１ａ、１ｂ、１ｃ、１ｄ、１ｅは、ＳＩＰ（システムインパッケージ）等の様々なモジュールを実現することができる。そのため、半導体装置１ａ、１ｂ、１ｃ、１ｄ、１ｅは、ディスプレイ装置だけでなく、例えば、小型薄型が要求される携帯電話やＰＤＡ等の携帯機器の基板に同様にして実装することができる。
【００８９】
なお、実施の形態１〜６で具体的に示した、部品の材料や、構造は、あくまでも一例であり、本発明はこれらの具体例のみに限定されるものではない。
【００９０】
【発明の効果】
本発明の半導体装置およびディスプレイ装置によれば、低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるＣＯＦ構造の半導体装置およびそれを用いたディスプレイ装置を実現する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の平面図
【図２】図１のＡ−Ａ′断面図
【図３】本発明の実施の形態１に係る半導体装置の実装について説明するための断面図
【図４】本発明の実施の形態１に係るディスプレイ装置の平面図
【図５】本発明の実施の形態１に係る半導体装置の配線を模式的に示す平面図
【図６】図５のＢ−Ｂ′矢視断面図
【図７】図６とは異なる半導体装置における図５のＢ−Ｂ′矢視断面図
【図８】本発明の実施の形態１に係る他のディスプレイ装置の断面図
【図９】打ち抜き前のフィルム基材に形成された複数の半導体装置の平面図
【図１０】本発明の実施の形態１に係るさらに他のディスプレイ装置の断面図
【図１１】本発明の実施の形態２に係る半導体装置の平面図
【図１２】本発明の実施の形態２に係るディスプレイ装置の断面図
【図１３】図１２のＣ−Ｃ′矢視断面図
【図１４】本発明の実施の形態３に係るディスプレイ装置の断面図
【図１５】本発明の実施の形態３に係る他のディスプレイ装置の断面図
【図１６】本発明の実施の形態４に係るディスプレイ装置の断面図
【図１７】本発明の実施の形態４に係る他のディスプレイ装置の断面図
【図１８】本発明の実施の形態５に係るディスプレイ装置の断面図
【図１９】本発明の実施の形態５に係る他のディスプレイ装置の断面図
【図２０】本発明の実施の形態６に係る半導体装置の断面図
【図２１】本発明の実施の形態６に係るディスプレイ装置の断面図
【図２２】本発明の実施の形態６に係る他の半導体装置の断面図
【図２３】本発明の実施の形態６に係る他のディスプレイ装置の断面図
【図２４】ディスプレイ装置に実装されたＣＯＧ構造の半導体装置における断面図
【図２５】従来のＣＯＦ構造の半導体装置の平面図
【図２６】従来のＣＯＦ構造の半導体装置の断面図
【図２７】ディスプレイ装置に実装されたＣＯＦ構造の半導体装置における断面図
【符号の説明】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ 半導体装置
２ フィルム基材
２ａ 電子部品実装領域
３ ソルダーレジスト
４ 導体リード
４ａ インナーリード
４ｂ アウターリード
５ 半導体素子
６ バンプ
７ 封止樹脂
８ 金属電極
９ 表示ガラス
１０ バックライト
１１ ガラス基板
１２ 透明電極
１３ 異方性導電フィルム
１６ 実装高さ
１７ 表示ガラスの厚さ
１８ 電子部品
２０ 連結用配線
２１ 貫通用配線
２２ 表面保護膜
２３ 半導体素子内配線
２５ 筐体
２６ 熱伝播材料
２７ 冷却装置
２８ 断熱層
３０ 窪み
３１ 貫通孔
３２ スプロケットホール
３３ 実装領域の幅
３４ 間隙
４１ａ 入力用配線
４１ｂ 出力用配線
４２ 表示信号配線
４３ 配線
６１ 一続きのフィルム基材
６２ 一続きのフィルム基材の幅
６３ スプロケットホールの１ピッチ
６４ 半導体装置の長さ
Claims (16)
- 部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、外部機器に実装される半導体装置において、
前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に折り返されていて、
前記フィルム基材の前記半導体素子が実装されている面のうち、前記被覆部から露出された領域の前記配線電極が、前記外部機器の電極に接合されることを特徴とする半導体装置。 - 前記半導体素子は、突起電極を備え、
前記突起電極を介して前記フィルム基材の前記配線電極に接合される請求項１に記載の半導体装置。 - 前記半導体素子が実装された面に、電子部品が実装された電子部品実装領域を備え、
前記電子部品実装領域が、前記フィルム基材の前記半導体素子が実装された面の逆方向に折り返され、
前記電子部品が、前記フィルム基材の前記半導体素子が実装された面の裏面側に配置される請求項１または請求項２に記載の半導体装置。 - 前記電子部品は、抵抗部品およびコンデンサ部品の少なくとも１つを含む請求項３に記載の半導体装置。
- 前記折り返されている前記フィルム基材の撓んでいる箇所の内側に、窪みまたは貫通孔が設けられている請求項１に記載の半導体装置。
- 前記半導体素子に密着する放熱部材を備え、
前記放熱部材は、前記半導体素子の前記フィルム基材とは逆側に設置されている請求項１に記載の半導体装置。 - 前記半導体素子に密着する冷却装置を備え、
前記冷却装置は、前記半導体素子の前記フィルム基材とは逆側に設置されている請求項１に記載の半導体装置。 - 前記折り返されている前記フィルム基材で囲まれた領域に、断熱層が形成されている請求項１に記載の半導体装置。
- 前記折り返されている前記フィルム基材で囲まれた領域に、冷却装置が設置されている請求項１に記載の半導体装置。
- 表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、
前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、
前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記被覆部から露出された領域が、前記透明電極に接合されることを特徴とするディスプレイ装置。 - 前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面からの前記半導体装置の実装高さは、前記透明基板の厚さよりも小さい請求項１０に記載のディスプレイ装置。
- 前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面を投影面とした前記半導体装置の正射影が、前記表示基板の表面において、前記透明基板が設けられた箇所以外で、かつ表示基板の領域内に納まっている請求項１０に記載のディスプレイ装置。
- 隣接して設置された複数の前記半導体装置を備え、前記表示基板上に形成された連結用配線を介して、隣り合う複数の前記半導体装置がそれぞれ接続されている請求項１０に記載のディスプレイ装置。
- 前記複数の半導体装置は、前記複数の半導体装置に共通な電源または、信号を伝送するための貫通用配線をそれぞれ備え、
前記貫通用配線は、前記各半導体素子と前記各フィルム基材との間隙に設置されていて、
前記貫通用配線で伝送される、前記複数の半導体装置に共通な電源または、信号は、前記連結用配線を介して隣り合う複数の前記半導体素子に順次伝送される請求項１３に記載のディスプレイ装置。 - 前記各貫通用配線は、前記各フィルム基材上に形成されている請求項１４に記載の半導体装置。
- 前記各貫通用配線は、前記各半導体素子上に形成されている請求項１４に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003020976A JP3908671B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置およびそれを用いたディスプレイ装置 |
| US10/756,121 US6956288B2 (en) | 2003-01-29 | 2004-01-12 | Semiconductor device with folded film substrate and display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003020976A JP3908671B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置およびそれを用いたディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235353A true JP2004235353A (ja) | 2004-08-19 |
| JP3908671B2 JP3908671B2 (ja) | 2007-04-25 |
Family
ID=32732873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003020976A Expired - Fee Related JP3908671B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置およびそれを用いたディスプレイ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6956288B2 (ja) |
| JP (1) | JP3908671B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313186A (ja) * | 2005-05-06 | 2006-11-16 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2008235586A (ja) * | 2007-03-20 | 2008-10-02 | Brother Ind Ltd | 回路素子実装フレキシブル配線材 |
| WO2008146603A1 (ja) | 2007-05-30 | 2008-12-04 | Shindo Company, Ltd. | 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465654B2 (en) | 2004-07-09 | 2008-12-16 | Megica Corporation | Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures |
| US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
| US7452803B2 (en) | 2004-08-12 | 2008-11-18 | Megica Corporation | Method for fabricating chip structure |
| JP2006106077A (ja) * | 2004-09-30 | 2006-04-20 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7547969B2 (en) | 2004-10-29 | 2009-06-16 | Megica Corporation | Semiconductor chip with passivation layer comprising metal interconnect and contact pads |
| KR100652519B1 (ko) * | 2005-07-18 | 2006-12-01 | 삼성전자주식회사 | 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지 |
| CN102157494B (zh) | 2005-07-22 | 2013-05-01 | 米辑电子股份有限公司 | 线路组件 |
| US7742142B2 (en) * | 2005-08-09 | 2010-06-22 | Chunghwa Picture Tubes, Ltd. | Display and tape carrier package structure |
| US7767543B2 (en) * | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
| US7397121B2 (en) | 2005-10-28 | 2008-07-08 | Megica Corporation | Semiconductor chip with post-passivation scheme formed over passivation layer |
| KR100747336B1 (ko) * | 2006-01-20 | 2007-08-07 | 엘에스전선 주식회사 | 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법 |
| JP5504557B2 (ja) * | 2007-09-21 | 2014-05-28 | セイコーエプソン株式会社 | 電気光学装置及び電気光学装置用実装ケース、並びに電子機器 |
| KR101535223B1 (ko) | 2008-08-18 | 2015-07-09 | 삼성전자주식회사 | 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리 |
| KR101189255B1 (ko) * | 2009-10-30 | 2012-10-09 | 매그나칩 반도체 유한회사 | 칩온필름형 반도체 패키지 |
| JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| KR20140038823A (ko) * | 2012-09-21 | 2014-03-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| CN103247233B (zh) * | 2013-04-28 | 2015-09-23 | 京东方科技集团股份有限公司 | 柔性基板、显示装置及在柔性基板上贴附电子器件的方法 |
| US9928767B2 (en) | 2016-01-05 | 2018-03-27 | Futurewei Technologies, Inc. | System and method for testing chip-on-glass bonding quality |
| JP2018155999A (ja) * | 2017-03-21 | 2018-10-04 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN108054188B (zh) * | 2017-12-20 | 2020-11-20 | 上海天马微电子有限公司 | 柔性显示装置 |
| US11581261B2 (en) * | 2018-06-12 | 2023-02-14 | Novatek Microelectronics Corp. | Chip on film package |
| US10937713B2 (en) * | 2018-06-12 | 2021-03-02 | Novatek Microelectronics Corp. | Chip on film package |
| CN114585173A (zh) * | 2022-03-02 | 2022-06-03 | 北京京东方技术开发有限公司 | 一种显示装置及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3766439A (en) * | 1972-01-12 | 1973-10-16 | Gen Electric | Electronic module using flexible printed circuit board with heat sink means |
| JP2721093B2 (ja) * | 1992-07-21 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| JP2973782B2 (ja) | 1993-06-11 | 1999-11-08 | 日立電線株式会社 | Ｔａｂ用フィルムキャリア及びその製造方法 |
| US5386341A (en) * | 1993-11-01 | 1995-01-31 | Motorola, Inc. | Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape |
| US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
| JPH1022589A (ja) * | 1996-04-29 | 1998-01-23 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
| US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
| JP3087728B2 (ja) | 1998-06-04 | 2000-09-11 | 日本電気株式会社 | Ｔａｂ用フィルムキャリア |
| KR100574278B1 (ko) | 1998-11-27 | 2006-09-22 | 삼성전자주식회사 | 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈 |
| US6441476B1 (en) * | 2000-10-18 | 2002-08-27 | Seiko Epson Corporation | Flexible tape carrier with external terminals formed on interposers |
| JP2001237280A (ja) | 2000-02-22 | 2001-08-31 | Nec Corp | テープキャリア型半導体装置および可撓性フィルム接続基板 |
| CN1207785C (zh) * | 2000-03-21 | 2005-06-22 | 三菱电机株式会社 | 半导体器件、电子装置的制造方法、电子装置和携带式信息终端 |
| KR20030029743A (ko) * | 2001-10-10 | 2003-04-16 | 삼성전자주식회사 | 플랙서블한 이중 배선기판을 이용한 적층 패키지 |
| US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7246431B2 (en) * | 2002-09-06 | 2007-07-24 | Tessera, Inc. | Methods of making microelectronic packages including folded substrates |
| US6924551B2 (en) * | 2003-05-28 | 2005-08-02 | Intel Corporation | Through silicon via, folded flex microelectronic package |
-
2003
- 2003-01-29 JP JP2003020976A patent/JP3908671B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-12 US US10/756,121 patent/US6956288B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313186A (ja) * | 2005-05-06 | 2006-11-16 | Sanyo Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP4692067B2 (ja) * | 2005-05-06 | 2011-06-01 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| JP2008235586A (ja) * | 2007-03-20 | 2008-10-02 | Brother Ind Ltd | 回路素子実装フレキシブル配線材 |
| US7994425B2 (en) | 2007-03-20 | 2011-08-09 | Brother Kogyo Kabushiki Kaisha | Flexible wiring cable |
| WO2008146603A1 (ja) | 2007-05-30 | 2008-12-04 | Shindo Company, Ltd. | 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3908671B2 (ja) | 2007-04-25 |
| US20040145052A1 (en) | 2004-07-29 |
| US6956288B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3908671B2 (ja) | 半導体装置およびそれを用いたディスプレイ装置 | |
| US9818732B2 (en) | Chip-on-film package and device assembly including the same | |
| US7599193B2 (en) | Tape circuit substrate with reduced size of base film | |
| US8017959B2 (en) | Light source and liquid crystal display device using the same | |
| TW200530676A (en) | Driver chip and display apparatus having the same | |
| US20030058230A1 (en) | Flat-panel type display apparatus | |
| JP5537736B2 (ja) | 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置 | |
| US20090008771A1 (en) | Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel | |
| US20110204497A1 (en) | Semiconductor integrated circuit and method for manufacturing the same | |
| JP2012164846A (ja) | 半導体装置、半導体装置の製造方法、及び表示装置 | |
| US20180049324A1 (en) | Semiconductor packages and display devices including the same | |
| KR20050015422A (ko) | 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법 | |
| KR102446203B1 (ko) | 구동칩 및 이를 포함하는 표시 장치 | |
| JP2010238540A (ja) | 発光モジュールおよびその製造方法 | |
| KR100658442B1 (ko) | 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치 | |
| TW201806109A (zh) | 半導體裝置、顯示面板總成、半導體結構 | |
| US7943855B2 (en) | Flexible printed circuit board and electronic component assembly | |
| JP2011029504A (ja) | 実装構造体 | |
| US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
| JP2010267954A (ja) | 電子機器 | |
| US7307339B2 (en) | Semiconductor device having curved leads offset from the center of bonding pads | |
| US20230369265A1 (en) | Film package and package module including the same | |
| US20240096904A1 (en) | Chip-on-film package and display device including the same | |
| JP2005259924A (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
| US20220139799A1 (en) | Chip on film package and display apparatus including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3908671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |