JP2012164846A - 半導体装置、半導体装置の製造方法、及び表示装置 - Google Patents

半導体装置、半導体装置の製造方法、及び表示装置 Download PDF

Info

Publication number
JP2012164846A
JP2012164846A JP2011024629A JP2011024629A JP2012164846A JP 2012164846 A JP2012164846 A JP 2012164846A JP 2011024629 A JP2011024629 A JP 2011024629A JP 2011024629 A JP2011024629 A JP 2011024629A JP 2012164846 A JP2012164846 A JP 2012164846A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
heat
semiconductor device
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011024629A
Other languages
English (en)
Inventor
Isao Yoshino
功 吉野
Toru Kume
徹 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011024629A priority Critical patent/JP2012164846A/ja
Priority to US13/363,954 priority patent/US20120193803A1/en
Publication of JP2012164846A publication Critical patent/JP2012164846A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】半導体チップと放熱部材間の熱接続の信頼性を高める手段を提供する。
【解決手段】ドライバアセンブリは、リード配線１２が設けられたシート状の配線シート１０と、配線シート１０上に実装され、リード配線１２に対して電気接続されるドライバチップ２０と、ドライバチップ２０を部分的に収容する収容部３６が設けられ、かつドライバチップ２０に対して熱接続された放熱板３０と、を備え、配線シート１０と放熱板３０とは、収容部３６に収容されたドライバチップ２０を挟持するように互いに固着され、収容部３６の深さは、ドライバチップ２０から離間する方向へ配線シート１０が延在するに応じて、放熱板３０側へ配線シート１０が近接するように設定されている。
【選択図】図３

Description

本発明は、半導体装置、半導体装置の製造方法、及び表示装置に関する。
表示装置（プラズマ表示装置、液晶表示装置、有機ＥＬ表示装置など）の高解像度化及び大画面化に伴って、表示装置に組み込まれるドライバの発熱対策の確保が強く要望されている。表示装置への組込み後、熱影響によりドライバが動作不良となると、表示装置全体が故障品として取り扱われてしまうためである。なお、表示装置の高解像度化及び大画面化に伴って、それに組み込まれるドライバの駆動負荷容量が増大し、ドライバの消費電力が増加し、ドライバの動作に伴う発熱量も増大している。
特許文献１には、放熱グリスを介して放熱板に対してＳＯＩチップを実装し、ＳＩＯチップの構成基板を放熱板に対して電気接続する技術が開示されている（特許文献１の図３参照）。これによって、アドレスドライバＩＣとシステムＧＮＤとの間の配線インピーダンスを低減して、アドレスドライバＩＣのＧＮＤ電位の安定化を図っている。
特許文献２には、ＣＯＦ(Chip on Flexible printed circuit)タイプの半導体パッケージが開示されている（特許文献２の図２参照）。特許文献２の図２に示すように、フレキシブルフィルム上にＩＣチップが実装され、ＩＣチップを覆う態様で、フレキシブルフィルム上に熱パッドが実装されている。ＩＣチップと熱パッドとは、双方の対向面間に存する接着層を介して互いに固着している。ＩＣチップで生じた熱は、熱パッドを介して放熱される。特許文献２では、その図２のＢ、Ｃで示された部分に与えられるストレスによって、ＩＣチップから熱パッドが離脱してしまうことが問題点として指摘されている。特許文献２では、熱パッドに対してスロットを設け、ＩＣチップの角部がスロットにより保持されるように工夫している（例えば、特許文献２の図６Ａ乃至８Ｂ参照）。
特開２０１０−２８７８６６号公報 米国特許出願公開ＵＳ２００８／００２３８２２
表示装置への組み込み後、ドライバ素子の発熱、他の装置の発熱等によって、ドライバ素子の実装基板、及びドライバ素子に対して熱接続された放熱板等が膨張／収縮することが想定される。実装基板及び放熱板の熱膨張自体、又は実装基板及び放熱板間の熱膨張差等の影響によって、ドライバ素子と放熱板間の位置変位を招く場合があり得る。ドライバ素子の動作／非動作の連続によって、ドライバ素子と放熱板間の位置変動が繰り返されるおそれもある。具体的なメカニズムは個々の場合に依存するが、表示装置への組み込み後の熱影響によって、ドライバ素子から放熱板への排熱が劣化してしまうおそれがある。なお、ドライバ素子から放熱板への排熱の劣化メカニズムは、ドライバアセンブリの構成、液晶表示装置へのドライバアセンブリの組み込み態様等に依存するものと考えられる。
上述の説明から明らかなように、半導体チップと放熱部材間の熱接続の信頼性を高めることが強く望まれている。なお、表示装置を一例として課題説明したが、この点を理由として本発明の技術的範囲を狭く解釈することは許されない。本発明は、様々な種類の半導体チップに適用可能であり、表示装置に組み込まれる半導体チップに限定されるべきものではない。また、半導体チップと放熱部材間の熱接続が劣化するタイミングは任意であり、表示装置への組み込み後の場合に限られるべきものではない。半導体チップと放熱部材間の熱接続が劣化する原因は任意であり、上述の熱影響以外の原因（例えば、機械的なストレス）であっても良い。
本発明に係る半導体装置は、リード配線が設けられたシート状の配線部材と、前記配線部材上に実装され、前記リード配線に対して電気接続される半導体チップと、前記半導体チップを部分的に収容する収容部が設けられ、かつ前記半導体チップに対して熱接続された放熱部材と、を備え、前記配線部材と前記放熱部材とは、前記収容部に収容された前記半導体チップを挟持するように互いに固着され、前記収容部の深さは、前記半導体チップから離間する方向へ前記配線部材が延在するに応じて、前記放熱部材側へ前記配線部材が近接するように設定されている。この構成を採用することによって、半導体チップと放熱板間の密着度を高める力を生じさせることが可能となり、半導体チップと放熱部材間の熱接続の信頼性を効果的に高めることができる。
本発明に係る半導体装置の製造方法は、リード配線が設けられたシート状の配線部材に半導体チップを電気接続し、放熱部材に前記半導体チップを部分的に収納する収容部を形成し、前記半導体チップを前記放熱部材の前記収容部に収容して熱接続し、前記収容部の深さが前記半導体チップから離間する方向へ前記配線部材が延在するに応じて前記放熱部材側へ前記配線部材が近接するように、前記配線部材と前記放熱部材とを互いに固着する。
本発明によれば、半導体チップと放熱部材間の熱接続の信頼性を効果的に高めることができる。
実施の形態１にかかるドライバアセンブリの上面図である。 実施の形態１にかかるドライバアセンブリの背面図である。 実施の形態１にかかるドライバアセンブリの断面模式図である。 実施の形態１にかかるドライバアセンブリの拡大断面模式図である。 実施の形態１にかかるドライバアセンブリの拡大断面模式図である。 実施の形態１にかかるドライバアセンブリの製造工程図である。 実施の形態１にかかるドライバアセンブリの製造工程図である。 実施の形態１にかかるドライバアセンブリの製造工程図である。 実施の形態２にかかるドライバアセンブリの上面図である。 実施の形態２にかかるドライバアセンブリの断面模式図である。 実施の形態３にかかるドライバアセンブリの上面図である。 実施の形態３にかかるドライバアセンブリの断面模式図である。 実施の形態４にかかる表示装置を示す概略図である。 実施の形態４にかかるドライバアセンブリの組み付け状態を示す模式図である。
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施形態では、任意の種類の半導体チップに対して熱接続される放熱部材に対して半導体チップを部分的に収容する収容部を設ける。半導体チップが実装された配線部材と放熱部材とは、収容部に収容された半導体チップを挟持するように互いに固着される。収容部の深さは、半導体チップから離間する方向へ配線部材が延在するに応じて、放熱部材側へ配線部材が近接するように設定されている。これによって、半導体チップと放熱部材間の熱接続の信頼性を効果的に高めることができる。
半導体チップと放熱部材間の熱接続の信頼性が高められる具体的なメカニズムは個々の場合に依存するが、現段階における技術的検討を説明する。相対的に配線部材が放熱部材の方向に撓んで実装される場合で、配線部材よりも放熱部材が大きく熱膨張する場合、放熱部材に対して固着した配線部材は、放熱部材の線膨張に応じて線膨張方向に引っ張り力を受け、配線部材に実装された半導体チップが放熱部材側へ付勢されることになる。収容部の深さ設定によって、半導体チップから離間する方向へ配線部材が延在するに応じて、放熱部材側へ配線部材が近接するように構成されているため、配線部材が引っ張り力を受けることによって収容部の深さが浅くなる方向に力を受けるためである。相対的に放熱部材が配線部材の方向に撓んで実装される場合で、放熱部材よりも配線部材が大きく熱膨張する場合にも同様の効果が得られる。
以下、図１乃至８を参照しながら、本実施形態について説明する。なお、以下では、表示装置に組み込まれるドライバを例に挙げて説明するが、本願発明の技術的範囲はこれに限られるべきものではなく、他の様々なアセンブリに適用することができる。
なお、上下左右等の方向を示す用語は図面を正面視することを前提とする。図面は、主として発明説明を目的として用意されたものであり、実際の寸法を反映していないこともあり得る。以下の技術説明は、出願時点におけるものであり、その後の技術の進展等を通じて改良される点も含む。
図１は、ドライバアセンブリの上面図である。図２は、ドライバアセンブリの背面図である。図３は、ドライバアセンブリの断面模式図である。図４及び図５は、ドライバアセンブリの拡大断面模式図である。図６乃至図８は、ドライバアセンブリの製造工程図である。
図１乃至図３（特に図３）に示すように、ドライバアセンブリ（半導体装置）１００は、配線シート（配線部材）１０、ドライバチップ（半導体チップ、ＩＣ(Integrated Circuit)チップ）２０、及び放熱板（放熱部材）３０が、この順で積層された積層部品である。ドライバチップ２０は、封止樹脂（封止材料、封止部）１５によって、配線シート１０上に固定されている。放熱板３０は、接着剤（接着部）４０を介して、配線シート１０上に固着している。ドライバチップ２０の上面と放熱板３０の下面間には、グリス（熱伝達性を備える流動性材料）５０が介在している。なお、配線シート１０は、絶縁層１１、リード配線層（以下、リード配線層を単にリード配線と呼ぶこともある）１２、及びフィルム層１３が積層した積層体である。
図１乃至図３から明らかなように、ドライバチップ２０は、配線シート１０に対してインナーリードボンディングされる。配線シート１０は、外部装置に対してアウターリードボンディングされる。ドライバアセンブリ１００は、全体として可撓性を有し、Ｕ字状に屈曲した態様にて表示装置内に組み込まれる。
図１に示すように、配線シート１０は、矩形部１０ａ、及びテーパー部１０ｂを有する。放熱板３０は、配線シート１０と同様、矩形部３０ａ、及びテーパー部３０ｂを有する。図２に示すように、リード配線１２ａ〜１２ｃは、テーパー部１０ｂに設けられ、リード配線１２ｄ〜１２ｊは、矩形部１０ａに設けられる。図１及び図２から明らかなように、配線シート１０の上面視形状は、リード配線の配置態様に応じたものとなっている。図面の都合上少ないリード配線本数で図示しているが、現実にはテーパー部に配置されるリード配線はドライバの入力端子及び電源端子であり、その本数は十数本程度である。矩形部に配置されるリード配線はドライバの出力端子であり、その本数は数百本から千本を超えるものもある。矩形部のリード配線の端子部分のピッチを最小ピッチにして、テーパー部のリード配線の端子部分のピッチをそれより大きくするのが一般的である。
図２に示すように、リード配線１２ａ〜１２ｊの両端は、絶縁層１１から露出している。リード配線１２ａの右端は、ドライバチップ２０の左端子にバンプ接続（インナーリードボンディング）される。リード配線１２ｂ、１２ｃも同様である。リード配線１２ｄの左端は、ドライバチップの右端子にバンプ接続される。リード配線１２ｅ〜１２ｊについても同様である。なお、リード線の本数、及びその配線態様は任意である。ドライバチップ２０には、３個の端子が配列された左端子列、および７個の端子が配列された右端子例が設けられている。ドライバチップ２０に設けられる端子数は任意である。リード配線１２ａ〜１２ｃから成るリード線群は、ドライバチップ２０から離間するに応じて幅広となる。リード配線１２ｄ〜１２ｊから成るリード線群についても同様である。この例では絶縁層１１は透明性を有するため、ドライバアセンブリ１００の外観から絶縁層１１に被覆されたリード配線１２が視認可能である。絶縁層１１を不透明層としても良い。
図１及び図２に示すように、ドライバチップ２０の周囲にはデバイスホールＨ１が設けられている。デバイスホールＨ１は、配線シート１０のフィルム層１３に設けられた開口である。デバイスホールＨ１を介して封止樹脂１５が注入／塗布され、リード配線１２に対してバンプ接続されたドライバチップ２０が配線シート１０に対して位置固定される。封止樹脂１５が不透明な場合には、ドライバアセンブリ１００の外観からデバイスホールＨ１を視認することはできなくなる。
図３に示すように、配線シート１０と放熱板３０とは、ドライバチップ２０を閉じ込めるように接着剤４０を介して固着される。ドライバチップ２０は、上下方向から配線シート１０と放熱板３０間に挟み込まれる。なお、接着剤４０の塗布範囲は任意である。好適には、少なくともドライバチップ２０を挟んで両側に接着剤４０を塗布すれば良い。
接着剤４０は、例えば、アクリル系の接着剤である。両面テープを接着剤４０として活用しても良い。両面テープは、セパレータ（母材）の一面上に接着層が堆積されたものである。例えば、接着層付きのセパレータを放熱板３０に対して押し当てて、セパレータを放熱板３０から剥がすことによって、放熱板３０上に接着層を設けることができる。接着層付きの放熱板３０を配線シート１０上に配置することで両者が瞬時に固着する。
図３に示すように、配線シート１０は、絶縁層１１、リード配線層１２、及びフィルム層１３が積層した積層部材である。フィルム層１３の材質／厚みは、配線シート１０の可撓性を確保できるように選定されている。フィルム層１３は、例えば、ポリイミド等の樹脂から成る。リード配線層１２は、導電性を有していれば良く、例えば、アルミニウム(AL)、銅(Cu)等の金属材料、導電性樹脂等から成る。絶縁層１１は、リード配線層１２を被覆する。絶縁層１１は、例えば、ソルダーレジスト等から成る。リード配線層１２が絶縁層１１から露出したコンタクト領域で、電気的接続が確保される。
図３に示すように、放熱板３０は、凹部３６を有するようにプレス加工されており、平坦部３１、傾斜部３２、平坦部３３、傾斜部３４、及び平坦部３５が連続した形状を有する。平坦部３１、平坦部３５は、同一のｘｙ面内に存在する。傾斜部３２は、平坦部３１と平坦部３３とを接続する。平坦部３３は、平坦部３１、３５とは異なるｘｙ平面内に存在する。傾斜部３４は、平坦部３３と平坦部３５とを接続する。なお、放熱板３０は平板状であるため、凹部３６に応じて凸部３７が設けられる。放熱板３０は、アルミニウム(Al)、ステンレス鋼(SUS)等の金属板である。
放熱板３０をアルミニウム板をプレス加工して形成する場合は、好適には、加工するアルミニウム板の厚さは０．３ｍｍ以上かつ２ｍｍ未満であることが好ましい。０．３ｍｍ以上の厚さが必要な理由は、プレス加工で凹部３６の形状を保つ硬性を確保するためである。また、２ｍｍ以上のアルミニウム板にプレス加工で凹部３６を形成しようとすると、加工に伴ってバリ等が発生し、金属くずになる可能性が高いため、信頼性の低下または製造コストの増加を伴うからである。
放熱板３０をステンレス鋼板をプレス加工して形成する場合は、好適には、加工するステンレス鋼板の厚さは０．１ｍｍ以上かつ１ｍｍ未満であることが好ましい。０．１ｍｍ以上の厚さが必要な理由は、プレス加工で凹部３６の形状を保つ硬性を確保するためである。また、１ｍｍ以上のステンレス鋼板をプレス加工しようとするとコストが増加するからである。
その他の材料から放熱板３０を形成する場合も同様に、必要な放熱効果を得られる条件の範囲内で形成コストを抑えられる材料を選択することが好ましい。
可撓性を有する配線シート１０と比較して、放熱板３０は、硬性を有する。換言すれば、放熱板３０は、配線シート１０ほどの可撓性を有しない。図３に示す範囲Ｒ１０では、放熱板３０によって機械的強度が確保されている。
放熱板３０の凹部３６は、ドライバチップ２０を部分的に収納する収容部である。冒頭説明から明らかなように、本実施形態では、放熱板３０の凹部３６の深さは、ドライバチップ２０から離間する方向へ配線シート１０が延在するに応じて、放熱板３０側へ配線シート１０が近接するように設定されている。図３から明らかなように、配線シート１０は、ドライバチップ２０から離間するに応じて、放熱板３０側へ近接する部分を有する。換言すれば、配線シート１０にも、凹部１７が設けられている。凹部１７は、傾斜面１７ａを内側面として有する。なお、図３に示すように傾斜面１７ａは必ずしも直線状に形成されるものではなく、撓んだ状態となる場合もある。
配線シート１０に傾斜部分が設けられることは、主として放熱板３０の凹部３６の深さがドライバチップ２０の厚さより浅く設定されているためである。図３に示す状態のとき、ドライバチップ２０は、上下から圧縮される方向の応力を受けた状態で、配線シート１０と放熱板３０との間に挟み込まれ、ドライバチップ２０と放熱板３０間の熱接続がより十分なものとなる。
ドライバチップ２０と放熱板３０間の熱接続の信頼性が高められる具体的なメカニズムは個々の場合に依存するが、現段階における技術的な検討内容は上述のとおりである。つまり、配線シート１０よりも放熱板３０が大きく熱膨張する場合、放熱板３０に対して固着した配線シート１０は、放熱板３０の膨張に応じて同膨張方向へ引っ張られ、この配線シート１０に実装されたドライバチップ２０が放熱板３０側へ付勢されることになる。凹部３６の深さ設定によって、ドライバチップ２０から離間する方向へ配線シート１０が延在するに応じて、放熱板３０側へ配線シート１０が近接するためである。なお、図３に示すように、上側の長い矢印は放熱板の伸長を示し、下側の短い矢印は配線シート１０の伸長を示す。矢印の長さは伸長量を模式的に示しており、放熱板３０の伸長量は、配線シート１０（フィルム層１３）の伸長量よりも大きいことが分かる。
より具体的には、放熱板３０がアルミ、配線シート１０の強度部材がポリイミド、ドライバチップ２０がシリコンである場合で考える。アルミの線膨張係数は２３ｐｐｍ／℃程度、ポリイミドの線膨張係数は５から１０ｐｐｍ／℃程度、シリコンの線膨張係数は２．４ｐｐｍ／℃程度である。ポリイミドは組成により線膨張係数の幅が大きいが、表示パネルの主材料であるガラス（線膨張係数８ｐｐｍ／℃程度）に近い値にすることでアウターリードボンディングの精度を高められるようにする。
図４で説明すると、ドライバアセンブリの製造時の温度（約２５℃）から最高温度（１２５℃程度）に変化した時に、放熱板３０の左右の接着剤４０の内側間の長さは最大でｙ方向に２３ｐｐｍ／℃×１００℃≒２，３００ｐｐｍ程度伸び、配線シートはｙ方向に８ｐｐｍ／℃×１００℃≒８００ｐｐｍ程度伸びる。この差１，５００ｐｐｍ程度を吸収できるように、配線シート１０の傾斜部の長さに応じて傾斜角度の最小値を設計する。
また、この時同時に、放熱板３０の凹部３６の深さＤも２，３００ｐｐｍ程度深くなり、ドライバチップ２０の高さＨが２．４ｐｐｍ／℃×１００℃≒２４０ｐｐｍ程度高くなる。この差ができるだけ小さくなるように配線シート１０の傾斜部の長さに応じて傾斜角度を設計する。
図４に示すように、平坦部３３の下面を基準面としたとき、配線シート１０の傾斜位置の外側に位置する配線シート１０の上面までの間隔Ｄは、配線シート１０の傾斜位置の内側に位置する配線シート１０の上面までの間隔Ｈよりも狭い。これによって、配線シート１０に対して十分な変形を付与することができ、ドライバチップ２０と放熱板３０間の熱接続の信頼性を効果的に高めることができる。なお、図４に示す範囲Ｒ２０は、デバイスホールＨ１の形成範囲に相当する。
図４に併せて図５に詳細に示すように、ドライバチップ２０は、半導体基板２１と配線層２２とを有し、半導体基板２１は、研磨等によって裏面から薄板化され、その裏面に粗面Ｓ２１が形成されている。半導体基板２１の薄板化によって、半導体基板２１の前面に形成される能動素子（不図示）から生じる熱をより効率的に放熱板３０に伝達することが可能になる。もちろん、半導体基板２１の裏面は鏡面仕上げにして放熱板３０との接触面積を広くする方が放熱に関して有利なことは言うまでもない。しかし、鏡面仕上げはコストが高くなるため、粗面Ｓ２１を残したままにすることでドライバチップ２０の製造コストを上げないようにする。それでも熱伝導性グリス５０の働きにより、半導体基板２０と放熱板３０とは十分な熱的接続を持つことができる。なお、図４及び図５に示すように、ドライバチップ２０は、バンプ１６を介してリード線に電気接続される。
グリス５０は、熱伝導性を有し、粘度が高い半固体である。グリス５０は、好適には、シリコーン系グリスである。グリス５０の熱伝導性を向上させるために、銀等の熱伝導性が高いフィラーを混入することが好ましい。グリス５０は、接着剤４０と比較して、流動性を有する。接着剤４０は、変性によって固化するものが多く、その流動性は高くない。他方、グリス５０は、常温において粘性を有し、ある程度の流動性を有する。ドライバアセンブリ１００の構成部品に対して外部からストレスが付与された場合にも、グリス５０の流動性によって、ドライバチップ２０と放熱板３０間の熱接続が好適に確保される。Ｕ字状に曲げられストレスがドライバアセンブリ１００全体に付与された場合にも、グリス５０の流動性によって、ドライバチップ２０と放熱板３０間の熱接続が好適に確保される。熱影響によって、ドライバアセンブリ１００の構成部品が膨張／収縮したとしても、グリス５０の流動性によって、ドライバチップ２０と放熱板３０間の熱接続が好適に確保される。なお、グリス５０の層厚は、粗面Ｓ２１に生じている凹部を埋めるのに必要十分な程度とすることが好ましい。グリス５０の層厚を抑えることで、ドライバチップ２０から放熱板３０への放熱特性を良好なものとすることができる。
図６乃至図８を参照して、ドライバアセンブリ１００の製造方法について説明する。なお、以下に説明する製造手順は、当業者をすれば適宜変更可能であり、本発明の技術的範囲は、以下の説明から狭く解釈されるべきものではない。
まず、図６に示すように、配線シート１０に対してドライバチップ２０をバンプ実装し、ドライバチップ２０の端子と配線シート１０のリード配線１２間を電気的に接続する。この状態のとき、配線シート１０は、略平坦に存在する。次に、デバイスホールＨ１を介して、図６を正面視して、封止樹脂１５を上方から注入する。注入された樹脂は、デバイスホールＨ１を介して、配線シート１０の下方へ回り込み、ドライバチップ２０と配線シート１０間の空間を埋める。封止樹脂１５は、熱硬化型／紫外線硬化型のいずれでも良く、他のタイプの材料を採用しても良い。このようにして図６に示すように、配線シート１０に対してドライバチップ２０が実装される。なお、配線シート１０は、別途、通常の半導体プロセスの活用によって製造されるものとする。
放熱板３０は、別途、図７に示す工程を経る。まず、平板状の金属板をプレス加工して、図７（ａ）に示すように成形する。次に、図７（ｂ）に示すように、放熱板３０の凹部の底面にグリス５０を塗布する。次に、図７（ｃ）に示すように、放熱板３０の凹部の外周に位置する鍔部（平坦部３１、３５に相当）上に接着剤４０を塗布する。
作業性を向上させるため、両面テープを接着剤４０として活用しても良い。接着層付きセパレータを放熱板３０に対して押し当てて剥離することによって、セパレータ上の接着層は放熱板３０上に貼付される。
次に、図８に示すように、図６に示す部品と図７に示す部品とを貼り合わせる。具体的には、図８（ａ）に示すように、放熱板３０の凹部の底面上にドライバチップ２０を載せ、放熱板３０の凹部の底面に塗布されたグリス５０とドライバチップ２０間を接触させる。
次に、図８（ｂ）に示すように、放熱板３０の鍔部に対して配線シート１０を固着させ、放熱板３０の鍔部に予め塗布された接着剤４０を介して、放熱板３０と配線シート１０とを固着させる。なお、接着剤４０として、熱硬化型／紫外線硬化型接着剤を用いても良い。ただし、この場合には、固着の即時性を確保するため、好適には、紫外線硬化型接着剤を用いるとよい。
以下、半導体チップと放熱部材間の熱接続の信頼性を高められる点について補足的に説明する。なお、次説明は、現段階の検討に基づき、仮にその説明内容に誤認が含まれたとしても、本願発明の技術的範囲に影響を及ぼすことは無いものとする。
ドライバアセンブリ１００が表示装置内にて通常動作する際には、表示装置内の他の部品由来の熱又はドライバチップ２０の動作に伴う熱が生じる。これらの熱に応じて、放熱板３０、ドライバチップ２０は、大きく膨張する。他方、配線シート１０は、それと比較してあまり熱膨張しない。
放熱板３０とドライバチップ２０間の平面（図３のｘｙ平面）内の位置変動は、流動性を有するグリス５０によって吸収される。従って、グリス５０を介して、ドライバチップ２０と放熱板３０の熱接続は損なわれない。
放熱板３０と配線シート１０間の位置変動は、流動性を有するグリス５０によって吸収される。放熱板３０の平面伸長に応じて、配線シート１０も平面内にて外側へ引っ張られるため、配線シート１０の凹部は浅くなる方向へ変位し、ドライバチップ２０は放熱板３０側へ変位する。これによって、配線シート１０と放熱板３０間に上下方向からドライバチップ２０が挟まれた形とすることができ、ドライバチップ２０と放熱板３０間の密着度を十分に高めることができる。放熱板３０とドライバチップ２０間にはグリス５０が介在しているため、この密着性の向上がストレス原因となることは抑制されている。
放熱板３０とドライバチップ２０間の垂直面（図３のｚｙ平面）内の位置変動は、流動性を有するグリス５０によって吸収される。従って、機械的なストレスが放熱板３０からドライバチップ２０に対して付与されることは低減される。その逆の場合も同様である。
ドライバアセンブリ１００は、Ｕ字状等に曲げられる場合がある。この場合にも、グリス５０によって、ドライバチップ２０と放熱板３０の熱接続は好適に確保される。
実施の形態２
図９及び図１０を参照して実施の形態２について説明する。本実施形態では、実施の形態１とは異なる構成の配線シート１０を用いる。このような場合であっても、実施の形態１と同様の効果を得ることができる。
図９及び図１０に模式的に示すように、リード配線層１２はフィルム層１３上に積層される。図１０に示すように、フィルム層１３、リード配線層１２、および絶縁層１１は、この順で積層されている。インナーリードボンディング箇所とアウターリードボンディング箇所は、同じ側に配置される。
実施の形態３
図１１及び図１２を参照して実施の形態３について説明する。本実施形態では、実施の形態１及び２とは異なる構成の配線シート１０を用いる。このような場合であっても、実施の形態１及び２と同様の効果を得ることができる。
図１１及び図１２に模式的に示すように、フィルム層１３にはデバイスホールとしての開口が設けられていない。図１２に示すように、封止樹脂１５は、配線シート１０上に実装されたドライバチップ２０の横方向から注入されることになる。配線シート１０に対して開口を設ける工程が不要となる。従って、ドライバアセンブリ１００の低コスト化を図ることが可能になる。さらに、開口部を支えるためのフィルム層１３の強度が不要になるため、フィルムの厚さを薄くすることができ、ドライバアセンブリ１００の低コスト化とより柔軟な可撓性を得ることが可能になる。
実施の形態４
図１３及び図１４を参照して実施の形態４について説明する。本実施形態では、実施の形態１乃至３に開示されたドライバアセンブリ１００が組み込まれる表示装置を開示する。このような場合であっても、実施の形態１乃至３と同様の効果を得ることができる。
図１３に示すように、表示装置２００は、複数のドライバアセンブリ１００、複数のプリント基板１１０、表示パネル１２０を含む。ドライバアセンブリ１００は、プリント基板１１０に対してアウターリードボンディングされ、かつ、表示パネル１２０に対してアウターリードボンディングされる。なお、表示パネル１２０には、データ線Ｌ１、スキャン線Ｌ２が格子状に形成されており、データ線Ｌ１とスキャン線Ｌ２との交点に画素が設けられる。スキャン線により選択された画素に対してデータ線を介して所定値が供給される。なお、表示パネルの種類は、プラズマ表示パネル、液晶表示パネル、有機ＥＬ表示パネルなどが例示される。
図１４に示すように、ドライバアセンブリ１００は、Ｕ字状に曲げられた状態で、プリント基板１１０と表示パネル１２０間に設けられる。配線シート１０の矩形部１０ａの端辺にて露出したリード線は、表示パネル１２０に設けられた端子に接続される。配線シート１０のテーパー部１０ｂの端辺にて露出したリード線は、プリント基板１１０に設けられた端子に接続される。なお、プリント基板１１０は、表示パネル１２０の背面に実装される。ドライバアセンブリ１００に可撓性を付与し、プリント基板１１０及び表示パネル１２０間を接続することによって、表示パネル１２０を囲む枠面積を小さくすることが可能になる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。半導体チップは、表示装置のドライバ素子に限られるものではなく、他の様々な機能素子であっても良い。配線部材、放熱部材の具体的な形状、材料等は任意である。各実施形態は互いに独立したものではなく、相互に適宜組み合わせ等することができ、その相乗効果も主張可能なものとする。
１００ ドライバアセンブリ

１０ 配線シート
２０ ドライバチップ
３０ 放熱板
４０ 接着剤
５０ グリス

１１ 絶縁層
１２ リード配線
１３ フィルム層
１５ 封止樹脂
１６ バンプ
１７ 凹部
１７ａ 傾斜面
２１ 半導体基板
２２ 配線層

１１０ プリント基板
１２０ 表示パネル
２００ 表示装置

Claims (10)

  1. リード配線が設けられたシート状の配線部材と、
    前記配線部材上に実装され、前記リード配線に対して電気接続される半導体チップと、
    前記半導体チップを部分的に収容する収容部が設けられ、かつ前記半導体チップに対して熱接続された放熱部材と、を備え、
    前記配線部材と前記放熱部材とは、前記収容部に収容された前記半導体チップを挟持するように互いに固着され、
    前記収容部の深さは、前記半導体チップから離間する方向へ前記配線部材が延在するに応じて、前記放熱部材側へ前記配線部材が近接するように設定されている、半導体装置。
  2. 前記半導体チップから前記放熱部材への熱移動を介在する流動性材料を更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線部材と前記放熱部材とを互いに接着する接着剤を更に備えることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記放熱部材の熱膨張係数は、前記配線部材の構成層である樹脂層の熱膨張係数よりも大きいことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記半導体チップは、封止材料を介して、前記配線部材に対して位置固定されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記配線部材は、可撓性を有し、
    前記放熱部材は、前記配線部材と比較して硬質であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記放熱部材は、平板状の金属板であり、
    前記金属板には、前記収容部として機能する凹部が設けられていることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記半導体チップは、表示装置の駆動素子であることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 請求項１乃至８のいずれか一項に記載の半導体装置と、
    前記配線基板の前記リード端子が電気的に接続される基板と、
    前記配線基板の前記リード端子が電気的に接続される表示パネルと、
    を備える表示装置。
  10. リード配線が設けられたシート状の配線部材に半導体チップを電気接続し、
    放熱部材に前記半導体チップを部分的に収納する収容部を形成し、
    前記半導体チップを前記放熱部材の前記収容部に収容して熱接続し、
    前記収容部の深さが前記半導体チップから離間する方向へ前記配線部材が延在するに応じて前記放熱部材側へ前記配線部材が近接するように、前記配線部材と前記放熱部材とを互いに固着する、半導体装置の製造方法。
JP2011024629A 2011-01-28 2011-02-08 半導体装置、半導体装置の製造方法、及び表示装置 Withdrawn JP2012164846A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011024629A JP2012164846A (ja) 2011-02-08 2011-02-08 半導体装置、半導体装置の製造方法、及び表示装置
US13/363,954 US20120193803A1 (en) 2011-01-28 2012-02-01 Semiconductor device, method for producing semiconductor device, and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011024629A JP2012164846A (ja) 2011-02-08 2011-02-08 半導体装置、半導体装置の製造方法、及び表示装置

Publications (1)

Publication Number Publication Date
JP2012164846A true JP2012164846A (ja) 2012-08-30

Family

ID=46576682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011024629A Withdrawn JP2012164846A (ja) 2011-01-28 2011-02-08 半導体装置、半導体装置の製造方法、及び表示装置

Country Status (2)

Country Link
US (1) US20120193803A1 (ja)
JP (1) JP2012164846A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146479A (ja) * 2015-02-06 2016-08-12 奕力科技股▲ふん▼有限公司 半導体パッケージ構造
JP2017201668A (ja) * 2016-05-06 2017-11-09 豊田合成株式会社 半導体発光素子の製造方法
KR20180070919A (ko) * 2016-12-19 2018-06-27 엘지디스플레이 주식회사 표시장치의 cof
JP2022105251A (ja) * 2020-12-31 2022-07-13 ▲き▼邦科技股▲分▼有限公司 半導体放熱パッケージ構造

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10688554B2 (en) 2013-09-16 2020-06-23 Harry Bazerkanian Non-rotating wheel cap
US9327340B1 (en) * 2013-09-16 2016-05-03 Harry Bazerkanian Method and apparatus for constructing a floating wheel cap
CN104035222A (zh) * 2014-06-13 2014-09-10 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN105990276A (zh) * 2015-03-06 2016-10-05 奕力科技股份有限公司 具有散热结构的软性基板半导体封装装置
TWI697079B (zh) * 2019-03-06 2020-06-21 南茂科技股份有限公司 薄膜覆晶封裝結構
US11710677B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Ultraviolet (UV)-curable sealant in a microelectronic package
TWI738596B (zh) * 2020-12-23 2021-09-01 頎邦科技股份有限公司 撓性半導體封裝構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2010287866A (ja) * 2009-06-15 2010-12-24 Renesas Electronics Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146479A (ja) * 2015-02-06 2016-08-12 奕力科技股▲ふん▼有限公司 半導体パッケージ構造
KR101815252B1 (ko) * 2015-02-06 2018-01-05 아이엘아이 테크놀로지 코포레이션 방열 소자를 포함하는 반도체 패키지 구조물
JP2017201668A (ja) * 2016-05-06 2017-11-09 豊田合成株式会社 半導体発光素子の製造方法
KR20180070919A (ko) * 2016-12-19 2018-06-27 엘지디스플레이 주식회사 표시장치의 cof
KR102589241B1 (ko) * 2016-12-19 2023-10-12 엘지디스플레이 주식회사 표시장치의 cof
JP2022105251A (ja) * 2020-12-31 2022-07-13 ▲き▼邦科技股▲分▼有限公司 半導体放熱パッケージ構造
JP7152544B2 (ja) 2020-12-31 2022-10-12 ▲き▼邦科技股▲分▼有限公司 半導体放熱パッケージ構造

Also Published As

Publication number Publication date
US20120193803A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
US9818732B2 (en) Chip-on-film package and device assembly including the same
JP3908671B2 (ja) 半導体装置およびそれを用いたディスプレイ装置
KR100723492B1 (ko) 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
US7821115B2 (en) Tape carrier package including a heat dissipation element
KR101896348B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
US20030058230A1 (en) Flat-panel type display apparatus
US20090316063A1 (en) Liquid crystal display device
US9826667B2 (en) Display device
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
WO2007020697A1 (ja) フラットディスプレイ装置
CN112951093B (zh) 显示模组和显示装置
JP2008021819A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
CN114181641B (zh) 复合胶带及显示装置
US20080284765A1 (en) Plasma display device and signal transmitting unit for plasma display device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
KR20140125673A (ko) Cof 패키지 및 이를 포함하는 표시 장치
US20110261541A1 (en) Driving device, display panel module, display apparatus, and method of manufacturing driving device
JP2005109254A (ja) 集積回路搭載基板およびこれを備えた表示装置
CN116363948A (zh) 显示装置
JP5466966B2 (ja) 配線板、半導体装置、半導体モジュール及びディスプレイ装置
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
CN111448539A (zh) 触控显示屏及其制作方法以及显示设备
US20130032940A1 (en) Chip package structure
KR101388976B1 (ko) 테이프 캐리어 패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513