JP3908671B2 - 半導体装置およびそれを用いたディスプレイ装置 - Google Patents

半導体装置およびそれを用いたディスプレイ装置 Download PDF

Info

Publication number
JP3908671B2
JP3908671B2 JP2003020976A JP2003020976A JP3908671B2 JP 3908671 B2 JP3908671 B2 JP 3908671B2 JP 2003020976 A JP2003020976 A JP 2003020976A JP 2003020976 A JP2003020976 A JP 2003020976A JP 3908671 B2 JP3908671 B2 JP 3908671B2
Authority
JP
Japan
Prior art keywords
semiconductor
display
substrate
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2003020976A
Other languages
English (en)
Other versions
JP2004235353A (ja
Inventor
順一 上野
隆将 田中
道治 鳥居
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP2003020976A priority Critical patent/JP3908671B2/ja
Publication of JP2004235353A publication Critical patent/JP2004235353A/ja
Application granted granted Critical
Publication of JP3908671B2 publication Critical patent/JP3908671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Description

【0001】
【発明の属する技術分野】
本発明はテープキャリア型半導体装置およびそれを備えたディスプレイ装置に関するものである。
【0002】
【従来の技術】
液晶ディスプレイに代表される薄型の表示デバイスには、表示信号を入力するための駆動用の半導体装置が用いられている。このような半導体装置には、薄型、多出力が要求され、実装方法としては、チップ・オン・ガラス(以下COGという)構造と、テープ・キャリア・パッケージ(以下TCPという)構造がある。
【0003】
まず、COG構造の半導体装置について説明する。図24はディスプレイ装置に実装されたCOG構造の半導体装置における断面図である。光源であるバックライト110に接続された表示基板であるガラス基板111上には、透明基板である表示ガラス109が貼り付けられている。ガラス基板111上で、表示ガラス109が設置されていない領域は、半導体素子105の実装領域であり、透明電極112が形成されている。半導体素子105の電極108が、突起電極であるバンプ106を介して透明電極112と接合される。なお、半導体素子105と透明電極112との間には、導電性微粒子が配合された異方性導電フィルム113があり、その導電性微粒子によって電極108と透明電極112とが導通される。
【0004】
次に、TCP構造の半導体装置について説明する。TCP構造の中でも特に、チップ・オン・フィルム(以下COFという)構造は、容易に折り曲げることができて使いやすいフィルム基材を用いる。
【0005】
ここでは、COF構造の半導体装置について説明する。図25は、従来のCOF構造の半導体装置の平面図である。図26は、図25のD−D′断面図である。
【0006】
従来の半導体装置は、絶縁、可撓の性質を有するポリイミド等のフィルム基材102上に、配線電極である導体リード104が形成され、半導体素子105が実装された構成である。半導体素子105の電極108は、バンプ106を介して導体リード104と接合されている。また、バンプ106の高さはさまざまであり、バンプ106がない構成でもよい。また、導体リード104には通常メッキが施されている。
【0007】
半導体素子105とフィルム基材102との間隙や半導体素子105周辺は、表面保護や半導体装置自身の強度確保のために封止樹脂107で覆われている。封止樹脂107が形成された領域より外側には、ソルダーレジスト103が形成され、ソルダーレジスト103が形成されていない箇所は、導体リード104が露出している。
【0008】
導体リード104のうち、半導体素子105の電極108と電気的に接続された箇所を含んでいる封止樹脂107で覆われている部分は、インナーリード104aである。インナーリード104aは、フィルム基材102に密着している。したがって、曲がりを生じやすいフライングリードが存在せず、導体リード104を薄膜化することができる。そのため、従来のTCP構造と比較すると導体リード104のエッチング性が向上し、より微細な導体パターンを形成することができる。
【0009】
また、導体リード104のうち、ソルダーレジスト103から露出した部分であるアウターリード104b、104cは、ディスプレイ装置に実装される箇所である。
【0010】
次にCOF構造の半導体装置の従来の実装状態を説明する。図27はディスプレイ装置に実装されたCOF構造の半導体装置における断面図である。図27において、ディスプレイ装置は、バックライト110、ガラス基板111および表示ガラス109が順次積層されている。ガラス基板111のバックライト110が設置されている側に、電源及び信号を半導体装置に供給するためのPCB基板114が実装されている。COF構造の半導体装置の一方のアウターリード104cと、PCB基板114の電極115とが異方性導電フィルム113を介して接合されている。また、フィルム基材102は、半導体素子105が内側になるように折り曲げられ、他方のアウターリード104bは、ガラス基板111の表示ガラス109側に形成された透明電極112に異方性導電フィルム113を介して接合されている。
【0011】
このような構成で、PCB基板114からの電源・信号は、アウターリード104cから半導体素子105に入力され、半導体素子105での処理の後、アウターリード104bから、透明電極112を介してガラス基板111に送られる。
【0012】
従来のCOF構造の半導体装置の場合、ガラス基板111の片面から、他面側に、フィルム基材102を渡らせる構造であるため、フィルム長さが大きくなり、フィルムコストに起因した半導体装置のコストが増大するという問題がある。また、同一の駆動ICを複数個搭載するため、これらに電源や半導体素子動作用の信号を供給するためのPCB基板114が必要であり、ディスプレイ装置のコストが高くなるという問題もある。
【0013】
また、上述した、COG構造の半導体装置の場合は、フィルムを用いていないため、フィルムコストを排除できるが、半導体素子105とガラス基板111といったリジットな基板同士をバンプ106によって接合するため、バンプ106の高さばらつきが生じ易く、接合部のコンタクトが不安定となり接続不良が生じる可能性がある。また、ACFなどを介して、半導体装置がガラス基板111上に直接実装される構成であるため、半導体素子105の発熱の影響や半導体素子105とガラス基板111や異方性導電フィルム113の熱膨張率差による機械的応力を受けやすく、半導体装置の実装箇所近傍において、表示ムラなどの表示品質低下が発生するという問題がある。
【0014】
なお、上述した以外のCOF構造の半導体装置については、以下の特許文献1〜4に開示されている。
【0015】
【特許文献1】
特開平6−349898号公報
【0016】
【特許文献2】
特開平11−354589号公報
【0017】
【特許文献3】
特開2000−195898号公報
【0018】
【特許文献4】
特開2001−237280号公報
【0019】
【発明が解決しようとする課題】
以上の問題点に鑑み、本発明の半導体装置およびディスプレイ装置によれば、低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるCOF構造の半導体装置およびそれを用いたディスプレイ装置を提供することを目的とする。
【0020】
【課題を解決するための手段】
本発明の第1の半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、ガラス基板と表示ガラスから構成された外部機器に実装される半導体装置であって前記外部機器は、前記ガラス基板の表面に前記表示ガラスが設けられ、前記ガラス基板の表面の前記表示ガラスが設けられた領域を除く部分に透明電極が形成され、前記半導体装置が前記外部機器へ実装されたときに、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に折り返されていて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域の前記配線電極が、前記透明電極に接合され、前記ガラス基板の表面から前記半導体装置の実装高さは、前記表示ガラスの厚さよりも小さい
本発明の第2の半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、ガラス基板と表示ガラスから構成された外部機器に実装される半導体装置であって、前記外部機器は、前記ガラス基板の表面に前記表示ガラスが設けられ、前記ガラス基板の表面の前記表示ガラスが設けられた領域を除く部分に透明電極が形成され、前記半導体装置が前記外部機器へ実装されたときに、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に折り返されていて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域の前記配線電極が、前記透明電極に接合され、前記ガラス基板の表面を投影面とした前記半導体装置の正射影が、前記ガラス基板の表面において、前記表示ガラスが設けられた箇所以外で、かつガラス基板の領域内に納まっている
本発明の第3の半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、外部機器に実装される半導体装置において、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に折り返されていて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域の前記配線電極が、前記外部機器の電極に接合され、前記半導体素子に密着する冷却装置を備え、前記冷却装置は、前記半導体素子の前記フィルム基材とは逆側に設置されている。
【0021】
また、本発明の第1のディスプレイ装置は、表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域が、前記透明電極に接合され、前記表示基板の表面からの前記半導体装置の実装高さは、前記透明基板の厚さよりも小さい
本発明の第2のディスプレイ装置は、表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域が、前記透明電極に接合され、前記表示基板の表面を投影面とした前記半導体装置の正射影が、前記表示基板の表面において、前記透明基板が設けられた箇所以外で、かつ前記表示基板の領域内に納まっている
【0022】
【発明の実施の形態】
本発明の半導体装置は、フィルム基材上に半導体素子が実装された構成なので、容易に所望の形に折り曲げることができるため、小容積化が可能であり、小スペースに設置することができる。また、この構造であれば、透明基板の両面を渡す必要がないので、フィルム基材の面積を広くする必要はないため、半導体装置を低コストで作成することができる。
【0023】
また、前記半導体素子は、突起電極を備え、前記突起電極を介して前記フィルム基材の前記配線電極に接合される構成とすればよい。
【0024】
また、好ましくは、前記半導体素子が実装された面に、電子部品が実装された電子部品実装領域を備え、前記電子部品実装領域が、前記フィルム基材の前記半導体素子が実装された面の逆方向に折り返され、前記電子部品が、前記フィルム基材の前記半導体素子が実装された面のうち、前記半導体素子が実装された部分の裏面側に配置される。それにより、電子部品が設置されても半導体装置全体の実装スペースが変化することがなく、半導体装置が大型化することがない。
【0025】
また、前記電子部品は、抵抗部品およびコンデンサ部品の少なくとも1つを含むようにすればよい。
【0026】
また、好ましくは、前記折り返されている前記フィルム基材の撓んでいる箇所の内側に、窪みまたは貫通孔が設けられている。それにより、フィルム基材は、容易に折り曲げることができるようになるため、実装後の半導体装置の高さを低くすることができ、半導体装置を小型化することができる。
【0027】
また、好ましくは、前記半導体素子に密着する放熱部材を備え、前記放熱部材は、前記半導体素子の前記フィルム基材とは逆側に設置されている。それにより、半導体素子が発熱することを抑制し、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【0028】
た、前記第3の半導体装置は、前記半導体素子に密着する冷却装置を備え、前記冷却装置は、前記半導体素子の前記フィルム基材とは逆側に設置されている。それにより、半導体素子が発熱することを抑制し、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【0029】
また、好ましくは、前記折り返されている前記フィルム基材で囲まれた領域に、断熱層が形成されている。それにより、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【0030】
また、好ましくは、前記折り返されている前記フィルム基材で囲まれた領域に、冷却装置が設置されている。それにより、表示基板への熱による影響を抑制し、表示の乱れを防ぐことができる。また、熱膨張率差による機械的応力の影響も防ぐことができる。
【0031】
また、本発明のディスプレイ装置は、前述の半導体装置を実装しているので、低コストで製造できる。さらに、半導体素子の熱による影響は抑制されるので、表示の乱れ等が生じない。
【0032】
た、前記第1のディスプレイ装置は、前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面からの前記半導体装置の実装高さは、前記透明基板の厚さよりも小さい。それにより、半導体装置によって、ディスプレイ装置の厚みが大きくなることはない。
【0033】
た、前記第2のディスプレイ装置は、前記半導体装置を前記透明電極に接合した場合の、前記表示基板の表面を投影面とした前記半導体装置の正射影が、前記表示基板の表面において、前記透明基板が設けられた箇所以外で、かつ前記表示基板の領域内に納まっている。それにより、ディスプレイ装置の平面寸法が大きくなることはない。
【0034】
また、好ましくは、隣接して設置された複数の前記半導体装置を備え、前記表示基板上に形成された連結用配線を介して、隣り合う複数の前記半導体装置がそれぞれ接続されている。それにより、電源および信号等を、隣り合う複数の半導体装置に順次伝送していくことができる。
【0035】
また、好ましくは、前記複数の半導体装置は、前記複数の半導体装置に共通な電源または、信号を伝送するための貫通用配線をそれぞれ備え、前記貫通用配線は、前記各半導体素子と前記各フィルム基材との間隙に設置されていて、前記貫通用配線で伝送される、前記複数の半導体装置に共通な電源または、信号は、前記連結用配線を介して隣り合う複数の前記半導体素子に順次伝送される。それにより、入力された電源・信号を伝送し、そのまま出力することができる貫通用配線を新たに設置スペースを増やすことなく設置することができる。そのため、PCB基板を用いる必要がない。
【0036】
また、前記各貫通用配線は、前記各フィルム基材上に形成されてもよい。
【0037】
また、好ましくは、前記各貫通用配線は、前記各半導体素子上に形成されている。それにより、入力時にはフィルム基材上に設置された配線を、貫通用配線として、半導体素子上にまわしてくるので、その際に、配線の位置を変更することができる。そのため、配線レイアウトの自由度が高くなる。
【0038】
以下、本発明のさらに具体的な実施形態について説明する。
【0039】
(実施の形態1)
本発明の実施の形態1に係る半導体装置およびディスプレイ装置について、図を用いて説明する。
【0040】
図1は、実施の形態1の半導体装置の平面図であり、図2は図1のA−A′断面図である。半導体装置1aは、絶縁、可撓の性質を有するポリイミド等のフィルム基材2上に、銅等の金属箔で形成された配線電極である導体リード4が形成され、半導体素子5が実装された構造である。半導体素子5の金属電極8は、突起電極であるバンプ6を介して導体リード4と接続されている。なお、バンプ6の高さはさまざまであり、バンプ6がない構成でもよい。また、導体リード4には通常メッキが施されている。
【0041】
半導体素子5とフィルム基材2との間隙や半導体素子5の金属電極8周辺は、表面保護や半導体装置1a自身の強度確保のために封止樹脂7で覆われている。封止樹脂7が形成された領域より外側には、被覆部であるソルダーレジスト3が形成され、導体リード4の一部を覆っている。ソルダーレジスト3が形成されていない箇所は、導体リード4が露出している。
【0042】
導体リード4のうち、半導体素子5の金属電極8と電気的に接続された箇所を含んでいる封止樹脂7で覆われていて、フィルム基材2に密着している部分は、インナーリード4aである。また、導体リード4のうち、ソルダーレジスト3から露出した部分は、アウターリード4bであり、ディスプレイ装置との実装箇所である。図1に示されているように、さらに、アウターリード4bには、折れ曲がって配置されている入力用配線41aと出力用配線41bおよび直線形状である表示信号配線42がある。
【0043】
図1および図2は、フィルム基材2が平らな状態を示しているが、半導体装置1aを実装する場合には、フィルム基材2を折り曲げた状態で実装する。次に、本発明の実施の形態1に係るディスプレイ装置について説明する。図3は本発明の実施の形態1に係る半導体装置の実装について説明するための断面図である。
【0044】
図3に示しているように、具体的には、半導体装置1aの形状は、半導体素子5が設置された面とは反対側にフィルム基材2が折り返され、フィルム基材2どうしが接近し、アウターリード4bが形成された面が、半導体素子5が設置された面とは反対側を向くような形状である。
【0045】
図3において、半導体装置1aが実装されているディスプレイ装置は、例えば、バックライト10、表示基板であるガラス基板11および透明基板である表示ガラス9が順次積層された構造である。なお、EL素子等の発光素子を用いたディスプレイ装置であれば、バックライト10は不要である。
【0046】
ガラス基板11の表示ガラス9側に形成された透明電極12上に異方性導電フィルム13等が形成され、半導体装置1aが実装される。前述したように、半導体装置1aは、フィルム基材2が半導体素子5側とは逆方向に折り返された形状である。半導体装置1aのアウターリード4bと表示ガラス9の透明電極12が、異方性導電フィルム13を介して接合され、電気的に接続されている。
【0047】
このようにして、半導体装置1aが実装された場合に、半導体装置1aの上面(半導体素子5の上面)が、表示ガラス9の上面よりも下側になるようにすることが好ましい。つまり、半導体装置1aと、異方性導電フィルム13および透明電極12との厚さ方向の距離である実装高さ16が、表示ガラス9の厚さ17よりも小さいことが好ましい。また、ガラス基板11上に形成された実装領域の幅33よりも、実装された半導体装置1aの幅の方が小さいことが好ましい。したがって、半導体装置1aをディスプレイ装置に実装しても、半導体装置1aがガラス基板11や表示ガラス9の端面および表面で囲まれた空間に格納されるので、ディスプレイ装置が半導体装置1aが実装されることによって大きくなることはない。
【0048】
具体的には、表示ガラス9の厚みは400μm〜500μm程度である。また、半導体装置1aの実装高さ16は100μm〜400μm程度である。表示ガラス9の厚さ17は、ディスプレイ装置の表示サイズや、セット用途によって選択され、半導体装置1aの実装高さ16は半導体素子5やフィルム基材2の厚みなどを考慮して選択される。
【0049】
半導体装置1aは、フィルム基材2上に半導体素子5が実装された構成なので、容易に所望の形に折り曲げることができるため、小容積化が可能であり、小スペースに設置することができる。また、フィルム基材2は、フィルムであるため、容易に折り曲げができ、厚さを薄くすれば、さらに容易に折り曲げることができる。また、半導体装置1aの実装箇所は一つであり、ガラス基板11の両面に半導体装置1aを渡す必要がないので、フィルム基材2の面積を大きくする必要はなく、半導体装置1aを低コストで作成することができる。また、実施の形態1のディスプレイ装置は、実施の形態1の半導体装置1aを用いて構成されていることから、ディスプレイ装置全体のコストも低下させることができる。
【0050】
また、折り曲げられたフィルム基材2の持つ反発力によって、接近しているフィルム基材2どうしは密着せずに間隙34を形成する。したがって、間隙34に空気が存在することとなり、半導体素子5が発熱しても空気が断熱材となり、ガラス基板11に熱を伝えにくくし、半導体素子5とガラス基板11や異方性導電フィルム13の熱膨張率差による機械的応力を受けやすく、半導体装置1aの実装箇所近傍において、表示ムラなどの表示品質低下を防ぐことができる。
【0051】
このようなディスプレイ装置において、電源および半導体素子の信号等は、入力用配線41aから半導体素子5に入力され、半導体素子出力された表示信号は、表示信号配線42を経由してガラス基板11に出力され、画像等の表示が行われる。また、入力用配線41aから入力された電源および半導体素子の信号等のうち半導体素子5に入力されなかった信号等は、出力用配線41bから半導体装置1aの外部に出力される。
【0052】
図4は実施の形態1に係るディスプレイ装置の平面図であり、図で示しているように、半導体装置1aは、通常、ガラス基板11上に連続して複数個実装されている。実施の形態1のディスプレイ装置においては、実装された全ての半導体装置1aの電源および半導体素子の信号等は、複数個設置されたうちの最端部に設置された半導体装置1aにのみ入力されるので、半導体装置1aごとにPCB基板を備える必要がない。最端部の半導体装置1aに入力される電源および信号等は、図1に示している入力用配線41aによって半導体装置1aに入力される。図1に示した表示信号配線42からの表示信号は、ガラス基板11上の配線43に伝送される。また、半導体素子5に入力されなかった信号等は、図1に示している出力用配線41bから半導体装置1aの外部に出力される。図4に示しているように、出力された電源および信号は、隣に設置されている半導体装置1aに、ガラス基板11上に設置されている連結用配線20を介して送られる。隣に設置された半導体装置1aでは、同様に、入力用配線41aからその電源および信号等を受け、半導体素子5を動作させ、それ以外の信号等を連結用配線20を介して隣の半導体装置1aに伝送する。このようにして、電源および信号が、直列的に、連続して配置された半導体装置1aに順次伝達されていき、表示面全体の半導体装置1aが動作される。
【0053】
図5は、実施の形態1に係る半導体装置の配線を模式的に示す平面図である。フィルム基材2に実装された半導体素子5には、表示信号配線42と、入力用配線41aと、出力用配線41bとが接続されている。さらに、貫通用配線21が半導体装置1a内に設置されている。貫通用配線21は、連続して配置された各半導体装置1aに共通な電源および、信号等を、入力用配線41aから出力用配線41bに伝送するための配線である。貫通用配線21は、半導体素子5とフィルム基材2の間隙に配置され、入力用配線41aと接続されて、各半導体装置1aに共通な電源および、信号等を出力用配線41bに伝送する。
【0054】
図6は、図5のB−B′矢視断面図である。フィルム基材2の上面にインナーリード4aが形成され、インナーリード4aと半導体素子5の金属電極8とは、バンプ6を介して接続されている。半導体素子内配線23は半導体素子5上に設置され、表面保護膜22によって覆われて保護されている。各半導体装置1aに共通な電源および、信号等を伝送するための貫通用配線21は、フィルム基材2上に形成されている。このように、貫通用配線21を設置することで、隣合って設置された半導体装置1a間の共通な電源および、信号等の受け渡しを行なうことができる。
【0055】
また、図7は、図6の半導体装置とは異なる半導体装置の図5のA−A′矢視断面図である。図7で示しているように、貫通用配線21は、半導体素子内配線23と同様に、半導体素子5上に設置されている。そのため、図5に示しているように、フィルム基材2に設置された入力用配線41aと半導体素子5に設置された貫通用配線21とが接続される構成となる。例えば、フィルム基材2の内側に設置された入力用配線41aを、外側に配置された貫通用配線21に接続すること等ができる。したがって、3次元的に配線を配置することができ、レイアウトの自由度が増す。
【0056】
以上のように、半導体装置1aは、入力用配線41aから入力された各半導体装置1aに共通な電源および、信号等を、貫通用配線21によって出力用配線41bに伝送することができる。それにより、図4に示すように、ガラス基板11上に複数の半導体装置1aを連続に設置したディスプレイ装置は、最端部に設置された半導体装置1aのみに、電源および信号を供給すればよく、従来の半導体装置のように、個々の半導体装置1aについてPCB基板を設置する必要がない。それにより、ディスプレイ装置の小型化および作成におけるコストダウンが可能である。
【0057】
また、図8は、本発明の実施の形態1に係る他のディスプレイ装置の断面図である。半導体装置1に、例えば、コンデンサや抵抗部品等の電子部品18を備える場合は、図8に示しているように、実装面となるアウターリード4bおよび半導体素子5が形成されている箇所以外に、ソルダーレジスト3を貫通して、電子部品18を導体リード4に半田等により接合すればよい。なお、その場合は、フィルム基材2を折り曲げることによって、電子部品18がはずれたり、接合不良が生じたりしないように、電子部品18の実装する方向および位置を考慮することが望ましい。
【0058】
半導体装置1aにおいて、上述したフィルム基材2の厚みは、0μmよりも大きく、50μm以下とすることが好ましい。それにより、フィルム基材2の折り曲げ形状が適切に形成することができる。例えば、厚みが38μmと75μmのフィルム基材を比較した結果、厚みが38μmの場合の折り曲げ角度が30度であり、厚みが75μmの場合は60度程度であった。つまり、38μmの方が、2倍の曲がりやすさを持っている。フィルム基材2の厚みが50μmより厚くなると、折り曲げた後の反発力が大きくなる。半導体装置の実装高さを低くするためには、フィルム基材2が折り曲げやすい方がよいため、フィルム基材2の厚みが50μm以下であれば、半導体装置1aの実装高さは安定して低くすることができる。
【0059】
また、導体リード4の厚みは、3μm以上であり12μm以下に設定することが好ましい。それにより、フィルム基材2を折り曲げた場合にも、柔軟に導体リード4が屈曲し、フィルム基材2の折り曲げ形状を適切に形成することができる。
【0060】
例えば、導体リード4の厚みを、12μmを超えた値の15μmに設定すると、導体リード4の折れ曲がっている箇所の内周と外周の曲率差が過大となり、導体リード4の外周表面にクラックが発生しやすくなり、導体リード4が断線する可能性がある。厚みが15μmと12μmの導体リード4を繰り返し折り曲げ試験により比べてみると、厚さが15μmの方が、断線までの折り曲げ回数が70%程度減少してしまう。つまり、配線の折り曲げ耐性が低下してしまう。
【0061】
また、導体リード4は、1〜2μmの表面粗さや形状のばらつきを有しているため、厚みが3μmより小さい場合には機械的強度が安定せず、場合によっては極度に強度が低下して、折り曲げることで断線するおそれがある。したがって、導体リード4の厚みを3μm以上であり12μm以下に設定することが好ましい。
【0062】
半導体素子5の厚みを50μm以上であり、350μm以下に設定することが好ましい。それにより、図3に示している、半導体装置1aをガラス基板11に実装高さ16が400μm以下となる。表示ガラス9の厚さ17は、400μmより薄くすると強度が極端に低くなり、搬送過程において割れてしまう等の不具合が生じる。したがって、表示ガラス9の厚さ17は薄くても400μmである。そのため、半導体装置1aを表示ガラス9の厚み17内に格納することができる。一方、半導体素子5の厚みが50μm未満になると、半導体素子5の回路を形成している拡散層に対して、チップ厚みを決めるシリコンウエハの裏面研削加工の加工ひずみが影響して半導体素子5の回路特性に悪影響を生じる可能性がある。
【0063】
次に、半導体装置1aの寸法について説明する。図9は、打ち抜き前のフィルム基材に形成された複数の半導体装置の平面図である。COF構造の半導体装置は、フープ状の一続きのフィルム基材61上に、導体リード4や半導体素子5やソルダーレジスト3や封止樹脂7等を連続して形成していき、一続きのフィルム基材61上に複数の半導体装置1aを連続して形成する。次に、一続きのフィルム基材61から、各半導体装置1aを打ち抜く。
【0064】
この一続きのフィルム基材61の幅62およびスプロケットホール32の1ピッチ63は、規格で決まっている。スプロケットホール32は、半導体装置1aの各製造工程において、一続きのフィルム基材61を搬送する際の送りの治具の爪を引っかけるためのものである。スプロケットホール32の1ピッチ63は規格で決まっており、4.75mmが一般的である。
【0065】
半導体装置1aの長さ64は、図3で示しているガラス基板11上に形成された半導体装置1aの実装領域の幅33の2倍の長さ程度とすればよい。ただし、一般的には半導体装置1aの長さはスプロケットホール32の1ピッチの整数倍で形成される。そこで、半導体装置1aの長さ64は、スプロケットホール32の間隔の最小単位である4.75mm以上である。また、半導体装置1aの長さ64は、実装領域の幅33の2倍以上であって、その値に最も近い4.75mmの整数倍の長さ以下とすればよい。
【0066】
例えば半導体素子5の、フィルム基材2に対する長さ64方向の大きさが3mm程度であれば、ガラス基板11の実装面の幅は、半導体素子5に封止領域を加算した長さとなり、6mm程度必要となる。この場合、半導体装置1aの長さは、折返しを考慮するとガラス基板11に実装される半導体装置1aの長さの2倍程度必要であり、6mm×2=12mmとなる。さらに半導体装置1aの電気的な検査をするためのプローブ針コンタクトパッドが配置される為、このパッド高さが2mm程度必要となる。よって、フープ状の連続した半導体装置一つの必要最小限の長さは12mm+2mm=14mmとなる。しかし、一般的にはフープ状の連続した半導体装置1aの長さ64はスプロケットホール32の1ピッチの整数倍で形成される。したがって、スプロケットホール32の1ピッチの2倍である9.5mmでは不足となり、スプロケットホール32の1ピッチの3倍である14.25mmが必要となる。
【0067】
なお、図3に示しているように、半導体素子5の幅が大きい場合は、半導体素子5の実装箇所は、フィルム基材2の折り返し箇所(撓んでいる箇所)以外としている。しかし、半導体装置5の幅が十分に小さい場合は、図の電子部品18と同様に、例えば、フィルム基材2の折り返し箇所に半導体素子5を実装することもできる。図10は、実施の形態1に係るさらに他のディスプレイ装置の断面図を示している。例えば、図10に示すように、フィルム基材2の折り返し箇所に、半導体素子5が実装される構造の半導体装置1bをディスプレイ装置に実装してもよい。
【0068】
(実施の形態2)
本発明の実施の形態2に係る半導体装置およびディスプレイ装置について図を用いて説明する。図11は本発明の実施の形態2に係る半導体装置の平面図である。実施の形態2の半導体装置1cは、実施の形態1の半導体装置1aに、アウターリード4bが形成されている領域の両端に電子部品実装領域2aが設けられている構造である。
【0069】
図11で示されているように、電子部品実装領域2aは、導体リード4を覆うようにソルダーレジスト3が形成された箇所である。電子部品実装領域2a上には、例えば、コンデンサや抵抗部品等の電子部品18が実装されている。電子部品18は、ソルダーレジスト3を貫通して、導体リード4に半田等により接合されている。
【0070】
このような半導体装置1cの実装について図を用いて説明する。図12は本発明の実施の形態2に係るディスプレイ装置の断面図である。また、図13は、図12のC−C′矢視断面図である。半導体装置1cを実装する場合には、まず、電子部品実装領域2aが、半導体素子5が設置された面とは反対側に折り返される。その状態で、さらに、半導体素子5が設置された面とは反対側にフィルム基材2が折り返され、フィルム基材2どうしが接近し、アウターリード4bが形成された面が、半導体素子5が設置された面とは反対側を向いている。なお、図12および図13においては、見やすさを考慮して、電子部品実装領域2aのうち電子部品18が設置されている付近の領域しか図示していない。
【0071】
このような形状とすることで、フィルム基材2によって形成された間隙34に、折り込まれた電子部品実装領域2aに実装された電子部品18が設置されることになる。したがって、電子部品18はすでにある間隙34に配置されるので、あらたに、半導体装置1cが大型化しない。つまり、電子部品18を設けた場合でも、半導体装置1cの実装に必要な領域が増えることはない。
【0072】
なお、フィルム基材2の折り返しは、一度だけでなく複数回繰り返してもよい。半導体装置1cに形成された間隙34か、隣接する半導体装置に干渉しない領域に、電子部品18を実装したフィルム基材2を折り込めばよい。それにより、各電子部品18の実装スペースを効率的に設けることができる。
【0073】
(実施の形態3)
次に、本発明の実施の形態3に係る半導体装置およびディスプレイ装置について説明する。図14は本発明の実施の形態3に係るディスプレイ装置の断面図である。実施の形態3は、実施の形態1において図3に示したように半導体装置1aを実装したディスプレイ装置であって、ディスプレイ装置の筐体25と半導体素子5の裏面とが密着する構成である。なお、ディスプレイ装置において、バックライトの図示は省略している。筐体25は、すでにディスプレイ装置に備えられている部品で適当なものを用いればよい。また、筐体25は、アルミ等の熱伝導性の高いものが好ましい。このような構成とすることで、半導体素子5の動作時に発生する熱は、筐体25に伝導して放熱される。それにより、半導体素子5の発熱による影響である、半導体装置の実装箇所近傍における表示品質低下を防ぐことができる。
【0074】
さらに、図15に示しているように、半導体素子5の裏面と筐体25との間に、熱伝導性の高い熱伝播材料26を介在させることが好ましい。熱伝播材料26としては、例えば、放熱シリコーンゴム等を用いればよい。それにより、さらに、半導体素子5からの放熱性が高くなり、半導体素子5の発熱による表示品質の劣化を防ぐことができる。
【0075】
なお、図14、図15では、実施の形態1に係る半導体装置1aを実装した構成を示したが、半導体装置1aの代りに、実施の形態2に係る半導体装置1cを実装した構成としてもよい。
【0076】
(実施の形態4)
本発明の実施の形態4に係る半導体装置およびディスプレイ装置について説明する。図16は本発明の実施の形態4に係るディスプレイ装置の断面図である。実施の形態4の半導体装置は、半導体素子5の裏面に、冷却装置27が密着設置されている。冷却装置27は、強制冷却機能を持った装置で、例えば、ペルチェ素子等を用いて構成することができる。このような構成にすることで、半導体素子5を強制的に冷却することができ、半導体素子5が高温になることを防ぐことができる。それにより、半導体素子5で発生した熱により起こる表示ムラなどの表示品質低下も防ぐことができる。
【0077】
また、図17に示されているように、半導体素子5の裏面に筐体25を密着させ、筐体25に冷却装置を密着させて、半導体素子5から熱を吸収して放熱する筐体25を強制的に冷却することで、半導体素子5の発熱を抑えることができる。
【0078】
なお、図16、図17では、実施の形態1に係る半導体装置1aを実装した構成を示したが、半導体装置1aの代りに、実施の形態2に係る半導体装置1cを実装した構成としてもよい。
【0079】
(実施の形態5)
次に、本発明の実施の形態5に係る半導体装置およびディスプレイ装置について説明する。図18は本発明の実施の形態5に係るディスプレイ装置の断面図である。実施の形態5は、図3に示している実施の形態1のディスプレイ装置と同様の構成であるが、折り曲げられたフィルム基材2が互いに接近して、形成されている間隙34に断熱層28を形成している。断熱層28を形成することで、半導体素子5で発生した熱が、ガラス基板11に伝播しにくくすることができる。それにより、半導体素子5からの熱がガラス基板11には伝わりにくくなるため、表示ムラなどの表示品質低下を防ぐことができる。
【0080】
断熱層28は、熱伝導率の低い材料とすればよく、例えば、ガラス繊維等からなる断熱性材料とすればよい。また、断熱層28の代りに、間隙34に冷却装置を設置してもよく、それにより、ガラス基板11への熱の影響を抑制することができる。
【0081】
また、図19に示しているように、冷却装置27を備えた筐体25が半導体素子5の裏面に密着し、さらに、筐体25の一部が間隙34に延設される構成としてもよい。
【0082】
なお、図18、図19では、実施の形態1に係る半導体装置1aを実装した構成を示したが、半導体装置1aの代りに、実施の形態2に係る半導体装置1cを実装した構成としてもよい。
【0083】
(実施の形態6)
本発明の実施の形態6に係る半導体装置およびディスプレイ装置について説明する。図20は本発明の実施の形態6に係る半導体装置の断面図である。図20に示すように、実施の形態6にかかる半導体装置1dは、図1に示している実施の形態1の半導体装置1aのフィルム基材2の実装時に撓む箇所に、窪み30を設けた構成である。図21は本発明の実施の形態6に係るディスプレイ装置の断面図であって、実施の形態6のディスプレイ装置は、ガラス基板11に半導体装置1dを実装した構成である。
【0084】
このように、フィルム基材2の折り曲げ箇所の内側に窪み30を設けることで、フィルム基材2の折り曲げに対する反発力が低下する。反発力はフィルム基材2を折り曲げた時の外側表面で最大となる伸びに対して発生する収縮力と、内側表面で最大となる圧縮に対して発生する膨張力から生じる。したがって、フィルム基材2の表面に窪み30を設けて厚みを薄くした場合は折り曲げ周率が小さくなるため、折り曲げに対する反発力が小さくなる。それにより、容易に折り曲げることができるので、実装後の半導体装置1dの高さを低くすることができる。そのため、半導体装置1dの容積を小さくして、半導体装置1dの設置スペースを小さくして、半導体装置1dを小型化することができる。
【0085】
また、図22および図23に示しているように、フィルム基材2の実装時に撓む箇所に、窪みではなく、貫通孔31を設けた半導体装置1eも、本発明の実施形態である。このように、貫通孔31を形成した場合も、反発力を発生するフィルム基材2の表面積が減少するため反発力が小さくなる。それにより、実装時の半導体装置1eの容積を小さくすることができる。
【0086】
なお、窪み30および貫通孔31は、例えば、エッチングまたはプレス等の機械加工によって設ければよい。
【0087】
なお、実施の形態3〜5のディスプレイ装置において、半導体装置1aの代りに、実施の形態6の半導体装置1d、1eを実装する構成としてもよい。
【0088】
なお、実施の形態1〜6で示した半導体装置1a、1b、1c、1d、1eは、SIP(システムインパッケージ)等の様々なモジュールを実現することができる。そのため、半導体装置1a、1b、1c、1d、1eは、ディスプレイ装置だけでなく、例えば、小型薄型が要求される携帯電話やPDA等の携帯機器の基板に同様にして実装することができる。
【0089】
なお、実施の形態1〜6で具体的に示した、部品の材料や、構造は、あくまでも一例であり、本発明はこれらの具体例のみに限定されるものではない。
【0090】
【発明の効果】
本発明の半導体装置およびディスプレイ装置によれば、低コストで作成することができ、発熱の影響を抑えて、表示品質の劣化を防ぐことができるCOF構造の半導体装置およびそれを用いたディスプレイ装置を実現する。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る半導体装置の平面図
【図2】 図1のA−A′断面図
【図3】 本発明の実施の形態1に係る半導体装置の実装について説明するための断面図
【図4】 本発明の実施の形態1に係るディスプレイ装置の平面図
【図5】 本発明の実施の形態1に係る半導体装置の配線を模式的に示す平面図
【図6】 図5のB−B′矢視断面図
【図7】 図6とは異なる半導体装置における図5のB−B′矢視断面図
【図8】 本発明の実施の形態1に係る他のディスプレイ装置の断面図
【図9】 打ち抜き前のフィルム基材に形成された複数の半導体装置の平面図
【図10】 本発明の実施の形態1に係るさらに他のディスプレイ装置の断面図
【図11】 本発明の実施の形態2に係る半導体装置の平面図
【図12】 本発明の実施の形態2に係るディスプレイ装置の断面図
【図13】 図12のC−C′矢視断面図
【図14】 本発明の実施の形態3に係るディスプレイ装置の断面図
【図15】 本発明の実施の形態3に係る他のディスプレイ装置の断面図
【図16】 本発明の実施の形態4に係るディスプレイ装置の断面図
【図17】 本発明の実施の形態4に係る他のディスプレイ装置の断面図
【図18】 本発明の実施の形態5に係るディスプレイ装置の断面図
【図19】 本発明の実施の形態5に係る他のディスプレイ装置の断面図
【図20】 本発明の実施の形態6に係る半導体装置の断面図
【図21】 本発明の実施の形態6に係るディスプレイ装置の断面図
【図22】 本発明の実施の形態6に係る他の半導体装置の断面図
【図23】 本発明の実施の形態6に係る他のディスプレイ装置の断面図
【図24】 ディスプレイ装置に実装されたCOG構造の半導体装置における断面図
【図25】 従来のCOF構造の半導体装置の平面図
【図26】 従来のCOF構造の半導体装置の断面図
【図27】 ディスプレイ装置に実装されたCOF構造の半導体装置における断面図
【符号の説明】
1a、1b、1c、1d、1e 半導体装置
2 フィルム基材
2a 電子部品実装領域
3 ソルダーレジスト
4 導体リード
4a インナーリード
4b アウターリード
5 半導体素子
6 バンプ
7 封止樹脂
8 金属電極
9 表示ガラス
10 バックライト
11 ガラス基板
12 透明電極
13 異方性導電フィルム
16 実装高さ
17 表示ガラスの厚さ
18 電子部品
20 連結用配線
21 貫通用配線
22 表面保護膜
23 半導体素子内配線
25 筐体
26 熱伝播材料
27 冷却装置
28 断熱層
30 窪み
31 貫通孔
32 スプロケットホール
33 実装領域の幅
34 間隙
41a 入力用配線
41b 出力用配線
42 表示信号配線
43 配線
61 一続きのフィルム基材
62 一続きのフィルム基材の幅
63 スプロケットホールの1ピッチ
64 半導体装置の長さ

Claims (7)

  1. 部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、外部機器に実装される半導体装置において、
    前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に折り返されていて、
    前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域の前記配線電極が、前記外部機器の電極に接合され、
    前記半導体素子に密着する冷却装置を備え、
    前記冷却装置は、前記半導体素子の前記フィルム基材とは逆側に設置されていることを特徴とする半導体装置。
  2. 表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、
    前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、
    前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域が、前記透明電極に接合され、
    前記表示基板の表面からの前記半導体装置の実装高さは、前記透明基板の厚さよりも小さいことを特徴とするディスプレイ装置。
  3. 表示基板と、前記表示基板の表面に設けられた透明基板と、前記表示基板の表面に形成された透明電極と、前記透明電極に接合される半導体装置とを備えたディスプレイ装置において、
    前記透明電極は、前記表示基板の表面において、前記透明基板が設けられた箇所以外の領域に形成されていて、
    前記半導体装置は、部分的に被覆部で覆われた配線電極が形成されているフィルム基材と、前記フィルム基材に実装された半導体素子とを備え、前記フィルム基材の少なくとも一辺は、前記半導体素子が実装された面とは逆方向に、前記フィルム基材が折り返されて、前記フィルム基材の前記半導体素子が実装されている面のうち、前記逆方向に折り返された部分において、前記被覆部から露出された領域が、前記透明電極に接合され、
    前記表示基板の表面を投影面とした前記半導体装置の正射影が、前記表示基板の表面において、前記透明基板が設けられた箇所以外で、かつ前記表示基板の領域内に納まっていることを特徴とするディスプレイ装置。
  4. 隣接して設置された複数の前記半導体装置を備え、前記表示基板上に形成された連結用配線を介して、隣り合う複数の前記半導体装置がそれぞれ接続されている請求項またはに記載のディスプレイ装置。
  5. 前記複数の半導体装置は、前記複数の半導体装置に共通な電源または、信号を伝送するための貫通用配線をそれぞれ備え、
    前記貫通用配線は、前記各半導体素子と前記各フィルム基材との間隙に設置されていて、
    前記貫通用配線で伝送される、前記複数の半導体装置に共通な電源または、信号は、前記連結用配線を介して隣り合う複数の前記半導体素子に順次伝送される請求項に記載のディスプレイ装置。
  6. 前記各貫通用配線は、前記各フィルム基材上に形成されている請求項に記載のディスプレイ装置。
  7. 前記各貫通用配線は、前記各半導体素子上に形成されている請求項に記載のディスプレイ装置。
JP2003020976A 2003-01-29 2003-01-29 半導体装置およびそれを用いたディスプレイ装置 Active JP3908671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003020976A JP3908671B2 (ja) 2003-01-29 2003-01-29 半導体装置およびそれを用いたディスプレイ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003020976A JP3908671B2 (ja) 2003-01-29 2003-01-29 半導体装置およびそれを用いたディスプレイ装置
US10/756,121 US6956288B2 (en) 2003-01-29 2004-01-12 Semiconductor device with folded film substrate and display device using the same

Publications (2)

Publication Number Publication Date
JP2004235353A JP2004235353A (ja) 2004-08-19
JP3908671B2 true JP3908671B2 (ja) 2007-04-25

Family

ID=32732873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003020976A Active JP3908671B2 (ja) 2003-01-29 2003-01-29 半導体装置およびそれを用いたディスプレイ装置

Country Status (2)

Country Link
US (1) US6956288B2 (ja)
JP (1) JP3908671B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
JP2006106077A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp 電気光学装置及び電子機器
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP4692067B2 (ja) * 2005-05-06 2011-06-01 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7742142B2 (en) * 2005-08-09 2010-06-22 Chunghwa Picture Tubes, Ltd. Display and tape carrier package structure
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
KR100747336B1 (ko) * 2006-01-20 2007-08-07 엘에스전선 주식회사 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법
JP5062400B2 (ja) 2007-03-20 2012-10-31 ブラザー工業株式会社 フレキシブル配線材を有する構造体
JP4109707B1 (ja) 2007-05-30 2008-07-02 新藤電子工業株式会社 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
JP5504557B2 (ja) * 2007-09-21 2014-05-28 セイコーエプソン株式会社 電気光学装置及び電気光学装置用実装ケース、並びに電子機器
KR101535223B1 (ko) 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR101189255B1 (ko) * 2009-10-30 2012-10-09 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR20140038823A (ko) * 2012-09-21 2014-03-31 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN103247233B (zh) * 2013-04-28 2015-09-23 京东方科技集团股份有限公司 柔性基板、显示装置及在柔性基板上贴附电子器件的方法
US9928767B2 (en) * 2016-01-05 2018-03-27 Futurewei Technologies, Inc. System and method for testing chip-on-glass bonding quality
JP2018155999A (ja) * 2017-03-21 2018-10-04 株式会社ジャパンディスプレイ 表示装置
CN108054188A (zh) * 2017-12-20 2018-05-18 上海天马微电子有限公司 柔性显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
JP2973782B2 (ja) 1993-06-11 1999-11-08 日立電線株式会社 Tab用フィルムキャリア及びその製造方法
US5386341A (en) * 1993-11-01 1995-01-31 Motorola, Inc. Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JPH1022589A (ja) * 1996-04-29 1998-01-23 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JP3087728B2 (ja) 1998-06-04 2000-09-11 日本電気株式会社 Tab用フィルムキャリア
KR100574278B1 (ko) * 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP2001237280A (ja) * 2000-02-22 2001-08-31 Nec Corp テープキャリア型半導体装置および可撓性フィルム接続基板
EP1189282A4 (en) * 2000-03-21 2006-02-15 Mitsubishi Electric Corp Semiconductor device, method of manufacturing electronic device, electronic device, and portable information terminal
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package

Also Published As

Publication number Publication date
JP2004235353A (ja) 2004-08-19
US6956288B2 (en) 2005-10-18
US20040145052A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
CN106171049B (zh) 电子设备
KR100893810B1 (ko) Ic 칩의 실장 구조 및 디스플레이 장치
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP4176979B2 (ja) フラットパネル型表示装置
KR100402507B1 (ko) 복합 플렉시블 배선 기판 및 그 제조 방법, 전기 광학장치, 전자 기기
US7372131B2 (en) Routing element for use in semiconductor device assemblies
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
KR101051013B1 (ko) 구동 칩 및 이를 갖는 표시장치
KR100686788B1 (ko) 플렉시블 회로기판의 압착구조
KR100475618B1 (ko) 반도체 장치
US7553055B2 (en) Systems for displaying images
US7084517B2 (en) Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit
US7095476B2 (en) Liquid crystal module
TWI421565B (zh) A display device and a flat type display device
US9089050B2 (en) Flexible circuit board
US7166920B2 (en) Electronic component, mounted structure, electro-optical device, and electronic device
US5065280A (en) Flex interconnect module
JP4014591B2 (ja) 半導体装置および電子機器
US6456353B1 (en) Display driver integrated circuit module
US9177904B2 (en) Chip-on-film package and device assembly including the same
JP4485708B2 (ja) 液晶表示装置用周辺回路基板及びそれを備えた液晶表示装置
US7486284B2 (en) Driver chip and display apparatus having the same
US5646373A (en) Apparatus for improving the power dissipation of a semiconductor device
TW425685B (en) A vertical connector based packaging solution for integrated circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250