JP4083638B2 - フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法 - Google Patents

フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法 Download PDF

Info

Publication number
JP4083638B2
JP4083638B2 JP2003203478A JP2003203478A JP4083638B2 JP 4083638 B2 JP4083638 B2 JP 4083638B2 JP 2003203478 A JP2003203478 A JP 2003203478A JP 2003203478 A JP2003203478 A JP 2003203478A JP 4083638 B2 JP4083638 B2 JP 4083638B2
Authority
JP
Japan
Prior art keywords
wiring
width
output terminal
semiconductor chip
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003203478A
Other languages
English (en)
Other versions
JP2005050891A (ja
Inventor
厚志 松田
秀隆 大峡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp filed Critical Tohoku Pioneer Corp
Priority to JP2003203478A priority Critical patent/JP4083638B2/ja
Priority to KR1020040056782A priority patent/KR101072336B1/ko
Priority to CNB2004100703107A priority patent/CN100455160C/zh
Priority to US10/902,265 priority patent/US7193157B2/en
Publication of JP2005050891A publication Critical patent/JP2005050891A/ja
Application granted granted Critical
Publication of JP4083638B2 publication Critical patent/JP4083638B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法に関するものである。
【０００２】
【従来の技術】
携帯電話機やＰＤＡ（Personal Digital Assistant：携帯情報端末機器）等の小型，軽量，高性能化が要求される電子機器においては、プリント配線基板上への電子部品の実装密度向上が求められている。特に、このような電子機器に装備される薄型のフラットパネル表示装置は、表示画面を可能な限り大きくとりたいことから、その周辺に配備される駆動配線部品の実装密度向上が要求されており、これに対応するために、フレキシブル配線基板の配線と半導体チップの出力端子とを直接接続してフレキシブル配線基板上に半導体チップを実装するＣＯＦ（Chip On Film）が近年多用されている。
【０００３】
このＣＯＦでは、フレキシブル配線基板上の配線パターンを、半導体チップにおける出力端子（バンプ）のパターンに対応して形成する必要がある。この際のフレキシブル配線基板のパターン形成技術としては、下記特許文献１に記載されるようなセミアディティブ法又はフルアディティブ法と呼ばれる技術が採用されることが多い。
【０００４】
この従来技術を図１によって説明すると、先ず、同図（ａ）に示すように、可撓性の絶縁ベース材１００の表面にメッキリードとなるシード層１０１を形成し、次いで、同図（ｂ）に示すように、所望の配線パターンを形成するために、シード層１０１の表面にフォトレジスト材等を用いたマスクパターン１０２を形成する。そして、同図（ｃ）に示すように、電解メッキ法によってシード層１０１の露出した領域にニッケル，銅等の導電性部材を被着して配線パターン１０３を形成し、また、必要に応じて、それらの配線パターン１０３の表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層１０４を形成する。そして、同図（ｄ）に示すように、マスクパターン１０２及びその底部に位置するシード層１０１を除去することにより、絶縁ベース材１００の上にシード層部分１０１Ａ，配線パターン１０３，表面導電層１０４からなる所望の配線パターンを有するフレキシブル配線基板が形成される。
【０００５】
一方、半導体チップにおける出力端子（バンプ）の配列パターンは、駆動対象の電子機器の端子配列や半導体チップ内部の回路ブロックの構成によって決まるものであるが、一般的には、一様なパターンの端子形態ではなく、大小異なる大きさのバンプが配列され、しかも同じ大きさのバンプが集められて、大小のバンプが偏在した状態で配列されていることが多い。
【０００６】
【特許文献１】
特開２０００−２８６５３６号公報
【０００７】
【発明が解決しようとする課題】
前述したような異なる大きさのバンプを有する半導体チップを実装するＣＯＦにおいて、バンプとフレキシブル配線基板上の配線とを高精度で接続するためには、バンプの大きさに対応させて配線幅の異なる配線パターンを形成する必要がある。このような配線パターンの形成は、駆動電流の大小が機器の性能に大きく影響する電子機器を対象とする場合に重要な設計事項になる。特に、自発光型のフラットパネルディスプレイとして近年注目されている有機ＥＬ表示装置においては、駆動電流の大小が直接表示性能に影響を及ぼすので、これに接続されるフレキシブル配線基板には前述したような配線パターンの設計が不可欠になっている。
【０００８】
しかしながら、従来技術で示したような配線パターン形成技術を採用して、このような異なる幅の配線パターンを形成した場合には、以下に示すような問題が顕在化することになる。
【０００９】
つまり、幅の異なる配線パターンを電解メッキによって形成すると、幅の広い配線では配線材料が厚く被着され、幅の狭い配線では配線材料が薄く被着される現象が生じる。これは、電解メッキの際に幅の広い配線は幅の狭い配線に比べて抵抗による電位降下が小さくなることに起因するものであるが、このような厚みの差が配線パターンに生じると、フレキシブル配線基板の配線パターンと半導体チップのバンプとを異方性導電膜を介して熱圧着により接続する際に、隣接する配線に段差が形成される部分の周辺で圧着不良が生じやすくなるという問題が生じる。
【００１０】
これを図２に示す例によって更に具体的に説明する。フレキシブル配線基板１には、幅が広い配線１ａと同一形態の配線によって一つのパターンを形成した第１の配線領域１Ａが形成されており、また、幅が狭い配線１ｂと同一形態の配線によって一つのパターンを形成した第２の配線領域１Ｂが形成されている。一方、半導体チップ２には、幅が広いバンプ２ａと同一形態のバンプによって一つのパターンを形成した第１のバンプ領域２Ａが形成されると共に、幅が狭いバンプ２ｂと同一形態のバンプによって一つのパターンを形成した第２のバンプ領域２Ｂが形成されている。配線１ａとバンプ２ａ或いは配線１ｂとバンプ２ｂは、それぞれほぼ同じ幅を有し且つ同じパターンを有しており、異方性導電膜３を介して互いに突き合わされ、加熱状態で圧力Ｐを加えられて熱圧着されている。
【００１１】
ここで、第１の配線領域１Ａと第２の配線領域１Ｂとの隣接箇所においては、前述したように配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差が形成された状態になっている。この状態で熱圧着がなされると、段差が形成される部分の周辺部分Ａでは、その段差が影響して充分な圧力が加えられず、その周辺部分Ａで圧着不良が生じて接続に不具合が生じる問題が起きることになる。
【００１２】
この問題を解消するには、第１の配線領域１Ａにおける配線１ａと第２の配線領域１Ｂにおける配線１ｂの厚みを同厚にすればよいが、このように異なる形態の配線における厚みを同厚にするためには特殊な加工処理が必要になり、フレキシブル配線基板がコスト高になり、また、微細な配線パターンに対して加工処理を施すことは極めて困難であるという問題がある。
【００１３】
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、同一の配線幅に基づく配線厚さを有する配線によって一つのパターンを形成する配線領域が異なる配線幅に基づく配線厚さ毎に複数形成されたフレキシブル配線基板に半導体チップの出力端子を接続するに際して、配線と出力端子間に接続不良が生じないようにすること、異なる幅の出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高い接続を得ること、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機ＥＬ表示装置において、良好な性能を確保すること等が本発明の目的である。
【００１４】
【課題を解決するための手段】
このような目的を達成するために、本発明は、以下の各独立請求項に係る構成を少なくとも具備するものである。
【００１５】
請求項１に記載の発明は、半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が異なる前記配線幅に基づく配線厚さ毎に複数形成され、前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線ピッチの何れよりも広い配線間隔を有する配線を備えたパターン移行領域を形成したことを特徴とする。
また、請求項２に記載の発明は、半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が異なる前記配線幅に基づく配線厚さ毎に複数形成され、前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線幅に基づく配線厚さの中間の配線幅に基づく配線厚さを有する少なくとも一つの配線を備えたパターン移行領域を形成したことを特徴とする。
また、請求項３に記載の発明は、半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が異なる前記配線幅に基づく配線厚さ毎に複数形成され、前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、信号伝送に使用されないダミー配線を備えたパターン移行領域を形成したことを特徴とする。
【００１６】
請求項６に記載の発明は、半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、幅の異なる前記出力端子を備え、同一の幅を有する前記出力端子によって構成された出力端子領域が異なる前記出力端子の幅毎に複数形成された前記半導体チップと、同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が、各前記出力端子領域を構成する前記出力端子が有する幅と互いに対応した異なる前記配線幅に基づく配線厚さ毎に、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域にそれぞれ対応して複数形成され、かつ前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線ピッチの何れよりも広い配線間隔を有する配線を備えたパターン移行領域が形成された前記フレキシブル配線基板とを用い、前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合することを特徴とする。
また、請求項７に記載の発明は、半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、幅の異なる前記出力端子を備え、同一の幅を有する前記出力端子によって構成された出力端子領域が異なる前記出力端子の幅毎に複数形成された前記半導体チップと、同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が、各前記出力端子領域を構成する前記出力端子が有する幅と互いに対応した異なる前記配線幅に基づく配線厚さ毎に、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域にそれぞれ対応して複数形成され、かつ前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線幅に基づく配線厚さの中間の配線幅に基づく配線厚さを有する少なくとも一つの配線を備えたパターン移行領域が形成された前記フレキシブル配線基板とを用い、前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合することを特徴とする。
また、請求項８に記載の発明は、半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、幅の異なる前記出力端子を備え、同一の幅を有する前記出力端子によって構成された出力端子領域が異なる前記出力端子の幅毎に複数形成された前記半導体チップと、同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が、各前記出力端子領域を構成する前記出力端子が有する幅と互いに対応した異なる前記配線幅に基づく配線厚さ毎に、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域にそれぞれ対応して複数形成され、かつ前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、信号伝送に使用されないダミー配線を備えたパターン移行領域が形成された前記フレキシブル配線基板とを用い、前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。図３は本発明の一実施形態に係るフレキシブル配線基板を示す説明図である。フレキシブル配線基板１０は、絶縁ベース材１１上に半導体チップの出力端子と電気的に接続する所定パターンの配線１２ａ，１２ｂを有する。そして、同一形態の配線１２ａによって一つのパターンを形成した第１の配線領域１２Ａが形成され、同一形態の配線１２ｂによって一つのパターンを形成した第２の配線領域１２Ｂが形成されている。配線領域１２Ａ，１２Ｂとしては、図に示したような２つの形態に限らず、異なる配線形態毎に複数の配線領域が形成されていればよい。
【００１８】
図示の例では、配線形態の差異は、配線幅に基づく配線厚さの差異であって、配線１２ａは幅が広く厚い配線であって、配線１２ｂは幅が狭く薄い配線である。したがって、配線領域１２Ａと配線領域１２Ｂとの隣接箇所においては、配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差ｔが形成された状態になっている。
【００１９】
このようなフレキシブル配線基板１０において、本発明の実施形態では、配線形態の異なる隣接した配線領域１２Ａ，１２Ｂの間に、配線形態の差異による接続不良を解消するためのパターン移行領域１３が形成されている。
【００２０】
このパターン移行領域１３としては、図３に示す実施形態では、隣接した配線領域１２Ａ，１２Ｂにおける各配線ピッチＰ１，Ｐ２の何れよりも広い配線間隔Ｐを有する領域が形成されている。
【００２１】
図４は、このようなフレキシブル配線基板１０の配線１２ａ，１２ｂに半導体チップ２０の出力端子であるバンプ２１ａ，２１ｂが電気的に接続された半導体チップ実装フレキシブル配線基板を示している。
【００２２】
ここで、半導体チップ２０は、大きさの異なるバンプ２１ａ，２１ｂを備えており、幅が広いバンプ２１ａと同一形態のバンプによって一つのパターンを形成した第１のバンプ領域２１Ａが形成されると共に、幅が狭いバンプ２１ｂと同一形態のバンプによって一つのパターンを形成した第２のバンプ領域２１Ｂが形成されている。したがって、フレキシブル配線基板１０における配線１２ａ，１２ｂの配線形態は、バンプ２１ａ，２１ｂの大きさに対応して異なる配線幅を有する形態を成している。そして、この配線１２ａとバンプ２１ａ或いは配線１２ｂとバンプ２１ｂは、それぞれ異方性導電膜３０を介して互いに突き合わされ、加熱状態で加圧されて熱圧着されている。なお、ここでは、配線１２ａとバンプ２１ａ或いは配線１２ｂとバンプ２１ｂとの電気的な接続を異方性導電膜３０を介在させた熱圧着によって行っているが、これに限らず、共晶接合やエポキシダイダイボンディング、金属接合等の他の接合によって実施することもできる。
【００２３】
このような実施形態のフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板によると、前述したようなパターン移行領域１３が形成されることによって、隣接箇所にある配線１２ａと配線１２ｂが間隔Ｐだけ離されて形成されることになり、この間隔Ｐによって段差ｔが吸収されることになるので、段差ｔの影響なく各配線領域１２Ａ，１２Ｂの全ての配線１２ａ，１２ｂが半導体チップ２０のバンプ２１ａ，２１ｂと良好に接続されることになる。
【００２４】
図５は、本発明の他の実施形態に係るフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板を示す説明図である。前述の実施形態と同一部分には同一の符号を付して重複した説明を一部省略する。この実施形態では、パターン移行領域１３を、隣接した配線領域１２Ａ，１２Ｂにおける各配線形態の中間の形態を有する配線１２ｃ，１２ｄが形成された領域にしている。ここでは、パターン移行領域１３に２つの配線１２ｃ，１２ｄを形成する例を示しているが、バンプ２１ｂに対応して少なくとも一つの配線が形成されていればよい。
【００２５】
そして、この配線１２ｃ，１２ｄは、配線領域１２Ａ，１２Ｂにおける配線１２ａ，１２ｂの中間の形態であるから、ここでは幅及び厚さが配線１２ａと配線１２ｂとの中間的な寸法の配線が形成されていることになる。
【００２６】
このような実施形態のフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板によると、パターン移行領域１３に形成された中間形態の配線１２ｃ，１２ｄによって、段差ｔの影響が段階的に吸収されることになるので、段差ｔの影響なく各配線領域１２Ａ，１２Ｂ及びパターン移行領域１３の全ての配線１２ａ，１２ｂ，１２ｃ，１２ｄが半導体チップ２０のバンプ２１ａ，２１ｂと良好に接続されることになる。
【００２７】
図６は、本発明の他の実施形態に係るフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板を示す説明図である。前述の実施形態と同一部分には同一の符号を付して重複した説明を一部省略する。この実施形態では、パターン移行領域１３を信号伝送に使用されないダミー配線１２ｅ，１２ｆが形成された領域にしている。
【００２８】
つまり、半導体チップ２０側で、形態の異なるバンプ領域２１Ａと２１Ｂの間に配線接続を行わないダミー端子となるバンプ２１ｃを形成することで、それに対応して形成されるパターン移行領域１３における配線１２ｅ，１２ｆをダミー配線にする。
【００２９】
このような実施形態のフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板によると、段差ｔの影響で圧着不良になり易いパターン移行領域１３に形成されたダミー配線１２ｅ，１２ｆとそれに対応するバンプ１２ｃを非使用とすることで、実際に使用される各配線領域１２Ａ，１２Ｂの全ての配線１２ａ，１２ｂが、段差ｔの影響なく、半導体チップ２０のバンプ２１ａ，２１ｂと良好に接続されることになる。
【００３０】
前述した各実施形態に係るフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板を採用した半導体チップ実装方法を説明する。前述した各実施形態のフレキシブル配線基板１０を用い、配線領域１２Ａ，１２Ｂにおける各配線１２ａ，１２ｂのパターンに半導体チップ２０のバンプ２１ａ，２１ｂのパターンを対応させ、配線１２ａ，１２ｂとバンプ２１ａ，２１ｂとの間に異方性導電膜３０を介在させて、フレキシブル配線基板１０と半導体チップ２０とを熱圧着する。
【００３１】
この際に、フレキシブル配線基板１０における配線領域１２Ａ，１２Ｂの配線パターンは、半導体チップ２０のバンプパターンに応じて前述したセミアディティブ法又はフルアディティブ法によって形成することができる。
【００３２】
そして、前述した図３又は図４に示した実施形態に係るフレキシブル配線基板１０のように、パターン移行領域１３を間隔Ｐとして形成する場合には、配線パターン形成時に配線形態が異なる隣接箇所の間隔を空けて間隔Ｐを形成すればよい。その際に、半導体チップ２０側のバンプパターンは、間隔Ｐを有する配線パターンに合わせてバンプパターンを設計するようにしてもよいし、或いはバンプパターン自体は間隔Ｐを無視して形成し、間隔Ｐに対応する箇所のバンプをダミー端子にしてもよい。
【００３３】
また、図５に示した実施形態に係るフレキシブル配線基板１０のように、パターン移行領域１３に中間形態の配線１２ｃ，１２ｄを形成する場合には、配線パターン形成時に、配線形態が異なる隣接箇所に中間幅のマスクパターンを形成することで配線１２ｃ，１２ｄを形成することができる。
【００３４】
また、図６に示した実施形態に係るフレキシブル配線基板１０のように、パターン移行領域１３にダミー配線１２ｅ，１２ｆを形成する場合には、フレキシブル配線基板１０側の配線パターン自体は単に半導体チップ２０のバンプパターンに対応させて形成するだけでよい。フレキシブル配線基板１０と半導体チップ２０とを接続することで、半導体チップ２０のダミー端子となるバンプ２１ｃに対応する配線としてダミー配線１２ｅ，１２ｆが形成されることになる。
【００３５】
このようなフレキシブル配線基板１０側の配線パターンの変更は、配線パターン形成時におけるマスクパターンの設計によって簡単に行うことができるので、本発明の実施形態に係る半導体チップ実装方法は、従来技術と比較してコスト面で大きな負担が生じることなく実現することができる。
【００３６】
図７は、前述した実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。ここでは、フレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板（ＣＯＦ）を、有機ＥＬ表示装置、液晶表示装置（ＬＣＤ）、電界放射表示装置（ＦＥＤ）、プラズマディスプレイ装置（ＰＤＰ）等のフラットパネル型表示装置４０に接続した一例を示している。この半導体チップ実装フレキシブル配線基板は、表示装置４０の一辺に形成された引き出し電極４０Ａに接続することができるし、また、ＰＷＢ（硬質基板）５０等の他の回路部品に接続することができる。
【００３７】
このような実施形態の半導体チップ実装フレキシブル配線基板を搭載した表示装置によると、ＣＯＦにおいて半導体チップのバンプ形態に合致したフレキシブル配線基板の配線形態を採用して、各バンプと配線を高精度に接続することができるので、設定したばらつきのない駆動電流を表示装置に供給することが可能になる。これによると、特に、駆動電流の大小が直接表示性能に直接影響を及ぼす有機ＥＬ表示装置において良好な表示性能を得ることができる。
【００３８】
以上説明したように、本発明の実施形態によると、同一の配線幅に基づく配線厚さを有する配線によって一つのパターンを形成する配線領域が異なる配線幅に基づく配線厚さ毎に複数形成されたフレキシブル配線基板に半導体チップの出力端子を接続するに際して、配線と出力端子間の接続不良を解消することができる。また、異なる幅の出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高い接続を得ることができる。更には、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機ＥＬ表示装置において、良好な表示性能を確保することができる。
【図面の簡単な説明】
【図１】従来技術（フレキシブル配線基板のパターン形成技術）の説明図である。
【図２】従来技術の課題を説明する説明図である。
【図３】本発明の実施形態に係るフレキシブル配線基板を示す説明図である。
【図４】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を示す説明図である。
【図５】本発明の他の実施形態に係る半導体チップ実装フレキシブル配線基板を示す説明図である。
【図６】本発明の他の実施形態に係る半導体チップ実装フレキシブル配線基板を示す説明図である。
【図７】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。
【符号の説明】
１０ フレキシブル配線基板
１１ 絶縁ベース材
１２ａ，１２ｂ，１２ｃ，１２ｄ 配線
１２ｅ，１２ｆ ダミー配線
１２Ａ，１２Ｂ 配線領域
１３ パターン移行領域
２０ 半導体チップ
２１ａ，２１ｂ，２１ｃ バンプ（出力端子）
２１Ａ，２１Ｂ バンプ領域
３０ 異方性導電膜
４０ 表示装置 ４０Ａ 引き出し電極
５０ ＰＷＢ

Claims (8)

  1. 半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、
    同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が異なる前記配線幅に基づく配線厚さ毎に複数形成され、
    前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線ピッチの何れよりも広い配線間隔を有する配線を備えたパターン移行領域を形成した
    ことを特徴とするフレキシブル配線基板。
  2. 半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、
    同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が異なる前記配線幅に基づく配線厚さ毎に複数形成され、
    前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線幅に基づく配線厚さの中間の配線幅に基づく配線厚さを有する少なくとも一つの配線を備えたパターン移行領域を形成した
    ことを特徴とするフレキシブル配線基板。
  3. 半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、
    同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が異なる前記配線幅に基づく配線厚さ毎に複数形成され、
    前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、信号伝送に使用されないダミー配線を備えたパターン移行領域を形成した
    ことを特徴とするフレキシブル配線基板。
  4. 請求項１〜３のいずれかに記載されたフレキシブル配線基板の配線に半導体チップの出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板であって、
    前記半導体チップは幅の異なる前記出力端子を備え、前記半導体チップには同一の幅を有する前記出力端子によって一つのパターンを形成する出力端子領域が異なる前記出力端子の幅毎に複数形成され、
    各前記配線領域が備える前記配線が有する前記配線幅と各前記出力端子領域を構成する前記出力端子が有する幅とは互いに対応し、各前記配線領域は、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域に対応してそれぞれ形成されている
    ことを特徴とする半導体チップ実装フレキシブル配線基板。
  5. 請求項４に記載された半導体チップ実装フレキシブル配線基板を搭載した表示装置。
  6. 半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、
    幅の異なる前記出力端子を備え、同一の幅を有する前記出力端子によって構成された出力端子領域が異なる前記出力端子の幅毎に複数形成された前記半導体チップと、
    同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が、各前記出力端子領域を構成する前記出力端子が有する幅と互いに対応した異なる前記配線幅に基づく配線厚さ毎に、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域にそれぞれ対応して複数形成され、かつ前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線ピッチの何れよりも広い配線間隔を有する配線を備えたパターン移行領域が形成された前記フレキシブル配線基板とを用い、
    前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合する
    ことを特徴とする半導体チップ実装方法。
  7. 半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、
    幅の異なる前記出力端子を備え、同一の幅を有する前記出力端子によって構成された出力端子領域が異なる前記出力端子の幅毎に複数形成された前記半導体チップと、
    同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が、各前記出力端子領域を構成する前記出力端子が有する幅と互いに対応した異なる前記配線幅に基づく配線厚さ毎に、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域にそれぞれ対応して複数形成され、かつ前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、隣接した前記配線領域における各配線幅に基づく配線厚さの中間の配線幅に基づく配線厚さを有する少なくとも一つの配線を備えたパターン移行領域が形成された前記フレキシブル配線基板とを用い、
    前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合する
    ことを特徴とする半導体チップ実装方法。
  8. 半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、
    幅の異なる前記出力端子を備え、同一の幅を有する前記出力端子によって構成された出力端子領域が異なる前記出力端子の幅毎に複数形成された前記半導体チップと、
    同一の配線幅に基づく配線厚さを有する前記配線によって一つのパターンを形成する配線領域が、各前記出力端子領域を構成する前記出力端子が有する幅と互いに対応した異なる前記配線幅に基づく配線厚さ毎に、当該配線領域が備える前記配線が有する前記配線幅に対応した幅を有する前記出力端子によって構成された前記出力端子領域にそれぞれ対応して複数形成され、かつ前記配線幅に基づく配線厚さの異なる隣接した前記配線領域の間に、信号伝送に使用されないダミー配線を備えたパターン移行領域が形成された前記フレキシブル配線基板とを用い、
    前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合する
    ことを特徴とする半導体チップ実装方法。
JP2003203478A 2003-07-30 2003-07-30 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法 Expired - Lifetime JP4083638B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003203478A JP4083638B2 (ja) 2003-07-30 2003-07-30 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
KR1020040056782A KR101072336B1 (ko) 2003-07-30 2004-07-21 플렉시블 배선 기판, 반도체칩 실장 플렉시블 배선 기판,표시 장치 및, 반도체칩 실장 방법
CNB2004100703107A CN100455160C (zh) 2003-07-30 2004-07-29 半导体芯片安装用挠性布线基板及半导体芯片的安装方法
US10/902,265 US7193157B2 (en) 2003-07-30 2004-07-30 Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003203478A JP4083638B2 (ja) 2003-07-30 2003-07-30 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法

Publications (2)

Publication Number Publication Date
JP2005050891A JP2005050891A (ja) 2005-02-24
JP4083638B2 true JP4083638B2 (ja) 2008-04-30

Family

ID=34189860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003203478A Expired - Lifetime JP4083638B2 (ja) 2003-07-30 2003-07-30 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法

Country Status (4)

Country Link
US (1) US7193157B2 (ja)
JP (1) JP4083638B2 (ja)
KR (1) KR101072336B1 (ja)
CN (1) CN100455160C (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4602150B2 (ja) * 2005-04-20 2010-12-22 シャープ株式会社 駆動回路基板と表示パネルの接続方法
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
JP5658442B2 (ja) * 2009-06-02 2015-01-28 株式会社東芝 電子部品とその製造方法
EP2589082B1 (en) * 2010-06-29 2018-08-08 Cooledge Lighting Inc. Electronic devices with yielding substrates
CN105870312B (zh) * 2010-06-29 2020-01-31 柯立芝照明有限公司 具有易弯曲基板的电子装置
KR20140001504A (ko) * 2012-06-27 2014-01-07 엘지이노텍 주식회사 터치 패널의 전극 기판 및 그 제조 방법
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
KR102283505B1 (ko) * 2014-08-05 2021-07-30 삼성전자주식회사 반도체 패키지 및 반도체 모듈
KR102251231B1 (ko) 2014-09-16 2021-05-12 엘지디스플레이 주식회사 구동 칩 패키지 및 이를 포함하는 표시장치
JP6778585B2 (ja) * 2016-11-02 2020-11-04 日東電工株式会社 配線回路基板およびその製造方法
CN108207083A (zh) * 2016-12-19 2018-06-26 欣兴电子股份有限公司 线路板的制作方法及其结构
CN106686883B (zh) * 2017-02-10 2019-04-23 深圳市华星光电技术有限公司 印刷电路板和液晶显示器
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
JP6986492B2 (ja) * 2018-06-01 2021-12-22 日東電工株式会社 配線回路基板
US10964660B1 (en) * 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
CN109640511B (zh) * 2018-12-14 2020-09-08 武汉华星光电半导体显示技术有限公司 柔性电路板及其制作方法与oled显示装置
US10896877B1 (en) 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US10568215B1 (en) 2019-05-20 2020-02-18 Flex Ltd. PCBA encapsulation by thermoforming
JP7387453B2 (ja) * 2020-01-10 2023-11-28 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
KR20210103688A (ko) 2020-02-14 2021-08-24 (주) 디엔테크 오링용 고무조성물

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP2000286536A (ja) 1999-03-30 2000-10-13 Nippon Mektron Ltd 可撓性回路基板の製造法
JP4496619B2 (ja) * 2000-07-27 2010-07-07 株式会社デンソー 回路基板の接続構造
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6940176B2 (en) * 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages

Also Published As

Publication number Publication date
US20050039945A1 (en) 2005-02-24
US7193157B2 (en) 2007-03-20
KR20050014673A (ko) 2005-02-07
JP2005050891A (ja) 2005-02-24
CN1585591A (zh) 2005-02-23
KR101072336B1 (ko) 2011-10-11
CN100455160C (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
US7948768B2 (en) Tape circuit substrate with reduced size of base film
US7572982B2 (en) Tape carrier package
US20080055291A1 (en) Chip film package and display panel assembly having the same
KR20060048605A (ko) 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기
US9907171B2 (en) Flexible printed circuit boards structure
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US10264670B2 (en) Structure for flexible printed circuit boards
EP3010062B1 (en) Flexible printed circuit board structure
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
US7279794B2 (en) Semiconductor device and electronic device, and methods for manufacturing thereof
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2005050912A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法
JP2004186472A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
US10206290B2 (en) Method for manufacturing structure for flexible printed circuit boards
JP2003258033A (ja) 電子デバイス及びその製造方法並びに電子機器
JP2004289069A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2004177578A (ja) 電子モジュール
JP2001237531A (ja) 電子部品および電子部品の製造方法
JP2004325751A (ja) 液晶表示パネル用可撓配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080213

R150 Certificate of patent or registration of utility model

Ref document number: 4083638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

EXPY Cancellation because of completion of term