JP2005050912A - フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法 - Google Patents
フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法 Download PDFInfo
- Publication number
- JP2005050912A JP2005050912A JP2003203875A JP2003203875A JP2005050912A JP 2005050912 A JP2005050912 A JP 2005050912A JP 2003203875 A JP2003203875 A JP 2003203875A JP 2003203875 A JP2003203875 A JP 2003203875A JP 2005050912 A JP2005050912 A JP 2005050912A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- flexible wiring
- semiconductor chip
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】接続対象の異なる大きさの端子に対応する配線パターンが形成されたフレキシブル配線基板において、特殊な加工や製法を採用することなく配線厚さを均一化すること。
【解決手段】フレキシブル配線基板10は、絶縁基材11上に導電線12からなる所定の配線パターンが形成されている。そして、配線パターンを形成する個々の導電線12を複数集めた集合線12Aによって、接続対象の一端子と接続する一配線が形成されている。
【選択図】 図3
【解決手段】フレキシブル配線基板10は、絶縁基材11上に導電線12からなる所定の配線パターンが形成されている。そして、配線パターンを形成する個々の導電線12を複数集めた集合線12Aによって、接続対象の一端子と接続する一配線が形成されている。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法に関するものである。
【0002】
【従来の技術】
携帯電話機やPDA(Personal Digital Assistant:携帯情報端末機器)等の小型,軽量,高性能化が要求される電子機器においては、プリント配線基板上への電子部品の実装密度向上が求められている。特に、このような電子機器に装備される薄型のフラットパネル表示装置は、表示画面を可能な限り大きくとりたいことから、その周辺に配備される駆動配線部品の実装密度向上が要求されており、これに対応するために、フレキシブル配線基板の配線と半導体チップの出力端子とを直接接続してフレキシブル配線基板上に半導体チップを実装するCOF(Chip On Film)が近年多用されている。
【0003】
このCOFでは、フレキシブル配線基板上の配線パターンを、半導体チップにおける出力端子(バンプ)のパターンに対応して形成する必要がある。この際のフレキシブル配線基板のパターン形成技術としては、下記特許文献1に記載されるようなセミアディティブ法又はフルアディティブ法と呼ばれる技術が採用されることが多い。
【0004】
この従来技術を図1によって説明すると、先ず、同図(a)に示すように、可撓性の絶縁基材100の表面にメッキリードとなるシード層101を形成し、次いで、同図(b)に示すように、所望の配線パターンを形成するために、シード層101の表面にフォトレジスト材等を用いたマスクパターン102を形成する。そして、同図(c)に示すように、電解メッキ法によってシード層101の露出した領域にニッケル,銅等の導電性部材を被着して配線パターン103を形成し、また、必要に応じて、それらの配線パターン103の表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層104を形成する。そして、同図(d)に示すように、マスクパターン102及びその底部に位置するシード層101を除去することにより、絶縁基材100の上にシード層部分101A,配線パターン103,表面導電層104からなる所望の配線パターンを有するフレキシブル配線基板が形成される。
【0005】
一方、半導体チップにおける出力端子(バンプ)の配列パターンは、駆動対象の電子機器の端子配列や半導体チップ内部の回路ブロックの構成によって決まるものであるが、一般的には、一様なパターンの端子形態ではなく、大小異なる大きさのバンプが配列されていることが多い。
【0006】
【特許文献1】
特開2000−286536号公報
【0007】
【発明が解決しようとする課題】
前述したような異なる大きさのバンプを有する半導体チップを実装するCOFにおいて、バンプとフレキシブル配線基板上の配線とを高精度で接続するためには、バンプの大きさに対応させて配線幅の異なる配線パターンを形成する必要がある。このような配線パターンの形成は、駆動電流の大小が機器の性能に大きく影響する電子機器を対象とする場合に重要な設計事項になる。特に、自発光型のフラットパネルディスプレイとして近年注目されている有機EL表示装置においては、駆動電流の大小が直接表示性能に影響を及ぼすので、これに接続されるフレキシブル配線基板には前述したような配線パターンの設計が不可欠になっている。
【0008】
しかしながら、従来技術で示したような配線パターン形成技術を採用して、このような異なる幅の配線パターンを形成した場合には、以下に示すような問題が顕在化することになる。
【0009】
つまり、幅の異なる配線パターンを電解メッキによって形成すると、幅の広い配線では配線材料が厚く被着され、幅の狭い配線では配線材料が薄く被着される現象が生じる。これは、電解メッキの際に幅の広い配線は幅の狭い配線に比べて抵抗による電位降下が小さくなることに起因するものであるが、このような厚みの差が配線パターンに生じると、フレキシブル配線基板の配線パターンと半導体チップのバンプとを異方性導電膜を介して熱圧着により接続する際に、隣接する配線に段差が形成される部分の周辺で圧着不良が生じやすくなるという問題が生じる。
【0010】
これを図2に示す例によって更に具体的に説明する。フレキシブル配線基板1には、幅が広い配線1aと同一形態の配線によって一つのパターンを形成した第1の配線領域1Aが形成されており、また、幅が狭い配線1bと同一形態の配線によって一つのパターンを形成した第2の配線領域1Bが形成されている。一方、半導体チップ2には、幅が広いバンプ2aと同一形態のバンプによって一つのパターンを形成した第1のバンプ領域2Aが形成されると共に、幅が狭いバンプ2bと同一形態のバンプによって一つのパターンを形成した第2のバンプ領域2Bが形成されている。配線1aとバンプ2a或いは配線1bとバンプ2bは、それぞれほぼ同じ幅を有し且つ同じパターンを有しており、異方性導電膜3を介して互いに突き合わされ、加熱状態で圧力Pを加えられて熱圧着されている。
【0011】
ここで、第1の配線領域1Aと第2の配線領域1Bとの隣接箇所においては、前述したように配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差が形成された状態になっている。この状態で熱圧着がなされると、段差が形成される部分の周辺部分Aでは、その段差が影響して充分な圧力が加えられず、その周辺部分Aで圧着不良が生じて接続に不具合が生じる問題が起きることになる。
【0012】
この問題を解消するには、第1の配線領域1Aにおける配線1aと第2の配線領域1Bにおける配線1bの厚みを同厚にすればよいが、このように異なる幅の配線における厚みを同厚にするためには、特殊な加工処理や電解メッキの処理時間を配線幅毎に変える特殊な製造方法が必要になり、煩雑な処理を要することでフレキシブル配線基板がコスト高になる。また、微細な配線パターンに対してこのような特殊な処理を施すことは極めて困難であるという問題もある。
【0013】
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、接続対象の異なる大きさの端子に対応する配線パターンが形成されたフレキシブル配線基板においても特殊な加工や製法を採用することなく配線厚さを均一化すること、そして、これによってフレキシブル配線基板の配線と接続対象の端子間に接続不良が生じないようにすること、更には、異なる大きさの出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高いCOFを得ること、また、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機EL表示装置において、良好な表示性能を確保すること等が本発明の目的である。
【0014】
【課題を解決するための手段】
このような目的を達成するために、本発明は、以下の各独立請求項に係る構成を少なくとも具備するものである。
【0015】
[請求項1]絶縁基材上に配線パターンが形成されたフレキシブル配線基板において、前記配線パターンを形成する個々の導電線を複数集めた集合線によって、接続対象の一端子と接続する一配線が形成されることを特徴とするフレキシブル配線基板。
【0016】
[請求項7]絶縁基材上に配線パターンを形成するフレキシブル配線基板の製造方法において、前記配線パターンを形成する個々の導電線を複数集めた集合線によって、接続対象の一端子と接続する一配線を形成することを特徴とするフレキシブル配線基板の製造方法。
【0017】
[請求項13]絶縁基材上に配線パターンが形成されたフレキシブル配線基板の配線に半導体チップの出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板であって、前記配線パターンを形成する個々の導電線を複数集めた集合線からなる一配線に前記半導体チップの一つの出力端子を接続したことを特徴とする半導体チップ実装フレキシブル配線基板。
【0018】
[請求項14]絶縁基材上に配線パターンが形成されたフレキシブル配線基板の配線に半導体チップの出力端子を電気的に接続する半導体チップ実装方法であって、前記配線パターンを形成する個々の導電線を複数集めた集合線からなる一配線に前記半導体チップの一つの出力端子を接続することを特徴とする半導体チップ実装方法。
【0019】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。図3は本発明の一実施形態に係るフレキシブル配線基板を示す説明図である。このフレキシブル配線基板10及びその製造方法について説明すると、フレキシブル配線基板10は、絶縁基材11上に導電線12からなる所定の配線パターンが形成されている。そして、配線パターンを形成する個々の導電線12を複数集めた集合線12Aによって、接続対象の一端子と接続する一配線が形成されている。このフレキシブル配線基板10の端部には他の電子部品との接続が成される接続部10A,10Bが形成されている。
【0020】
図示の例では、2本の導電線12を集めて集合線12Aとしているが、これに限らず、3本以上の導電線12を集めて集合線12Aにすることもできる。そして、この集合線12Aは隣接した複数の導電線12からなっており、また、ここでは個々の導電線12の端部を連結部12aで連結して集合線12Aを形成している。連結部12aの存在は必ずしも必要ではなく、複数の導電線12からなる集合線12Aが一つの端子に接続して一つの配線として機能する状態であればよい。
【0021】
更には、導電線12の少なくとも一つによって接続対象の一端子と接続する一配線が形成される配線領域13が、同一絶縁基材11上に形成されている。なお、図3の例では、導電線12は同一幅の同一ピッチで形成されているが、本発明の実施形態としてはこれに限定されるものではない。
【0022】
このようなフレキシブル配線基板10の配線パターンは、図1に示した手順で、セミアディティブ法又はフルアディティブ法によって形成することができる。
すなわち、図1の説明におけるマスクパターン102の開放領域を導電線12及び連結部12aの形成領域に設計して、この開放領域に露出したシード層101に電解メッキ法によってニッケル,銅等の導電性部材を被着させ、また、必要に応じて、その表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層を形成して、その後、マスクパターン102及びその底部に位置するシード層101を除去する。
【0023】
図4は、このようなフレキシブル配線基板10の配線に半導体チップ20の出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板、或いはこの半導体チップ実装フレキシブル配線基板による半導体チップ実装方法を示す説明図である。
【0024】
絶縁基材11上に配線パターンが形成されたフレキシブル配線基板10の配線に半導体チップ20の出力端子(バンプ)21a,21bが電気的に接続されて半導体チップ実装フレキシブル配線基板を構成している。そして、配線パターンを形成する個々の導電線12を複数集めた集合線12Aからなる一配線に半導体チップ20の一つのバンプ21bが接続されており、配線領域13では、個々の導電線12が配線となってバンプ21aと接続されている。また、バンプ21a,21bと導電線12との間には図示省略の異方性導電膜が介在されて、フレキシブル配線基板10と半導体チップ20とは熱圧着によって接続されている。なお、ここでは、配線12aとバンプ21a或いは配線12bとバンプ21bとの電気的な接続を異方性導電膜30を介在させた熱圧着によって行っているが、これに限らず、共晶接合やエポキシダイダイボンディング、金属接合等の他の接合によって実施することもできる。
【0025】
ここで、配線領域13における個々の導電線12の幅は、半導体チップ20のバンプ21aの幅に対応するように形成されており、複数の導電線12を集めた集合線12Aの幅は、前述したバンプ21aより大きいバンプ21bの幅に対応するように形成されている。これによって、大きさの異なるバンプ21a,21bに対して異なる幅の配線を対応させることができる。
【0026】
このような実施形態では、配線パターンの形成によって、導電線12の幅を一定幅にすることができる。これによって、電解メッキによって形成される個々の導電線12の厚さは均一化されるので、個々の導電線12を一配線とする配線領域13と集合線12Aを形成する領域の何れにおいても配線の厚さを一定にすることができる。
【0027】
そして、個々の導電線12を複数集めた集合線12Aによって、半導体チップ20のバンプ21bと接続する一配線が形成されているので、大きいバンプ21bに集合線12Aが対応して、幅広の配線を形成する場合と同様の効果を得ることができる。したがって、バンプ21a,21bの大きさに対応したフレキシブル配線基板10の配線を形成できると共に、配線接続面の段差を無くすことができ、高精度で不具合の生じない接続が可能になる。
【0028】
図5は、図3に示したフレキシブル配線基板10の変形例である。ここに示した例は、前述の連結部12aの配置を各種変更している。本発明の実施形態に係るフレキシブル配線基板10では、個々の導電線12を複数集めた集合線12Aによって一つの配線が形成されていればよいので、連結部12aの配置自体は図示したような如何なる配置であっても構わない。図示の例を説明すると、同図(a)に示すものは、各集合線12Aの両側端に連結部12aが形成されている。同図(b)に示すものでは、各集合線12Aには片側端にのみ連結部12aが形成され、フレキシブル配線基板10の一端と他端で連結部12aの配置が互い違いになっている。同図(c)に示すものでは、フレキシブル配線基板10の一端と他端で連結部12aの配置がランダムになっている。
【0029】
図6は、本発明の他の実施形態に係るフレキシブル配線基板、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。この実施形態においては、フレキシブル配線基板10は、絶縁機材11上に同一幅Wの導電線12を形成することで導電線12の接続面を段差無く平坦に形成しているが、各導電線12の配設ピッチを様々に変えて、半導体チップ20のバンプ21a,21b,21cの様々な大きさに対応できるようにしている。
【0030】
すなわち、個々の導電線12が一つのバンプ21aと接続する配線領域13においては、配設ピッチP1で導電線12の配線パターンが形成され、2つの導電線12を集めた集合線12Aが一つのバンプ21bと接続する領域においては、配設ピッチP2で導電線12の配線パターンが形成され、更には、3つの導電線12を集めた集合線12Bが一つのバンプ21cと接続する領域においては、配設ピッチP3で導電線12の配線パターンが形成されている。ここでは、配設ピッチをP1>P2>P3に設定しており、複数の導電線12を集合させた集合線12A,12Bによって一配線を形成する場合に、導電線12間の間隙を少なくして、導電線12の幅を合計した集合線12A,12Bの実質的な幅がバンプ21b,21cの幅とほぼ一致するようにしている。
【0031】
このような導電線12の配線パターンを得る際にも、図1に示したマスクパターン102のパターン形態を変更するだけでよいから、フレキシブル配線基板10を製造する上で、コスト面での大きな負担は生じない。そして、これによって、様々な大きさのバンプ21a,21b,21cとフレキシブル配線基板10の導電線12とを高精度で不具合無く接続することができるようになる。
【0032】
図7は、前述した実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。ここでは、フレキシブル配線基板10に半導体チップ20を実装した半導体チップ実装フレキシブル配線基板(COF)を、有機EL表示装置、液晶表示装置(LCD)、電界放射表示装置(FED)、プラズマディスプレイ装置(PDP)等のフラットパネル型表示装置40に接続した一例を示している。この半導体チップ実装フレキシブル配線基板は、表示装置40の一辺に形成された引き出し電極40Aに接続することができるし、また、PWB(硬質基板)50等の他の回路部品に接続することができる。
【0033】
このような実施形態の半導体チップ実装フレキシブル配線基板を搭載した表示装置によると、COFにおいて半導体チップのバンプの大きさに合致したフレキシブル配線基板の配線を採用して、各バンプと配線を高精度に接続することができるので、設定したばらつきのない駆動電流を表示装置に供給することが可能になる。これによると、特に、駆動電流の大小が直接表示性能に直接影響を及ぼす有機EL表示装置において良好な表示性能を得ることができる。
【0034】
以上説明したように、本発明の実施形態によると、接続対象の異なる大きさの端子に対応する配線パターンが形成されたフレキシブル配線基板においても特殊な加工や製法を採用することなく配線厚さを均一化することができる。そして、これによってフレキシブル配線基板の配線と接続対象の端子間に生じる接続不良を解消することができる。更には、異なる大きさの出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高いCOFを得ることができる。また、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機EL表示装置において、良好な表示性能を確保することができる。
【図面の簡単な説明】
【図1】従来技術(フレキシブル配線基板のパターン形成技術)の説明図である。
【図2】従来技術の課題を説明する説明図である。
【図3】本発明の実施形態に係るフレキシブル配線基板を示す説明図である。
【図4】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。
【図5】本発明の他の実施形態に係るフレキシブル配線基板を示す説明図である。
【図6】本発明の他の実施形態に係るフレキシブル配線基板、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。
【図7】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。
【符号の説明】
10 フレキシブル配線基板
10A,10B 接続部
11 絶縁基材
12 導電線
12a 連結部
12A,12B 集合線
13 配線領域
20 半導体チップ
21a,21b,21c バンプ(出力端子)
21A,21B バンプ領域
40 表示装置 40A 引き出し電極
50 PWB
【発明の属する技術分野】
本発明は、フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法に関するものである。
【0002】
【従来の技術】
携帯電話機やPDA(Personal Digital Assistant:携帯情報端末機器)等の小型,軽量,高性能化が要求される電子機器においては、プリント配線基板上への電子部品の実装密度向上が求められている。特に、このような電子機器に装備される薄型のフラットパネル表示装置は、表示画面を可能な限り大きくとりたいことから、その周辺に配備される駆動配線部品の実装密度向上が要求されており、これに対応するために、フレキシブル配線基板の配線と半導体チップの出力端子とを直接接続してフレキシブル配線基板上に半導体チップを実装するCOF(Chip On Film)が近年多用されている。
【0003】
このCOFでは、フレキシブル配線基板上の配線パターンを、半導体チップにおける出力端子(バンプ)のパターンに対応して形成する必要がある。この際のフレキシブル配線基板のパターン形成技術としては、下記特許文献1に記載されるようなセミアディティブ法又はフルアディティブ法と呼ばれる技術が採用されることが多い。
【0004】
この従来技術を図1によって説明すると、先ず、同図(a)に示すように、可撓性の絶縁基材100の表面にメッキリードとなるシード層101を形成し、次いで、同図(b)に示すように、所望の配線パターンを形成するために、シード層101の表面にフォトレジスト材等を用いたマスクパターン102を形成する。そして、同図(c)に示すように、電解メッキ法によってシード層101の露出した領域にニッケル,銅等の導電性部材を被着して配線パターン103を形成し、また、必要に応じて、それらの配線パターン103の表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層104を形成する。そして、同図(d)に示すように、マスクパターン102及びその底部に位置するシード層101を除去することにより、絶縁基材100の上にシード層部分101A,配線パターン103,表面導電層104からなる所望の配線パターンを有するフレキシブル配線基板が形成される。
【0005】
一方、半導体チップにおける出力端子(バンプ)の配列パターンは、駆動対象の電子機器の端子配列や半導体チップ内部の回路ブロックの構成によって決まるものであるが、一般的には、一様なパターンの端子形態ではなく、大小異なる大きさのバンプが配列されていることが多い。
【0006】
【特許文献1】
特開2000−286536号公報
【0007】
【発明が解決しようとする課題】
前述したような異なる大きさのバンプを有する半導体チップを実装するCOFにおいて、バンプとフレキシブル配線基板上の配線とを高精度で接続するためには、バンプの大きさに対応させて配線幅の異なる配線パターンを形成する必要がある。このような配線パターンの形成は、駆動電流の大小が機器の性能に大きく影響する電子機器を対象とする場合に重要な設計事項になる。特に、自発光型のフラットパネルディスプレイとして近年注目されている有機EL表示装置においては、駆動電流の大小が直接表示性能に影響を及ぼすので、これに接続されるフレキシブル配線基板には前述したような配線パターンの設計が不可欠になっている。
【0008】
しかしながら、従来技術で示したような配線パターン形成技術を採用して、このような異なる幅の配線パターンを形成した場合には、以下に示すような問題が顕在化することになる。
【0009】
つまり、幅の異なる配線パターンを電解メッキによって形成すると、幅の広い配線では配線材料が厚く被着され、幅の狭い配線では配線材料が薄く被着される現象が生じる。これは、電解メッキの際に幅の広い配線は幅の狭い配線に比べて抵抗による電位降下が小さくなることに起因するものであるが、このような厚みの差が配線パターンに生じると、フレキシブル配線基板の配線パターンと半導体チップのバンプとを異方性導電膜を介して熱圧着により接続する際に、隣接する配線に段差が形成される部分の周辺で圧着不良が生じやすくなるという問題が生じる。
【0010】
これを図2に示す例によって更に具体的に説明する。フレキシブル配線基板1には、幅が広い配線1aと同一形態の配線によって一つのパターンを形成した第1の配線領域1Aが形成されており、また、幅が狭い配線1bと同一形態の配線によって一つのパターンを形成した第2の配線領域1Bが形成されている。一方、半導体チップ2には、幅が広いバンプ2aと同一形態のバンプによって一つのパターンを形成した第1のバンプ領域2Aが形成されると共に、幅が狭いバンプ2bと同一形態のバンプによって一つのパターンを形成した第2のバンプ領域2Bが形成されている。配線1aとバンプ2a或いは配線1bとバンプ2bは、それぞれほぼ同じ幅を有し且つ同じパターンを有しており、異方性導電膜3を介して互いに突き合わされ、加熱状態で圧力Pを加えられて熱圧着されている。
【0011】
ここで、第1の配線領域1Aと第2の配線領域1Bとの隣接箇所においては、前述したように配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差が形成された状態になっている。この状態で熱圧着がなされると、段差が形成される部分の周辺部分Aでは、その段差が影響して充分な圧力が加えられず、その周辺部分Aで圧着不良が生じて接続に不具合が生じる問題が起きることになる。
【0012】
この問題を解消するには、第1の配線領域1Aにおける配線1aと第2の配線領域1Bにおける配線1bの厚みを同厚にすればよいが、このように異なる幅の配線における厚みを同厚にするためには、特殊な加工処理や電解メッキの処理時間を配線幅毎に変える特殊な製造方法が必要になり、煩雑な処理を要することでフレキシブル配線基板がコスト高になる。また、微細な配線パターンに対してこのような特殊な処理を施すことは極めて困難であるという問題もある。
【0013】
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、接続対象の異なる大きさの端子に対応する配線パターンが形成されたフレキシブル配線基板においても特殊な加工や製法を採用することなく配線厚さを均一化すること、そして、これによってフレキシブル配線基板の配線と接続対象の端子間に接続不良が生じないようにすること、更には、異なる大きさの出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高いCOFを得ること、また、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機EL表示装置において、良好な表示性能を確保すること等が本発明の目的である。
【0014】
【課題を解決するための手段】
このような目的を達成するために、本発明は、以下の各独立請求項に係る構成を少なくとも具備するものである。
【0015】
[請求項1]絶縁基材上に配線パターンが形成されたフレキシブル配線基板において、前記配線パターンを形成する個々の導電線を複数集めた集合線によって、接続対象の一端子と接続する一配線が形成されることを特徴とするフレキシブル配線基板。
【0016】
[請求項7]絶縁基材上に配線パターンを形成するフレキシブル配線基板の製造方法において、前記配線パターンを形成する個々の導電線を複数集めた集合線によって、接続対象の一端子と接続する一配線を形成することを特徴とするフレキシブル配線基板の製造方法。
【0017】
[請求項13]絶縁基材上に配線パターンが形成されたフレキシブル配線基板の配線に半導体チップの出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板であって、前記配線パターンを形成する個々の導電線を複数集めた集合線からなる一配線に前記半導体チップの一つの出力端子を接続したことを特徴とする半導体チップ実装フレキシブル配線基板。
【0018】
[請求項14]絶縁基材上に配線パターンが形成されたフレキシブル配線基板の配線に半導体チップの出力端子を電気的に接続する半導体チップ実装方法であって、前記配線パターンを形成する個々の導電線を複数集めた集合線からなる一配線に前記半導体チップの一つの出力端子を接続することを特徴とする半導体チップ実装方法。
【0019】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。図3は本発明の一実施形態に係るフレキシブル配線基板を示す説明図である。このフレキシブル配線基板10及びその製造方法について説明すると、フレキシブル配線基板10は、絶縁基材11上に導電線12からなる所定の配線パターンが形成されている。そして、配線パターンを形成する個々の導電線12を複数集めた集合線12Aによって、接続対象の一端子と接続する一配線が形成されている。このフレキシブル配線基板10の端部には他の電子部品との接続が成される接続部10A,10Bが形成されている。
【0020】
図示の例では、2本の導電線12を集めて集合線12Aとしているが、これに限らず、3本以上の導電線12を集めて集合線12Aにすることもできる。そして、この集合線12Aは隣接した複数の導電線12からなっており、また、ここでは個々の導電線12の端部を連結部12aで連結して集合線12Aを形成している。連結部12aの存在は必ずしも必要ではなく、複数の導電線12からなる集合線12Aが一つの端子に接続して一つの配線として機能する状態であればよい。
【0021】
更には、導電線12の少なくとも一つによって接続対象の一端子と接続する一配線が形成される配線領域13が、同一絶縁基材11上に形成されている。なお、図3の例では、導電線12は同一幅の同一ピッチで形成されているが、本発明の実施形態としてはこれに限定されるものではない。
【0022】
このようなフレキシブル配線基板10の配線パターンは、図1に示した手順で、セミアディティブ法又はフルアディティブ法によって形成することができる。
すなわち、図1の説明におけるマスクパターン102の開放領域を導電線12及び連結部12aの形成領域に設計して、この開放領域に露出したシード層101に電解メッキ法によってニッケル,銅等の導電性部材を被着させ、また、必要に応じて、その表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層を形成して、その後、マスクパターン102及びその底部に位置するシード層101を除去する。
【0023】
図4は、このようなフレキシブル配線基板10の配線に半導体チップ20の出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板、或いはこの半導体チップ実装フレキシブル配線基板による半導体チップ実装方法を示す説明図である。
【0024】
絶縁基材11上に配線パターンが形成されたフレキシブル配線基板10の配線に半導体チップ20の出力端子(バンプ)21a,21bが電気的に接続されて半導体チップ実装フレキシブル配線基板を構成している。そして、配線パターンを形成する個々の導電線12を複数集めた集合線12Aからなる一配線に半導体チップ20の一つのバンプ21bが接続されており、配線領域13では、個々の導電線12が配線となってバンプ21aと接続されている。また、バンプ21a,21bと導電線12との間には図示省略の異方性導電膜が介在されて、フレキシブル配線基板10と半導体チップ20とは熱圧着によって接続されている。なお、ここでは、配線12aとバンプ21a或いは配線12bとバンプ21bとの電気的な接続を異方性導電膜30を介在させた熱圧着によって行っているが、これに限らず、共晶接合やエポキシダイダイボンディング、金属接合等の他の接合によって実施することもできる。
【0025】
ここで、配線領域13における個々の導電線12の幅は、半導体チップ20のバンプ21aの幅に対応するように形成されており、複数の導電線12を集めた集合線12Aの幅は、前述したバンプ21aより大きいバンプ21bの幅に対応するように形成されている。これによって、大きさの異なるバンプ21a,21bに対して異なる幅の配線を対応させることができる。
【0026】
このような実施形態では、配線パターンの形成によって、導電線12の幅を一定幅にすることができる。これによって、電解メッキによって形成される個々の導電線12の厚さは均一化されるので、個々の導電線12を一配線とする配線領域13と集合線12Aを形成する領域の何れにおいても配線の厚さを一定にすることができる。
【0027】
そして、個々の導電線12を複数集めた集合線12Aによって、半導体チップ20のバンプ21bと接続する一配線が形成されているので、大きいバンプ21bに集合線12Aが対応して、幅広の配線を形成する場合と同様の効果を得ることができる。したがって、バンプ21a,21bの大きさに対応したフレキシブル配線基板10の配線を形成できると共に、配線接続面の段差を無くすことができ、高精度で不具合の生じない接続が可能になる。
【0028】
図5は、図3に示したフレキシブル配線基板10の変形例である。ここに示した例は、前述の連結部12aの配置を各種変更している。本発明の実施形態に係るフレキシブル配線基板10では、個々の導電線12を複数集めた集合線12Aによって一つの配線が形成されていればよいので、連結部12aの配置自体は図示したような如何なる配置であっても構わない。図示の例を説明すると、同図(a)に示すものは、各集合線12Aの両側端に連結部12aが形成されている。同図(b)に示すものでは、各集合線12Aには片側端にのみ連結部12aが形成され、フレキシブル配線基板10の一端と他端で連結部12aの配置が互い違いになっている。同図(c)に示すものでは、フレキシブル配線基板10の一端と他端で連結部12aの配置がランダムになっている。
【0029】
図6は、本発明の他の実施形態に係るフレキシブル配線基板、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。この実施形態においては、フレキシブル配線基板10は、絶縁機材11上に同一幅Wの導電線12を形成することで導電線12の接続面を段差無く平坦に形成しているが、各導電線12の配設ピッチを様々に変えて、半導体チップ20のバンプ21a,21b,21cの様々な大きさに対応できるようにしている。
【0030】
すなわち、個々の導電線12が一つのバンプ21aと接続する配線領域13においては、配設ピッチP1で導電線12の配線パターンが形成され、2つの導電線12を集めた集合線12Aが一つのバンプ21bと接続する領域においては、配設ピッチP2で導電線12の配線パターンが形成され、更には、3つの導電線12を集めた集合線12Bが一つのバンプ21cと接続する領域においては、配設ピッチP3で導電線12の配線パターンが形成されている。ここでは、配設ピッチをP1>P2>P3に設定しており、複数の導電線12を集合させた集合線12A,12Bによって一配線を形成する場合に、導電線12間の間隙を少なくして、導電線12の幅を合計した集合線12A,12Bの実質的な幅がバンプ21b,21cの幅とほぼ一致するようにしている。
【0031】
このような導電線12の配線パターンを得る際にも、図1に示したマスクパターン102のパターン形態を変更するだけでよいから、フレキシブル配線基板10を製造する上で、コスト面での大きな負担は生じない。そして、これによって、様々な大きさのバンプ21a,21b,21cとフレキシブル配線基板10の導電線12とを高精度で不具合無く接続することができるようになる。
【0032】
図7は、前述した実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。ここでは、フレキシブル配線基板10に半導体チップ20を実装した半導体チップ実装フレキシブル配線基板(COF)を、有機EL表示装置、液晶表示装置(LCD)、電界放射表示装置(FED)、プラズマディスプレイ装置(PDP)等のフラットパネル型表示装置40に接続した一例を示している。この半導体チップ実装フレキシブル配線基板は、表示装置40の一辺に形成された引き出し電極40Aに接続することができるし、また、PWB(硬質基板)50等の他の回路部品に接続することができる。
【0033】
このような実施形態の半導体チップ実装フレキシブル配線基板を搭載した表示装置によると、COFにおいて半導体チップのバンプの大きさに合致したフレキシブル配線基板の配線を採用して、各バンプと配線を高精度に接続することができるので、設定したばらつきのない駆動電流を表示装置に供給することが可能になる。これによると、特に、駆動電流の大小が直接表示性能に直接影響を及ぼす有機EL表示装置において良好な表示性能を得ることができる。
【0034】
以上説明したように、本発明の実施形態によると、接続対象の異なる大きさの端子に対応する配線パターンが形成されたフレキシブル配線基板においても特殊な加工や製法を採用することなく配線厚さを均一化することができる。そして、これによってフレキシブル配線基板の配線と接続対象の端子間に生じる接続不良を解消することができる。更には、異なる大きさの出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高いCOFを得ることができる。また、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機EL表示装置において、良好な表示性能を確保することができる。
【図面の簡単な説明】
【図1】従来技術(フレキシブル配線基板のパターン形成技術)の説明図である。
【図2】従来技術の課題を説明する説明図である。
【図3】本発明の実施形態に係るフレキシブル配線基板を示す説明図である。
【図4】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。
【図5】本発明の他の実施形態に係るフレキシブル配線基板を示す説明図である。
【図6】本発明の他の実施形態に係るフレキシブル配線基板、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。
【図7】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。
【符号の説明】
10 フレキシブル配線基板
10A,10B 接続部
11 絶縁基材
12 導電線
12a 連結部
12A,12B 集合線
13 配線領域
20 半導体チップ
21a,21b,21c バンプ(出力端子)
21A,21B バンプ領域
40 表示装置 40A 引き出し電極
50 PWB
Claims (14)
- 絶縁基材上に配線パターンが形成されたフレキシブル配線基板において、前記配線パターンを形成する個々の導電線を複数集めた集合線によって、接続対象の一端子と接続する一配線が形成されることを特徴とするフレキシブル配線基板。
- 前記集合線は隣接した複数の導電線からなることを特徴とする請求項1に記載されたフレキシブル配線基板。
- 前記一配線は、前記個々の導電線の端部を連結して形成されることを特徴とする請求項1又は2に記載されたフレキシブル配線基板。
- 前記配線パターンを形成する個々の導電線を一定幅にすることを特徴とする請求項1〜3のいずれかに記載されたフレキシブル配線基板。
- 前記配線パターンを形成する個々の導電線の少なくとも一つによって接続対象の一端子と接続する一配線が形成されることを特徴とする請求項1〜4のいずれかに記載されたフレキシブル配線基板。
- 前記配線パターンは、アディティブ法によって形成されることを特徴とする請求項1〜5のいずれかに記載されたフレキシブル配線基板。
- 絶縁基材上に配線パターンを形成するフレキシブル配線基板の製造方法において、前記配線パターンを形成する個々の導電線を複数集めた集合線によって、接続対象の一端子と接続する一配線を形成することを特徴とするフレキシブル配線基板の製造方法。
- 前記集合線は隣接した複数の導電線からなることを特徴とする請求項7に記載されたフレキシブル配線基板の製造方法。
- 前記一配線は、前記個々の導電線の端部を連結して形成することを特徴とする請求項7又は8に記載されたフレキシブル配線基板の製造方法。
- 前記配線パターンを形成する個々の導電線が一定幅に形成されることを特徴とする請求項7〜9のいずれかに記載されたフレキシブル配線基板の製造方法。
- 前記配線パターンを形成する個々の導電線の少なくとも一つによって接続対象の一端子と接続する一配線を形成することを特徴とする請求項7〜10のいずれかに記載されたフレキシブル配線基板の製造方法。
- 前記配線パターンは、アディティブ法によって形成されることを特徴とする請求項7〜11のいずれかに記載されたフレキシブル配線基板の製造方法。
- 絶縁基材上に配線パターンが形成されたフレキシブル配線基板の配線に半導体チップの出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板であって、
前記配線パターンを形成する個々の導電線を複数集めた集合線からなる一配線に前記半導体チップの一つの出力端子を接続したことを特徴とする半導体チップ実装フレキシブル配線基板。 - 絶縁基材上に配線パターンが形成されたフレキシブル配線基板の配線に半導体チップの出力端子を電気的に接続する半導体チップ実装方法であって、
前記配線パターンを形成する個々の導電線を複数集めた集合線からなる一配線に前記半導体チップの一つの出力端子を接続することを特徴とする半導体チップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203875A JP2005050912A (ja) | 2003-07-30 | 2003-07-30 | フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203875A JP2005050912A (ja) | 2003-07-30 | 2003-07-30 | フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005050912A true JP2005050912A (ja) | 2005-02-24 |
Family
ID=34263075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003203875A Withdrawn JP2005050912A (ja) | 2003-07-30 | 2003-07-30 | フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005050912A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011059358A (ja) * | 2009-09-10 | 2011-03-24 | Casio Computer Co Ltd | 表示装置及び表示素子集合体 |
WO2020175476A1 (ja) * | 2019-02-27 | 2020-09-03 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
-
2003
- 2003-07-30 JP JP2003203875A patent/JP2005050912A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011059358A (ja) * | 2009-09-10 | 2011-03-24 | Casio Computer Co Ltd | 表示装置及び表示素子集合体 |
WO2020175476A1 (ja) * | 2019-02-27 | 2020-09-03 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
CN113474853A (zh) * | 2019-02-27 | 2021-10-01 | 住友电工印刷电路株式会社 | 印刷配线板及印刷配线板的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083638B2 (ja) | フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法 | |
US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
US7572982B2 (en) | Tape carrier package | |
CN1717147B (zh) | 柔性布线基板及制法、配芯片的柔性布线基板及电子设备 | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
US7379307B2 (en) | Wiring board and method for manufacturing the same, and semiconductor device | |
JPH09152621A (ja) | 液晶表示装置およびその製造方法 | |
US7209207B2 (en) | Flat panel display and drive chip thereof | |
US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
EP2086295B1 (en) | Printed circuit board and method of manufacturing the same | |
TWI323504B (en) | Method for fabricating package substrate, electronic apparatus and computing system | |
JP2005136360A (ja) | 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。 | |
JP2005050912A (ja) | フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法 | |
US7279794B2 (en) | Semiconductor device and electronic device, and methods for manufacturing thereof | |
JP2003332380A (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
US7383630B2 (en) | Method for making a circuit plate | |
US7999191B2 (en) | Method for making cable with a conductive bump array, and method for connecting the cable to a task object | |
JP2002171036A (ja) | 多層基板 | |
JP2004241416A (ja) | 電子回路ユニットおよびその製造方法 | |
JP2004165305A (ja) | 面実装型回路モジュール | |
JP2003188485A (ja) | 電子回路製品及び製造方法 | |
JP2005101171A (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
TW200522131A (en) | Flexible carrier and flexible circuit board | |
JP2005302931A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A761 | Written withdrawal of application |
Effective date: 20070803 Free format text: JAPANESE INTERMEDIATE CODE: A761 |