JP2005302931A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005302931A JP2005302931A JP2004115317A JP2004115317A JP2005302931A JP 2005302931 A JP2005302931 A JP 2005302931A JP 2004115317 A JP2004115317 A JP 2004115317A JP 2004115317 A JP2004115317 A JP 2004115317A JP 2005302931 A JP2005302931 A JP 2005302931A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- electrode
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供する。
【解決手段】半導体装置1の製造方法は、第1の貫通電極20を有する第1の半導体基板10に、第2の貫通電極40を有する第2の半導体基板30を搭載して、第1の貫通電極20の第1の面22と第2の貫通電極40の第2の面42とを導電部材50を介して対向させて電気的に接続することを含む。第2の面42を、第1の面22の上方に配置する。そして、第2の半導体基板30を、第2の面42が第1の面22の内側に配置されるように搭載する。
【選択図】図2
【解決手段】半導体装置1の製造方法は、第1の貫通電極20を有する第1の半導体基板10に、第2の貫通電極40を有する第2の半導体基板30を搭載して、第1の貫通電極20の第1の面22と第2の貫通電極40の第2の面42とを導電部材50を介して対向させて電気的に接続することを含む。第2の面42を、第1の面22の上方に配置する。そして、第2の半導体基板30を、第2の面42が第1の面22の内側に配置されるように搭載する。
【選択図】図2
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
貫通電極を有する半導体基板を積層することが知られている。そして、積層された二つの半導体基板の貫通電極の端面同士を対向させて、導電部材を利用して電気的に接続することが知られている。このとき、導電部材が移動することを制限することができれば、電気的な信頼性の高い半導体装置を提供することができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特開平11−345933号公報
(1)本発明に係る半導体装置の製造方法は、第1の貫通電極を有する第1の半導体基板に、第2の貫通電極を有する第2の半導体基板を搭載して、前記第1の貫通電極の第1の面と前記第2の貫通電極の第2の面とを導電部材を介して対向させて電気的に接続することを含み、
前記第2の面を前記第1の面の上方に配置し、
前記第2の半導体基板を、前記第2の面が前記第1の面の内側に配置されるように搭載する。本発明によれば、第1の面の上方に配置された第2の面を、第1の面の内側に配置する。そのため、導電部材が第1の面からはみ出して流れ落ちることを防止することができ、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記第1の面の外形は、前記第2の面の外形よりも大きくてもよい。
(3)この半導体装置の製造方法において、
前記第1の面の外形は、前記第2の面の外形と同じであってもよい。
(4)本発明に係る半導体装置は、上記方法で製造されてなる。
(5)本発明に係る半導体装置は、外部端子と、
積層されて前記外部端子上に配置された複数の半導体基板と、
それぞれの前記半導体基板に形成された貫通電極と、
を有し、
上下に積層された2つの前記半導体基板のうち前記外部端子側に配置された前記半導体基板の前記貫通電極の第1の面と、他の前記半導体基板の前記貫通電極の第2の面とは、導電部材を介して対向して電気的に接続されてなり、
前記第1及び第2の面は、前記第2の面が前記第1の面の内側に配置されるように対向してなる。本発明によれば、第1の面から導電部材がはみ出して流れ落ちることを防止することが可能な、信頼性の高い半導体措置を提供することができる。
(6)この半導体装置において、
前記第1の面の外形は、前記第2の面の外形よりも大きくてもよい。
(7)この半導体装置において、
前記第1の面の外形は、前記第2の面の外形と同じであってもよい。
(8)本発明に係る回路基板は、上記半導体装置が実装されてなる。
(9)本発明に係る電子機器は、上記半導体装置を有する。
前記第2の面を前記第1の面の上方に配置し、
前記第2の半導体基板を、前記第2の面が前記第1の面の内側に配置されるように搭載する。本発明によれば、第1の面の上方に配置された第2の面を、第1の面の内側に配置する。そのため、導電部材が第1の面からはみ出して流れ落ちることを防止することができ、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記第1の面の外形は、前記第2の面の外形よりも大きくてもよい。
(3)この半導体装置の製造方法において、
前記第1の面の外形は、前記第2の面の外形と同じであってもよい。
(4)本発明に係る半導体装置は、上記方法で製造されてなる。
(5)本発明に係る半導体装置は、外部端子と、
積層されて前記外部端子上に配置された複数の半導体基板と、
それぞれの前記半導体基板に形成された貫通電極と、
を有し、
上下に積層された2つの前記半導体基板のうち前記外部端子側に配置された前記半導体基板の前記貫通電極の第1の面と、他の前記半導体基板の前記貫通電極の第2の面とは、導電部材を介して対向して電気的に接続されてなり、
前記第1及び第2の面は、前記第2の面が前記第1の面の内側に配置されるように対向してなる。本発明によれば、第1の面から導電部材がはみ出して流れ落ちることを防止することが可能な、信頼性の高い半導体措置を提供することができる。
(6)この半導体装置において、
前記第1の面の外形は、前記第2の面の外形よりも大きくてもよい。
(7)この半導体装置において、
前記第1の面の外形は、前記第2の面の外形と同じであってもよい。
(8)本発明に係る回路基板は、上記半導体装置が実装されてなる。
(9)本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図1〜図3は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。
本実施の形態に係る半導体装置は、第1の半導体基板10を有する。図1は、第1の半導体基板10を説明するための図である。第1の半導体基板10は、図1に示すようにチップ状の基板であってもよい。あるいは、第1の半導体基板10は、ウエハ状の基板であってもよい(図示せず)。第1の半導体基板10には、集積回路12が形成されていてもよい。第1の半導体基板10の一方の面には、パッド14が形成されていてもよい。パッド14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12と電気的に接続されていないパッドを含めて、パッド14と称してもよい。第1の半導体基板10には、貫通穴16が形成されていてもよい。貫通穴16は、パッド14とオーバーラップするように形成されていてもよい。このとき、パッド14には、貫通穴16とオーバーラップする貫通穴が形成されていてもよい。第1の半導体基板10は、第1の貫通電極20を有する。第1の貫通電極20は、貫通穴16を通り、第1の半導体基板10の両側を電気的に接続する電極である。第1の貫通電極20は、図1に示すように、パッド14を貫通するように形成されていてもよい。ただし、第1の貫通電極20は、パッド14を避けて形成されていてもよい。第1の貫通電極20は、パッド14と電気的に接続されていてもよい。第1の貫通電極20は、両端面の外形が貫通穴16の断面よりも大きくなるように形成されていてもよい。図1に示すように、第1の貫通電極20の両端面のうち、第1の半導体基板10におけるパッド14が形成された面側の端面の外形は、反対側の端面の外形よりも小さくなっていてもよい。ただし、第1の貫通電極20の両端面は、同じ外形となるように形成されていてもよい(図示せず)。第1の半導体基板10には、図示しない絶縁膜が形成されていてもよく、該絶縁膜によって、第1の半導体基板10と第1の貫通電極20との電気的なショートを防止してもよい。
本実施の形態に係る半導体装置は、第2の半導体基板30を有する(図2(A)及び図2(B)参照)。第2の半導体基板30は、第1の半導体基板10と同様の構造をなしていてもよい。すなわち、第2の半導体基板30は、パッド34を有してもよい。第2の半導体基板30は、第2の貫通電極40を有する。
本実施の形態に係る半導体装置は、外部端子60を有する。外部端子60は、基板62に形成されていてもよい(図2(A)参照)。外部端子60は、基板62の第1の面61側に形成されていてもよい。
本実施の形態に係る半導体装置では、図2(A)及び図2(B)に示すように、第1及び第2の半導体基板10,30は積層されてなる。ここで、図2(A)は、本実施の形態に係る半導体装置を示す図であり、図2(B)は、図2(A)の一部拡大図である。図2(A)に示すように、第1の半導体基板10は基板62に搭載されていてもよい。第1の半導体基板10は、基板62の第2の面63上に搭載されていてもよい。そして、第2の半導体基板30は、第1の半導体基板10に搭載されている。すなわち、第1の半導体基板10は、第2の半導体基板30よりも外部端子60側に配置されてなる。言い換えると、上下に積層された2つの半導体基板のうち、外部端子60側に配置された半導体基板を第1の半導体基板10と、他の半導体基板を第2の半導体基板30と、それぞれ称してもよい。そして、第1の貫通電極20の第2の半導体基板30を向く面を第1の面22と、第2の貫通電極40の第1の半導体基板10を向く面を第2の面42と称する(図2(B)参照)。本実施の形態に係る半導体装置では、図2(A)及び図2(B)に示すように、第1の面22と第2の面42とは、導電部材50を介して対向して電気的に接続されてなる。まとめると、本実施の形態に係る半導体装置は、積層された複数の半導体基板を有し、上下に積層された2つの半導体基板のうち外部端子60側に配置された半導体基板の貫通電極の第1の面22と、他の半導体基板の貫通電極の第2の面42とは、導電部材50を介して対向して電気的に接続されてなると言える。このとき、第1及び第2の面22,42は、第2の面42が第1の面22の内側に配置されるように対向している。そして、第1の面22の外形は、第2の面42の外形よりも大きくなっていてもよい(図2(B)参照)。なお、第1の貫通電極20の第1の面22は、第1の半導体基板10におけるパッド14が形成された面とは反対側の面側の先端面であってもよい。また、第2の貫通電極40の第2の面42は、第2の半導体基板30におけるパッド34が形成された面側の先端面であってもよい。
本実施の形態に係る半導体装置1は、以上のように構成されている。先に説明したように、半導体装置1では、第1の貫通電極20の第1の面22と第2の貫通電極40の第2の面42とが対向している。そして、第1の半導体基板10は、第2の半導体基板30よりも外部端子60側に配置される。すなわち、第1の貫通電極20は、第2の貫通電極40よりも外部端子60側に配置される。そのため、半導体装置1をマザーボード等に実装する際に、第1の貫通電極20の上方に第2の貫通電極40が配置される。すなわち、第1の面22の上方に第2の面42が配置される。言い換えると、第1の面22は、第2の面42の下方に配置される。そして、第2の面42は第1の面22の内側に配置される。そのため、半導体装置1をマザーボード等に実装する際に、加熱等により導電部材50が軟化して第2の面42によって押し拡げられた場合であっても、導電部材50が第2の面42の外側に押し出されることを防止することができる。特に、第1の面22の外形が第2の面42の外形よりも大きくなっていれば、導電部材50が第1の面22上から押し出されにくくなる。そのため、半導体基板と貫通電極とのショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
なお、図3に示すように、第1の面22の外形が第2の面42の外形と同じである場合でも、上記の効果を達成することができ、信頼性の高い半導体装置を提供ことができる。
以下、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する。図4(A)〜図5(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、第1の半導体基板10を用意することを含んでもよい(図1参照)。第1の半導体基板10は、既に説明したいずれかの構成をなしていてもよい。第1の半導体基板10を形成する方法は、特に限定されるものではない。以下、第1の半導体基板10を形成する方法について説明する。はじめに、図4(A)に示すように、半導体基板100を用意する。半導体基板100は、図4(A)に示すように、半導体チップであってもよい。あるいは、半導体基板を、ウエハの状態で用意してもよい(図示せず)。半導体基板100は、集積回路102を有してもよい。また、半導体基板100は、パッド104を有してもよい。半導体基板100のパッド104が形成された面を、第1の面101と称してもよい。次に、図4(B)に示すように、半導体基板100に凹部106を形成する。凹部106は、第1の面101側から形成してもよい。凹部106は、パッド104を貫通するように形成してもよい。次に、図4(C)に示すように、電気的接続部110を形成する。凹部106に導電材料を充填して、電気的接続部110を形成してもよい。なお、電気的接続部110を形成する前に、凹部106の内壁面に、図示しない絶縁層を形成してもよい。これにより、電気的接続部110と半導体基板100との電気的なショートを防止することができる。次に、図4(D)に示すように、半導体基板100の第2の面103から、電気的接続部110の先端面112を露出させる。半導体基板100を第1の面101とは反対側から薄くして、第2の面103から先端面112を露出させてもよい。次に、図4(E)に示すように、第2の面103上に、電気的接続部110と電気的に接続されたランド120を形成する。ランド120を、メッキ処理を利用して形成してもよい。例えば、第2の面103に先端面112を露出させるマスクを形成した後にメッキ処理を行って、ランド120を形成してもよい。なお、ランド120を、図示しない絶縁層上に形成することで、ランド120と半導体基板との電気的なショートを防止してもよい。図4(E)に示すように、ランド120を、電気的接続部110の基端面114の平面形状よりも大きくなるように形成してもよい。あるいは、ランド120を、電気的接続部110の基端面114の平面形状と同じ形状になるように形成してもよい。マスクの開口の形状を調整することによって、ランド120を、設計通りの大きさに形成してもよい。そして、電気的接続部110とランド120とをあわせて、第1の貫通電極20と称してもよい。以上の工程によって、第1の貫通電極20を有する第1の半導体基板10を形成してもよい(図1参照)。
本実施の形態に係る半導体装置の製造方法は、図5(A)及び図5(B)に示すように、第1の半導体基板10に、第2の半導体基板30を搭載することを含む。本工程は、図5(A)に示すように、第1の半導体基板10上に第2の半導体基板30を配置することを含む。このとき、第2の面42を第1の面22の上方に配置する。本工程は、図5(B)に示すように、第1の面22と第2の面42とを導電部材50を介して対向させて電気的に接続することを含む。導電部材50は、例えば図5(A)に示すように、予め第2の面42上に設けられた導電材料55を利用して形成してもよい。導電材料55として、例えばはんだペーストを利用してもよい。本実施の形態に係る半導体装置の製造方法では、第2の半導体基板30を、第2の貫通電極40の第2の面42が、第1の貫通電極20の第1の面22の内側に配置されるように搭載する。そのため、第2の面42によって導電材料55が押し拡げられても、その一部が第1の面22上から流れ出しにくくなる。特に、第1の面22の外形が第2の面42の外形よりも大きくなっている場合、導電材料55が第2の面42から流れ出しにくくなる。そのため、導電材料55の量を厳密に制御する必要がなくなり、信頼性の高い半導体装置を効率よく製造することができる。ただし、第1の面22の外形が第2の面42の外形と同じである場合でも同様の効果を発揮することができ、信頼性の高い半導体装置を製造することができる(図3参照)。
そして、第2の半導体基板30に他の半導体基板65を搭載する工程や、積層された複数の半導体基板を基板62に搭載する工程や、外部端子60を形成する工程などを経て、半導体装置1を形成してもよい(図2(A)参照)。図6には、本発明を適用した実施の形態に係る半導体装置1が実装された配線基板1000を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図7にはノート型パーソナルコンピュータ2000を、図8には携帯電話3000を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
10 第1の半導体基板、 14 パッド、 20 第1の貫通電極、 22 第1の面、 30 第2の半導体基板、 40 第2の貫通電極、 42 第2の面、 50 導電部材、 60 外部端子
Claims (9)
- 第1の貫通電極を有する第1の半導体基板に、第2の貫通電極を有する第2の半導体基板を搭載して、前記第1の貫通電極の第1の面と前記第2の貫通電極の第2の面とを導電部材を介して対向させて電気的に接続することを含み、
前記第2の面を前記第1の面の上方に配置し、
前記第2の半導体基板を、前記第2の面が前記第1の面の内側に配置されるように搭載する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1の面の外形は、前記第2の面の外形よりも大きい半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1の面の外形は、前記第2の面の外形と同じである半導体装置の製造方法。 - 請求項1から請求項3のいずれかに記載の方法で製造された半導体装置。
- 外部端子と、
積層されて前記外部端子上に配置された複数の半導体基板と、
それぞれの前記半導体基板に形成された貫通電極と、
を有し、
上下に積層された2つの前記半導体基板のうち前記外部端子側に配置された前記半導体基板の前記貫通電極の第1の面と、他の前記半導体基板の前記貫通電極の第2の面とは、導電部材を介して対向して電気的に接続されてなり、
前記第1及び第2の面は、前記第2の面が前記第1の面の内側に配置されるように対向してなる半導体装置。 - 請求項5記載の半導体装置において、
前記第1の面の外形は、前記第2の面の外形よりも大きい半導体装置。 - 請求項5記載の半導体装置において、
前記第1の面の外形は、前記第2の面の外形と同じである半導体装置。 - 請求項4から請求項7のいずれかに記載の半導体装置が実装された回路基板。
- 請求項4から請求項7のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115317A JP2005302931A (ja) | 2004-04-09 | 2004-04-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115317A JP2005302931A (ja) | 2004-04-09 | 2004-04-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302931A true JP2005302931A (ja) | 2005-10-27 |
Family
ID=35334084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004115317A Withdrawn JP2005302931A (ja) | 2004-04-09 | 2004-04-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302931A (ja) |
-
2004
- 2004-04-09 JP JP2004115317A patent/JP2005302931A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7876573B2 (en) | Stacked mounting structure | |
JP2006060128A (ja) | 半導体装置 | |
JP2010277829A (ja) | 接続端子付き基板 | |
JP2006294976A (ja) | 半導体装置およびその製造方法 | |
JP3927783B2 (ja) | 半導体部品 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
CN113097078A (zh) | 用于形成终端衬垫的方法、相关终端衬垫、衬底、组件和系统 | |
TWI314770B (en) | Semiconductor device and method of manufacturing the same | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP2004342991A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI260753B (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
US8786108B2 (en) | Package structure | |
JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002368027A (ja) | 半導体装置の製造方法 | |
JP2005302931A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
JP4045717B2 (ja) | 半導体装置 | |
JP2006339276A (ja) | 接続用基板及びその製造方法 | |
WO2003013201A1 (en) | Method for forming device-landing pad of multi-layered printed circuit board | |
JP2006228953A (ja) | 表面実装パッケージ | |
TW201519335A (zh) | 半導體封裝件及其製法 | |
JP2005347678A (ja) | 半導体チップおよびその製造方法、半導体装置、並びに電子機器 | |
JP2004335948A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005311062A (ja) | 積層型半導体装置及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JP2006041238A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |