JP2004335948A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004335948A JP2004335948A JP2003133143A JP2003133143A JP2004335948A JP 2004335948 A JP2004335948 A JP 2004335948A JP 2003133143 A JP2003133143 A JP 2003133143A JP 2003133143 A JP2003133143 A JP 2003133143A JP 2004335948 A JP2004335948 A JP 2004335948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- hole
- semiconductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】信頼性の高い三次元実装用半導体装置及びその製造方法、回路基板並びに電子機器を提供する。
【解決手段】半導体装置は、集積回路１２を有し、バッド１４、絶縁膜１６、１８、保護膜３０、千鳥状に配置されてなる複数の貫通穴２０が形成されてなる半導体基板１０と、貫通穴２０の内面に形成された絶縁層４０と、絶縁層４０の内側を通り半導体基板１０を貫通する貫通電極５０とからなる。貫通電極同士を接触させて半導体装置を積層し三次元実装とする。
【選択図】 図１
【解決手段】半導体装置は、集積回路１２を有し、バッド１４、絶縁膜１６、１８、保護膜３０、千鳥状に配置されてなる複数の貫通穴２０が形成されてなる半導体基板１０と、貫通穴２０の内面に形成された絶縁層４０と、絶縁層４０の内側を通り半導体基板１０を貫通する貫通電極５０とからなる。貫通電極同士を接触させて半導体装置を積層し三次元実装とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００２−２０８６５５号公報
【０００４】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体基板に貫通電極を形成することが知られている。このとき、半導体基板を割れにくくすることができれば、信頼性の高い半導体装置を提供することができる。
【０００５】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路を有し、千鳥状に配置されてなる複数の貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
を有する。本発明によれば、半導体基板は千鳥状に配置された貫通穴を有する。そのため、貫通穴間の距離が長くなり、半導体基板が割れにくくなる。そのため、割れにくい半導体基板を有する、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記貫通穴は、前記半導体基板の中央部を避けて、周縁部に配置されていてもよい。
（３）この半導体装置において、
前記貫通穴は、エリアアレイ状に配置されていてもよい。
（４）この半導体装置において、
前記貫通穴の開口は円形であってもよい。これによれば、半導体基板がさらに割れにくくなるため、さらに信頼性の高い半導体装置を提供することができる。
（５）この半導体装置において、
前記半導体基板の面のうち少なくとも一方には、前記貫通穴とオーバーラップする第２の貫通穴を有する保護膜が形成されていてもよい。これによれば、半導体基板がさらに割れにくくなるため、さらに信頼性の高い半導体装置を提供することができる。
（６）この半導体装置において、
前記保護膜は金属膜であってもよい。
（７）この半導体装置において、
前記半導体基板は、前記集積回路に電気的に接続されたパッドを有し、
前記貫通穴は前記パッドとオーバーラップするように形成されていてもよい。これによれば、パッドと貫通電極との距離が近いため、電気的な特性が安定した、信頼性の高い半導体装置を提供することができる。
（８）本発明に係る半導体装置は、スタックされてなる、上記の複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる。本発明によれば、信頼性の高い積層型の半導体装置を提供することができる。
（９）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
（１１）本発明に係る半導体装置の製造方法は、集積回路を有する半導体基板に、千鳥状に配置された複数の貫通穴を形成すること、
前記貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り、前記半導体基板を貫通する貫通電極を形成することを含む。本発明によれば、半導体基板には千鳥状に配置された複数の貫通穴が形成される。そのため、半導体基板が割れにくくなり、信頼性の高い半導体装置を製造することができる。
（１２）本発明に係る半導体装置の製造方法は、集積回路を有し千鳥状に配置された複数の貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、を有する複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む。本発明によれば、割れにくい半導体基板を有する半導体装置を積層するため、信頼性の高い半導体装置を製造することができる。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図１は、本発明を適用した実施の形態に係る半導体装置１の断面の一部拡大図である。また、図２は、図１に示す半導体装置１から、パッド１４、絶縁膜１６，１８、保護膜３０、絶縁層４０、及び貫通電極５０を取り除いた、貫通穴２０を有する半導体基板１０の平面図である。
【０００８】
本実施の形態に係る半導体装置は、半導体基板１０を有する。半導体基板１０は、集積回路１２を有する。半導体基板１０の平面形状は特に限定されず、例えば矩形であってもよい。半導体基板１０には複数のパッド１４が形成されていてもよい。各パッド１４は、集積回路１２に電気的に接続されていてもよい。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の平面形状は特に限定されないが、矩形であることが一般的である。なお、半導体基板１０におけるパッド１４が形成された面を、第１の面１１と称してもよい。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。該絶縁膜は、半導体基板１０の第１の面１１上に形成されていてもよい。図１に示す例では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、絶縁膜１６上には、他の絶縁膜１８が、パッド１４の少なくとも一部を避けて形成されていてもよい。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングして開口を形成し、該開口からパッド１４の一部を露出させてもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
半導体基板１０には、千鳥状に配置された複数の貫通穴２０が形成されてなる。貫通穴２０は、集積回路１２の素子及び配線を避けるように配置されていてもよい。本実施の形態では、貫通穴２０は千鳥状に配置されてなる。これによれば、貫通穴２０同士の距離が長くなるため、半導体基板１０を割れにくくすることができる。そのため、信頼性の高い半導体装置を提供することができる。半導体基板１０がパッド１４を有する場合、貫通穴２０をパッド１４とオーバーラップするように配置してもよい。このとき、パッド１４は千鳥状に配置される。ただし、パッド１４の配置に拘らず、貫通穴２０を配置してもよい。また、貫通穴２０の開口は円形であってもよい。これによれば、半導体基板１０をさらに割れにくくすることができるため、さらに信頼性の高い半導体装置を提供することができる。なお、ここでいう円形とは、厳密な円形に限定されるものではない。図２は、貫通穴２０が形成された半導体基板１０の平面図である。図２に示すように、貫通穴２０は、半導体基板１０の中央部を避けて、周縁部に配置されていてもよい。
【００１１】
貫通穴２０は、エッチング（ドライエッチング又はウエットエッチング）を適用して形成してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジストを形成した後に行ってもよい。貫通穴２０をパッド１４とオーバーラップするように形成する場合、パッド１４に貫通穴２４を形成した後に、貫通穴２４の領域内に貫通穴２０を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２６を形成する。貫通穴２４，２６の形成にも、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。あるいは、貫通穴２０，２４，２６を、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）によって形成してもよい。一種類のエッチャント又はレーザによって、貫通穴２０，２４，２６を連続して形成してもよい。
【００１２】
半導体基板１０は、保護膜３０を有してもよい。保護膜３０は半導体基板１０の面（第１の面１１及び第２の面１３）のうち少なくとも一方に形成されていてもよい。保護膜３０は、貫通穴２０とオーバーラップする第２の貫通穴３２を有する。保護膜３０は、第２の貫通穴３２から貫通穴２０が露出するように、半導体基板１０の面の全面に形成されていてもよい。保護膜３０は、例えば、絶縁膜１８（パッシベーション膜）上に形成されていてもよい。あるいは、保護膜３０は、後述する絶縁層４０上に形成されてもよい。これによれば、半導体基板１０が割れにくくなるので、信頼性の高い半導体装置を提供することができる。保護膜３０の材料は特に限定されないが、例えば、金属膜を保護膜３０としてもよい。
【００１３】
本実施の形態に係る半導体装置は、絶縁層４０を有する。絶縁層４０は、貫通穴２０の内面に形成されてなる。絶縁層４０は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層４０はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層４０は、パッド１４の貫通穴２４の内壁面に形成されてもよい。絶縁層４０は、パッド１４の一部（例えばその上面）を避けて形成されていてもよい。これによって、パッド１４と後述する貫通電極５０との電気的な接続を図ることができる。なお、絶縁層４０は、絶縁膜１８（パッシベーション膜）上に形成されていてもよい（図示せず）。あるいは、絶縁層４０は、半導体基板１０の第１の面１１（パッド１４が形成された面）とは反対側の第２の面１３上に形成されていてもよい（図１参照）。
【００１４】
本実施の形態に係る半導体装置は、貫通電極５０を有する。貫通電極５０は、絶縁層４０の内側を通り、半導体基板１０を貫通する。これによって、半導体基板１０の両面を電気的に接続することができる。貫通穴２０がパッド１４とオーバーラップするように形成されている場合、貫通電極５０を、パッド１４を貫通するように形成してもよい。これによれば、パッド１４と貫通電極５０との距離が短く、電気的な特性が安定した、信頼性の高い半導体装置を提供することができる。貫通電極５０は、パターニングされたレジストを形成する工程と、レジストから露出した部分に貫通電極５０を形成する工程と、によって形成してもよい。このとき、貫通電極５０は、電解メッキやインクジェット方式等の既に公知となっているいずれの方法を適用して形成してもよい。半導体基板１０に保護膜３０が形成されている場合、貫通電極５０を、保護膜３０と接触しないように形成してもよい。なお、貫通電極５０の材料は特に限定されないが、例えば、Ｃｕであってもよい。
【００１５】
本発明を適用した実施の形態に係る半導体装置は、以上のように構成されてなる。ただし、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、変形例として、本発明を適用した実施の形態に係る半導体装置は、図３に示すように、エリアアレイ状に配置された貫通穴２５が形成された半導体基板１５を有してもよい。その他の構成については、既に説明した内容を適用することができる。これによっても、既に説明した半導体装置と同様の効果を奏する、信頼性の高い半導体装置を提供することができる。
【００１６】
以下、本発明を適用した実施の形態に係る半導体装置１の製造方法について説明する。半導体装置１の製造方法は、半導体基板１０に千鳥状に配置された複数の貫通穴２０を形成すること、貫通穴２０の内面に絶縁層４０を形成すること、及び、絶縁層４０の内側を通り半導体基板１０を貫通する貫通電極５０を形成すること、を含んでもよい。ここで、半導体基板１０、貫通穴２０、絶縁層４０、貫通電極５０のそれぞれの構成については、既に説明した内容を適用することができる。また、貫通穴２０、絶縁層４０、貫通電極５０の形成方法についても、既に説明した内容を適用することができる。ただし、半導体装置１の製造方法はこれに限られるものではない。例えば、集積回路を有する半導体基板の第１の面に、千鳥状に配置された凹部を形成することこと、該凹部の内面に絶縁層を形成すること、該絶縁層の内部に導電部を形成すること、及び、半導体基板の第２の面から該導電部の先端を露出させること、によって本発明を適用した実施の形態に係る半導体装置を製造してもよい。
【００１７】
図４は、積層型の半導体装置１００を示す図である。半導体装置１００は、積層された上記半導体装置を有する。そして、該半導体装置同士は、貫通電極５０を通して電気的接続が図られてなる。図４に示すように、貫通電極５０同士を接触させて、電気的に接続してもよい。あるいは、図示しない導電粒子を含む異方性導電ペースト（ＡＣＰ）や異方性導電フィルム（ＡＣＦ）を用いて、非接触で貫通電極５０同士を電気的に接続してもよい。
【００１８】
半導体装置１００の製造方法は、集積回路１２を有し千鳥状に配置された複数の貫通穴２０が形成されてなる半導体基板１０と、貫通穴２０の内面に形成された絶縁層４０と、絶縁層４０の内側を通り半導体基板１０を貫通する貫通電極５０と、を有する複数の半導体装置を積層し、貫通電極５０を通して電気的接続を図ることを含む。
【００１９】
半導体装置１００は、配線基板９０を有してもよく、積層された半導体装置１は配線基板９０に搭載されていてもよい。配線基板９０には、複数の配線９２が形成されていてもよく、また、外部端子９４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置１００を提供することができる。なお、図５には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ２０００が、図７には携帯電話３０００が、それぞれ示されている。
【００２０】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置の変形例を示す図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ パッド、 ２０ 貫通穴、
４０ 絶縁層、 ５０ 貫通電極
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００２−２０８６５５号公報
【０００４】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体基板に貫通電極を形成することが知られている。このとき、半導体基板を割れにくくすることができれば、信頼性の高い半導体装置を提供することができる。
【０００５】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路を有し、千鳥状に配置されてなる複数の貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
を有する。本発明によれば、半導体基板は千鳥状に配置された貫通穴を有する。そのため、貫通穴間の距離が長くなり、半導体基板が割れにくくなる。そのため、割れにくい半導体基板を有する、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記貫通穴は、前記半導体基板の中央部を避けて、周縁部に配置されていてもよい。
（３）この半導体装置において、
前記貫通穴は、エリアアレイ状に配置されていてもよい。
（４）この半導体装置において、
前記貫通穴の開口は円形であってもよい。これによれば、半導体基板がさらに割れにくくなるため、さらに信頼性の高い半導体装置を提供することができる。
（５）この半導体装置において、
前記半導体基板の面のうち少なくとも一方には、前記貫通穴とオーバーラップする第２の貫通穴を有する保護膜が形成されていてもよい。これによれば、半導体基板がさらに割れにくくなるため、さらに信頼性の高い半導体装置を提供することができる。
（６）この半導体装置において、
前記保護膜は金属膜であってもよい。
（７）この半導体装置において、
前記半導体基板は、前記集積回路に電気的に接続されたパッドを有し、
前記貫通穴は前記パッドとオーバーラップするように形成されていてもよい。これによれば、パッドと貫通電極との距離が近いため、電気的な特性が安定した、信頼性の高い半導体装置を提供することができる。
（８）本発明に係る半導体装置は、スタックされてなる、上記の複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる。本発明によれば、信頼性の高い積層型の半導体装置を提供することができる。
（９）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
（１１）本発明に係る半導体装置の製造方法は、集積回路を有する半導体基板に、千鳥状に配置された複数の貫通穴を形成すること、
前記貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り、前記半導体基板を貫通する貫通電極を形成することを含む。本発明によれば、半導体基板には千鳥状に配置された複数の貫通穴が形成される。そのため、半導体基板が割れにくくなり、信頼性の高い半導体装置を製造することができる。
（１２）本発明に係る半導体装置の製造方法は、集積回路を有し千鳥状に配置された複数の貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、を有する複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む。本発明によれば、割れにくい半導体基板を有する半導体装置を積層するため、信頼性の高い半導体装置を製造することができる。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図１は、本発明を適用した実施の形態に係る半導体装置１の断面の一部拡大図である。また、図２は、図１に示す半導体装置１から、パッド１４、絶縁膜１６，１８、保護膜３０、絶縁層４０、及び貫通電極５０を取り除いた、貫通穴２０を有する半導体基板１０の平面図である。
【０００８】
本実施の形態に係る半導体装置は、半導体基板１０を有する。半導体基板１０は、集積回路１２を有する。半導体基板１０の平面形状は特に限定されず、例えば矩形であってもよい。半導体基板１０には複数のパッド１４が形成されていてもよい。各パッド１４は、集積回路１２に電気的に接続されていてもよい。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の平面形状は特に限定されないが、矩形であることが一般的である。なお、半導体基板１０におけるパッド１４が形成された面を、第１の面１１と称してもよい。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。該絶縁膜は、半導体基板１０の第１の面１１上に形成されていてもよい。図１に示す例では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、絶縁膜１６上には、他の絶縁膜１８が、パッド１４の少なくとも一部を避けて形成されていてもよい。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングして開口を形成し、該開口からパッド１４の一部を露出させてもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
半導体基板１０には、千鳥状に配置された複数の貫通穴２０が形成されてなる。貫通穴２０は、集積回路１２の素子及び配線を避けるように配置されていてもよい。本実施の形態では、貫通穴２０は千鳥状に配置されてなる。これによれば、貫通穴２０同士の距離が長くなるため、半導体基板１０を割れにくくすることができる。そのため、信頼性の高い半導体装置を提供することができる。半導体基板１０がパッド１４を有する場合、貫通穴２０をパッド１４とオーバーラップするように配置してもよい。このとき、パッド１４は千鳥状に配置される。ただし、パッド１４の配置に拘らず、貫通穴２０を配置してもよい。また、貫通穴２０の開口は円形であってもよい。これによれば、半導体基板１０をさらに割れにくくすることができるため、さらに信頼性の高い半導体装置を提供することができる。なお、ここでいう円形とは、厳密な円形に限定されるものではない。図２は、貫通穴２０が形成された半導体基板１０の平面図である。図２に示すように、貫通穴２０は、半導体基板１０の中央部を避けて、周縁部に配置されていてもよい。
【００１１】
貫通穴２０は、エッチング（ドライエッチング又はウエットエッチング）を適用して形成してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジストを形成した後に行ってもよい。貫通穴２０をパッド１４とオーバーラップするように形成する場合、パッド１４に貫通穴２４を形成した後に、貫通穴２４の領域内に貫通穴２０を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２６を形成する。貫通穴２４，２６の形成にも、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。あるいは、貫通穴２０，２４，２６を、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）によって形成してもよい。一種類のエッチャント又はレーザによって、貫通穴２０，２４，２６を連続して形成してもよい。
【００１２】
半導体基板１０は、保護膜３０を有してもよい。保護膜３０は半導体基板１０の面（第１の面１１及び第２の面１３）のうち少なくとも一方に形成されていてもよい。保護膜３０は、貫通穴２０とオーバーラップする第２の貫通穴３２を有する。保護膜３０は、第２の貫通穴３２から貫通穴２０が露出するように、半導体基板１０の面の全面に形成されていてもよい。保護膜３０は、例えば、絶縁膜１８（パッシベーション膜）上に形成されていてもよい。あるいは、保護膜３０は、後述する絶縁層４０上に形成されてもよい。これによれば、半導体基板１０が割れにくくなるので、信頼性の高い半導体装置を提供することができる。保護膜３０の材料は特に限定されないが、例えば、金属膜を保護膜３０としてもよい。
【００１３】
本実施の形態に係る半導体装置は、絶縁層４０を有する。絶縁層４０は、貫通穴２０の内面に形成されてなる。絶縁層４０は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層４０はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層４０は、パッド１４の貫通穴２４の内壁面に形成されてもよい。絶縁層４０は、パッド１４の一部（例えばその上面）を避けて形成されていてもよい。これによって、パッド１４と後述する貫通電極５０との電気的な接続を図ることができる。なお、絶縁層４０は、絶縁膜１８（パッシベーション膜）上に形成されていてもよい（図示せず）。あるいは、絶縁層４０は、半導体基板１０の第１の面１１（パッド１４が形成された面）とは反対側の第２の面１３上に形成されていてもよい（図１参照）。
【００１４】
本実施の形態に係る半導体装置は、貫通電極５０を有する。貫通電極５０は、絶縁層４０の内側を通り、半導体基板１０を貫通する。これによって、半導体基板１０の両面を電気的に接続することができる。貫通穴２０がパッド１４とオーバーラップするように形成されている場合、貫通電極５０を、パッド１４を貫通するように形成してもよい。これによれば、パッド１４と貫通電極５０との距離が短く、電気的な特性が安定した、信頼性の高い半導体装置を提供することができる。貫通電極５０は、パターニングされたレジストを形成する工程と、レジストから露出した部分に貫通電極５０を形成する工程と、によって形成してもよい。このとき、貫通電極５０は、電解メッキやインクジェット方式等の既に公知となっているいずれの方法を適用して形成してもよい。半導体基板１０に保護膜３０が形成されている場合、貫通電極５０を、保護膜３０と接触しないように形成してもよい。なお、貫通電極５０の材料は特に限定されないが、例えば、Ｃｕであってもよい。
【００１５】
本発明を適用した実施の形態に係る半導体装置は、以上のように構成されてなる。ただし、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、変形例として、本発明を適用した実施の形態に係る半導体装置は、図３に示すように、エリアアレイ状に配置された貫通穴２５が形成された半導体基板１５を有してもよい。その他の構成については、既に説明した内容を適用することができる。これによっても、既に説明した半導体装置と同様の効果を奏する、信頼性の高い半導体装置を提供することができる。
【００１６】
以下、本発明を適用した実施の形態に係る半導体装置１の製造方法について説明する。半導体装置１の製造方法は、半導体基板１０に千鳥状に配置された複数の貫通穴２０を形成すること、貫通穴２０の内面に絶縁層４０を形成すること、及び、絶縁層４０の内側を通り半導体基板１０を貫通する貫通電極５０を形成すること、を含んでもよい。ここで、半導体基板１０、貫通穴２０、絶縁層４０、貫通電極５０のそれぞれの構成については、既に説明した内容を適用することができる。また、貫通穴２０、絶縁層４０、貫通電極５０の形成方法についても、既に説明した内容を適用することができる。ただし、半導体装置１の製造方法はこれに限られるものではない。例えば、集積回路を有する半導体基板の第１の面に、千鳥状に配置された凹部を形成することこと、該凹部の内面に絶縁層を形成すること、該絶縁層の内部に導電部を形成すること、及び、半導体基板の第２の面から該導電部の先端を露出させること、によって本発明を適用した実施の形態に係る半導体装置を製造してもよい。
【００１７】
図４は、積層型の半導体装置１００を示す図である。半導体装置１００は、積層された上記半導体装置を有する。そして、該半導体装置同士は、貫通電極５０を通して電気的接続が図られてなる。図４に示すように、貫通電極５０同士を接触させて、電気的に接続してもよい。あるいは、図示しない導電粒子を含む異方性導電ペースト（ＡＣＰ）や異方性導電フィルム（ＡＣＦ）を用いて、非接触で貫通電極５０同士を電気的に接続してもよい。
【００１８】
半導体装置１００の製造方法は、集積回路１２を有し千鳥状に配置された複数の貫通穴２０が形成されてなる半導体基板１０と、貫通穴２０の内面に形成された絶縁層４０と、絶縁層４０の内側を通り半導体基板１０を貫通する貫通電極５０と、を有する複数の半導体装置を積層し、貫通電極５０を通して電気的接続を図ることを含む。
【００１９】
半導体装置１００は、配線基板９０を有してもよく、積層された半導体装置１は配線基板９０に搭載されていてもよい。配線基板９０には、複数の配線９２が形成されていてもよく、また、外部端子９４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置１００を提供することができる。なお、図５には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ２０００が、図７には携帯電話３０００が、それぞれ示されている。
【００２０】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置の変形例を示す図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ パッド、 ２０ 貫通穴、
４０ 絶縁層、 ５０ 貫通電極
Claims (12)
- 集積回路を有し、千鳥状に配置されてなる複数の貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
を有する半導体装置。 - 請求項１記載の半導体装置において、
前記貫通穴は、前記半導体基板の中央部を避けて、周縁部に配置されてなる半導体装置。 - 請求項１記載の半導体装置において、
前記貫通穴は、エリアアレイ状に配置されてなる半導体装置。 - 請求項１から請求項３のいずれかに記載の半導体装置において、
前記貫通穴の開口は円形である半導体装置。 - 請求項１から請求項４のいずれかに記載の半導体装置において、
前記半導体基板の面のうち少なくとも一方には、前記貫通穴とオーバーラップする第２の貫通穴を有する保護膜が形成されてなる半導体装置。 - 請求項５記載の半導体装置において、
前記保護膜は金属膜である半導体装置。 - 請求項１から請求項６のいずれかに記載の半導体装置において、
前記半導体基板は、前記集積回路に電気的に接続されたパッドを有し、
前記貫通穴は前記パッドとオーバーラップするように形成されてなる半導体装置。 - スタックされてなる、請求項１から請求項７のいずれかに記載の半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる半導体装置。 - 請求項１から請求項８のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１から請求項８のいずれかに記載の半導体装置を有する電子機器。
- 集積回路を有する半導体基板に、千鳥状に配置された複数の貫通穴を形成すること、
前記貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り、前記半導体基板を貫通する貫通電極を形成することを含む半導体装置の製造方法。 - 集積回路を有し千鳥状に配置された複数の貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、を有する複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133143A JP2004335948A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133143A JP2004335948A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335948A true JP2004335948A (ja) | 2004-11-25 |
Family
ID=33507781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133143A Pending JP2004335948A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335948A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8344515B2 (en) | 2008-08-28 | 2013-01-01 | Panasonic Corporation | Semiconductor device |
| US8598717B2 (en) * | 2006-12-27 | 2013-12-03 | Spansion Llc | Semiconductor device and method for manufacturing the same |
| US8937368B2 (en) | 2010-11-19 | 2015-01-20 | Panasonic Corporation | Semiconductor device |
| US9905535B2 (en) | 2014-11-21 | 2018-02-27 | Samsung Electronics Co., Ltd. | Semiconductor packages and fabrication method thereof |
-
2003
- 2003-05-12 JP JP2003133143A patent/JP2004335948A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8598717B2 (en) * | 2006-12-27 | 2013-12-03 | Spansion Llc | Semiconductor device and method for manufacturing the same |
| US8765529B2 (en) | 2006-12-27 | 2014-07-01 | Spansion Llc | Semiconductor device and method for manufacturing the same |
| US8344515B2 (en) | 2008-08-28 | 2013-01-01 | Panasonic Corporation | Semiconductor device |
| US8937368B2 (en) | 2010-11-19 | 2015-01-20 | Panasonic Corporation | Semiconductor device |
| US9905535B2 (en) | 2014-11-21 | 2018-02-27 | Samsung Electronics Co., Ltd. | Semiconductor packages and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW594972B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine | |
| TW200403765A (en) | Semiconductor device and its manufacturing method, circuit substrate and electronic machine | |
| JP3687435B2 (ja) | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 | |
| JPWO2008013054A1 (ja) | インターポーザー及びこれを利用した電子機器 | |
| KR101708535B1 (ko) | 집적 회로 장치 및 그 제조방법 | |
| JP2002208655A (ja) | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 | |
| JP2006060128A (ja) | 半導体装置 | |
| TWI525769B (zh) | 封裝基板及其製法 | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP2007208209A (ja) | 半導体装置及びその製造方法 | |
| JP3891292B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4284544B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007005357A (ja) | 半導体装置の製造方法 | |
| JP2004335948A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006049557A (ja) | 半導体装置 | |
| JP4182340B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006173435A (ja) | 配線基板、半導体装置及びその製造方法 | |
| JP2005033105A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW200938023A (en) | Circuit board with embedded capacitance component and method for fabricating the same | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP2013058525A (ja) | 半導体装置、及びその製造方法 | |
| JP2001313365A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090422 |