JP2004335948A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004335948A JP2004335948A JP2003133143A JP2003133143A JP2004335948A JP 2004335948 A JP2004335948 A JP 2004335948A JP 2003133143 A JP2003133143 A JP 2003133143A JP 2003133143 A JP2003133143 A JP 2003133143A JP 2004335948 A JP2004335948 A JP 2004335948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- hole
- semiconductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置は、集積回路12を有し、バッド14、絶縁膜16、18、保護膜30、千鳥状に配置されてなる複数の貫通穴20が形成されてなる半導体基板10と、貫通穴20の内面に形成された絶縁層40と、絶縁層40の内側を通り半導体基板10を貫通する貫通電極50とからなる。貫通電極同士を接触させて半導体装置を積層し三次元実装とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開2002−208655号公報
【0004】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体基板に貫通電極を形成することが知られている。このとき、半導体基板を割れにくくすることができれば、信頼性の高い半導体装置を提供することができる。
【0005】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、集積回路を有し、千鳥状に配置されてなる複数の貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
を有する。本発明によれば、半導体基板は千鳥状に配置された貫通穴を有する。そのため、貫通穴間の距離が長くなり、半導体基板が割れにくくなる。そのため、割れにくい半導体基板を有する、信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記貫通穴は、前記半導体基板の中央部を避けて、周縁部に配置されていてもよい。
(3)この半導体装置において、
前記貫通穴は、エリアアレイ状に配置されていてもよい。
(4)この半導体装置において、
前記貫通穴の開口は円形であってもよい。これによれば、半導体基板がさらに割れにくくなるため、さらに信頼性の高い半導体装置を提供することができる。
(5)この半導体装置において、
前記半導体基板の面のうち少なくとも一方には、前記貫通穴とオーバーラップする第2の貫通穴を有する保護膜が形成されていてもよい。これによれば、半導体基板がさらに割れにくくなるため、さらに信頼性の高い半導体装置を提供することができる。
(6)この半導体装置において、
前記保護膜は金属膜であってもよい。
(7)この半導体装置において、
前記半導体基板は、前記集積回路に電気的に接続されたパッドを有し、
前記貫通穴は前記パッドとオーバーラップするように形成されていてもよい。これによれば、パッドと貫通電極との距離が近いため、電気的な特性が安定した、信頼性の高い半導体装置を提供することができる。
(8)本発明に係る半導体装置は、スタックされてなる、上記の複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる。本発明によれば、信頼性の高い積層型の半導体装置を提供することができる。
(9)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(10)本発明に係る電子機器は、上記半導体装置を有する。
(11)本発明に係る半導体装置の製造方法は、集積回路を有する半導体基板に、千鳥状に配置された複数の貫通穴を形成すること、
前記貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り、前記半導体基板を貫通する貫通電極を形成することを含む。本発明によれば、半導体基板には千鳥状に配置された複数の貫通穴が形成される。そのため、半導体基板が割れにくくなり、信頼性の高い半導体装置を製造することができる。
(12)本発明に係る半導体装置の製造方法は、集積回路を有し千鳥状に配置された複数の貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、を有する複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む。本発明によれば、割れにくい半導体基板を有する半導体装置を積層するため、信頼性の高い半導体装置を製造することができる。
【0007】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図1は、本発明を適用した実施の形態に係る半導体装置1の断面の一部拡大図である。また、図2は、図1に示す半導体装置1から、パッド14、絶縁膜16,18、保護膜30、絶縁層40、及び貫通電極50を取り除いた、貫通穴20を有する半導体基板10の平面図である。
【0008】
本実施の形態に係る半導体装置は、半導体基板10を有する。半導体基板10は、集積回路12を有する。半導体基板10の平面形状は特に限定されず、例えば矩形であってもよい。半導体基板10には複数のパッド14が形成されていてもよい。各パッド14は、集積回路12に電気的に接続されていてもよい。パッド14を電極パッドと称してもよい。パッド14は、アルミニウムで形成されていてもよい。パッド14の平面形状は特に限定されないが、矩形であることが一般的である。なお、半導体基板10におけるパッド14が形成された面を、第1の面11と称してもよい。
【0009】
半導体基板10には、1層又はそれ以上の層の絶縁膜が形成されていてもよい。該絶縁膜は、半導体基板10の第1の面11上に形成されていてもよい。図1に示す例では、半導体基板10には絶縁膜16,18が形成されている。絶縁膜16上には、パッド14と、集積回路12とパッド14とを電気的に接続する配線(図示せず)が形成されていてもよい。また、絶縁膜16上には、他の絶縁膜18が、パッド14の少なくとも一部を避けて形成されていてもよい。絶縁膜18は、パッド14の表面を覆うように形成した後、その一部をエッチングして開口を形成し、該開口からパッド14の一部を露出させてもよい。なお、絶縁膜16は酸化膜によって形成されていてもよい。また、絶縁膜18は、パッシベーション膜と称してもよく、SiN、SiO2、ポリイミド樹脂等で形成してもよい。
【0010】
半導体基板10には、千鳥状に配置された複数の貫通穴20が形成されてなる。貫通穴20は、集積回路12の素子及び配線を避けるように配置されていてもよい。本実施の形態では、貫通穴20は千鳥状に配置されてなる。これによれば、貫通穴20同士の距離が長くなるため、半導体基板10を割れにくくすることができる。そのため、信頼性の高い半導体装置を提供することができる。半導体基板10がパッド14を有する場合、貫通穴20をパッド14とオーバーラップするように配置してもよい。このとき、パッド14は千鳥状に配置される。ただし、パッド14の配置に拘らず、貫通穴20を配置してもよい。また、貫通穴20の開口は円形であってもよい。これによれば、半導体基板10をさらに割れにくくすることができるため、さらに信頼性の高い半導体装置を提供することができる。なお、ここでいう円形とは、厳密な円形に限定されるものではない。図2は、貫通穴20が形成された半導体基板10の平面図である。図2に示すように、貫通穴20は、半導体基板10の中央部を避けて、周縁部に配置されていてもよい。
【0011】
貫通穴20は、エッチング(ドライエッチング又はウエットエッチング)を適用して形成してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジストを形成した後に行ってもよい。貫通穴20をパッド14とオーバーラップするように形成する場合、パッド14に貫通穴24を形成した後に、貫通穴24の領域内に貫通穴20を形成してもよい。パッド14の下に絶縁膜16が形成されている場合、これにも貫通穴26を形成する。貫通穴24,26の形成にも、エッチング(ドライエッチング又はウエットエッチング)を適用してもよい。あるいは、貫通穴20,24,26を、レーザ(例えばCO2レーザ、YAGレーザ等)によって形成してもよい。一種類のエッチャント又はレーザによって、貫通穴20,24,26を連続して形成してもよい。
【0012】
半導体基板10は、保護膜30を有してもよい。保護膜30は半導体基板10の面(第1の面11及び第2の面13)のうち少なくとも一方に形成されていてもよい。保護膜30は、貫通穴20とオーバーラップする第2の貫通穴32を有する。保護膜30は、第2の貫通穴32から貫通穴20が露出するように、半導体基板10の面の全面に形成されていてもよい。保護膜30は、例えば、絶縁膜18(パッシベーション膜)上に形成されていてもよい。あるいは、保護膜30は、後述する絶縁層40上に形成されてもよい。これによれば、半導体基板10が割れにくくなるので、信頼性の高い半導体装置を提供することができる。保護膜30の材料は特に限定されないが、例えば、金属膜を保護膜30としてもよい。
【0013】
本実施の形態に係る半導体装置は、絶縁層40を有する。絶縁層40は、貫通穴20の内面に形成されてなる。絶縁層40は、酸化膜であってもよい。例えば、半導体基板10の基材がSiである場合、絶縁層40はSiO2であってもよいしSiNであってもよい。絶縁層40は、パッド14の貫通穴24の内壁面に形成されてもよい。絶縁層40は、パッド14の一部(例えばその上面)を避けて形成されていてもよい。これによって、パッド14と後述する貫通電極50との電気的な接続を図ることができる。なお、絶縁層40は、絶縁膜18(パッシベーション膜)上に形成されていてもよい(図示せず)。あるいは、絶縁層40は、半導体基板10の第1の面11(パッド14が形成された面)とは反対側の第2の面13上に形成されていてもよい(図1参照)。
【0014】
本実施の形態に係る半導体装置は、貫通電極50を有する。貫通電極50は、絶縁層40の内側を通り、半導体基板10を貫通する。これによって、半導体基板10の両面を電気的に接続することができる。貫通穴20がパッド14とオーバーラップするように形成されている場合、貫通電極50を、パッド14を貫通するように形成してもよい。これによれば、パッド14と貫通電極50との距離が短く、電気的な特性が安定した、信頼性の高い半導体装置を提供することができる。貫通電極50は、パターニングされたレジストを形成する工程と、レジストから露出した部分に貫通電極50を形成する工程と、によって形成してもよい。このとき、貫通電極50は、電解メッキやインクジェット方式等の既に公知となっているいずれの方法を適用して形成してもよい。半導体基板10に保護膜30が形成されている場合、貫通電極50を、保護膜30と接触しないように形成してもよい。なお、貫通電極50の材料は特に限定されないが、例えば、Cuであってもよい。
【0015】
本発明を適用した実施の形態に係る半導体装置は、以上のように構成されてなる。ただし、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、変形例として、本発明を適用した実施の形態に係る半導体装置は、図3に示すように、エリアアレイ状に配置された貫通穴25が形成された半導体基板15を有してもよい。その他の構成については、既に説明した内容を適用することができる。これによっても、既に説明した半導体装置と同様の効果を奏する、信頼性の高い半導体装置を提供することができる。
【0016】
以下、本発明を適用した実施の形態に係る半導体装置1の製造方法について説明する。半導体装置1の製造方法は、半導体基板10に千鳥状に配置された複数の貫通穴20を形成すること、貫通穴20の内面に絶縁層40を形成すること、及び、絶縁層40の内側を通り半導体基板10を貫通する貫通電極50を形成すること、を含んでもよい。ここで、半導体基板10、貫通穴20、絶縁層40、貫通電極50のそれぞれの構成については、既に説明した内容を適用することができる。また、貫通穴20、絶縁層40、貫通電極50の形成方法についても、既に説明した内容を適用することができる。ただし、半導体装置1の製造方法はこれに限られるものではない。例えば、集積回路を有する半導体基板の第1の面に、千鳥状に配置された凹部を形成することこと、該凹部の内面に絶縁層を形成すること、該絶縁層の内部に導電部を形成すること、及び、半導体基板の第2の面から該導電部の先端を露出させること、によって本発明を適用した実施の形態に係る半導体装置を製造してもよい。
【0017】
図4は、積層型の半導体装置100を示す図である。半導体装置100は、積層された上記半導体装置を有する。そして、該半導体装置同士は、貫通電極50を通して電気的接続が図られてなる。図4に示すように、貫通電極50同士を接触させて、電気的に接続してもよい。あるいは、図示しない導電粒子を含む異方性導電ペースト(ACP)や異方性導電フィルム(ACF)を用いて、非接触で貫通電極50同士を電気的に接続してもよい。
【0018】
半導体装置100の製造方法は、集積回路12を有し千鳥状に配置された複数の貫通穴20が形成されてなる半導体基板10と、貫通穴20の内面に形成された絶縁層40と、絶縁層40の内側を通り半導体基板10を貫通する貫通電極50と、を有する複数の半導体装置を積層し、貫通電極50を通して電気的接続を図ることを含む。
【0019】
半導体装置100は、配線基板90を有してもよく、積層された半導体装置1は配線基板90に搭載されていてもよい。配線基板90には、複数の配線92が形成されていてもよく、また、外部端子94が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置100を提供することができる。さらに、積層された各半導体装置1の間には、図示しない絶縁層(応力緩和機能を有してもよい)が形成されていてもよい。これにより、信頼性の高い半導体装置100を提供することができる。なお、図5には、本発明を適用した実施の形態に係る半導体装置100が実装された回路基板1000を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図6にはノート型パーソナルコンピュータ2000が、図7には携帯電話3000が、それぞれ示されている。
【0020】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図2】図2は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図3】図3は、本発明を適用した実施の形態に係る半導体装置の変形例を示す図である。
【図4】図4は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図5】図5は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図6】図6は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図7】図7は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
10 半導体基板、 12 集積回路、 14 パッド、 20 貫通穴、
40 絶縁層、 50 貫通電極
Claims (12)
- 集積回路を有し、千鳥状に配置されてなる複数の貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
を有する半導体装置。 - 請求項1記載の半導体装置において、
前記貫通穴は、前記半導体基板の中央部を避けて、周縁部に配置されてなる半導体装置。 - 請求項1記載の半導体装置において、
前記貫通穴は、エリアアレイ状に配置されてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記貫通穴の開口は円形である半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記半導体基板の面のうち少なくとも一方には、前記貫通穴とオーバーラップする第2の貫通穴を有する保護膜が形成されてなる半導体装置。 - 請求項5記載の半導体装置において、
前記保護膜は金属膜である半導体装置。 - 請求項1から請求項6のいずれかに記載の半導体装置において、
前記半導体基板は、前記集積回路に電気的に接続されたパッドを有し、
前記貫通穴は前記パッドとオーバーラップするように形成されてなる半導体装置。 - スタックされてなる、請求項1から請求項7のいずれかに記載の半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる半導体装置。 - 請求項1から請求項8のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項8のいずれかに記載の半導体装置を有する電子機器。
- 集積回路を有する半導体基板に、千鳥状に配置された複数の貫通穴を形成すること、
前記貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り、前記半導体基板を貫通する貫通電極を形成することを含む半導体装置の製造方法。 - 集積回路を有し千鳥状に配置された複数の貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、を有する複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003133143A JP2004335948A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003133143A JP2004335948A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004335948A true JP2004335948A (ja) | 2004-11-25 |
Family
ID=33507781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003133143A Pending JP2004335948A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004335948A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8344515B2 (en) | 2008-08-28 | 2013-01-01 | Panasonic Corporation | Semiconductor device |
US8598717B2 (en) * | 2006-12-27 | 2013-12-03 | Spansion Llc | Semiconductor device and method for manufacturing the same |
US8937368B2 (en) | 2010-11-19 | 2015-01-20 | Panasonic Corporation | Semiconductor device |
US9905535B2 (en) | 2014-11-21 | 2018-02-27 | Samsung Electronics Co., Ltd. | Semiconductor packages and fabrication method thereof |
-
2003
- 2003-05-12 JP JP2003133143A patent/JP2004335948A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8598717B2 (en) * | 2006-12-27 | 2013-12-03 | Spansion Llc | Semiconductor device and method for manufacturing the same |
US8765529B2 (en) | 2006-12-27 | 2014-07-01 | Spansion Llc | Semiconductor device and method for manufacturing the same |
US8344515B2 (en) | 2008-08-28 | 2013-01-01 | Panasonic Corporation | Semiconductor device |
US8937368B2 (en) | 2010-11-19 | 2015-01-20 | Panasonic Corporation | Semiconductor device |
US9905535B2 (en) | 2014-11-21 | 2018-02-27 | Samsung Electronics Co., Ltd. | Semiconductor packages and fabrication method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW594972B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine | |
TW200403765A (en) | Semiconductor device and its manufacturing method, circuit substrate and electronic machine | |
JP3687435B2 (ja) | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 | |
JPWO2008013054A1 (ja) | インターポーザー及びこれを利用した電子機器 | |
KR101708535B1 (ko) | 집적 회로 장치 및 그 제조방법 | |
JP2002208655A (ja) | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 | |
JP2006060128A (ja) | 半導体装置 | |
TWI525769B (zh) | 封裝基板及其製法 | |
JP3927783B2 (ja) | 半導体部品 | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
JP3891292B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4284544B2 (ja) | 半導体装置及びその製造方法 | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP2004335948A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006049557A (ja) | 半導体装置 | |
JP4182340B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
JP2006173435A (ja) | 配線基板、半導体装置及びその製造方法 | |
JP2005033105A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW200938023A (en) | Circuit board with embedded capacitance component and method for fabricating the same | |
JP2004288815A (ja) | 半導体装置及びその製造方法 | |
JP2013058525A (ja) | 半導体装置、及びその製造方法 | |
JP2001313365A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090422 |