JP3891292B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3891292B2
JP3891292B2 JP2003140580A JP2003140580A JP3891292B2 JP 3891292 B2 JP3891292 B2 JP 3891292B2 JP 2003140580 A JP2003140580 A JP 2003140580A JP 2003140580 A JP2003140580 A JP 2003140580A JP 3891292 B2 JP3891292 B2 JP 3891292B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor substrate
manufacturing
conductive portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003140580A
Other languages
English (en)
Other versions
JP2004342991A (ja
JP2004342991A5 (ja
Inventor
浩司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003140580A priority Critical patent/JP3891292B2/ja
Priority to US10/844,415 priority patent/US7135762B2/en
Priority to CNB2004100446786A priority patent/CN100481416C/zh
Publication of JP2004342991A publication Critical patent/JP2004342991A/ja
Publication of JP2004342991A5 publication Critical patent/JP2004342991A5/ja
Application granted granted Critical
Publication of JP3891292B2 publication Critical patent/JP3891292B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１３５７８０号公報
【０００３】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体基板に貫通電極を形成することが知られている。そして、複数の半導体基板を積層する際には、各半導体基板の貫通電極を電気的な接続に適した形状とすることが好ましい。
【０００４】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路を有し、貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通するように形成され、先端面に凹部を有する導電部と、
を有する。本発明によれば、半導体装置の導電部は、先端面に凹部を有する。そのため、先端面の表面積が大きくなり、電気的な接続信頼性を高めることができる。また、凹部に導電部材を入り込ませることが可能となり、外力の影響を受けにくくすることができる。そのため、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
前記先端面は、前記半導体基板における前記第１の面とは反対側の第２の面から露出していてもよい。
（３）この半導体装置において、
前記凹部は、その開口よりも広がった内部スペースを有してもよい。これによれば、凹部の表面積が大きくなる。また、入り込んだ導電部材を抜けにくくすることができる。そのため、さらに信頼性の高い半導体装置を提供することができる。
（４）この半導体装置において、
前記先端面は、複数の前記凹部を含む凹凸からなる粗面であってもよい。これによれば、導電部の先端面の表面積が大きくなるため、電気的な接続信頼性が高くなる。また、凹部に導電部材を入り込ませることが可能となり、外力に対する信頼性を高めることができる。このため、信頼性の高い半導体装置を提供することができる。
（５）この半導体装置において、
前記先端面は、前記導電部における前記先端面とは反対側の面よりも粗く形成されていてもよい。
（６）この半導体装置において、
前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
前記凹部は、前記半導体基板の内部に至る深さに形成されていてもよい。これによれば、凹部が深くなるため、さらに信頼性の高い半導体装置を提供することができる。
（７）本発明に係る半導体装置は、スタックされてなる上記複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記導電部を通して電気的接続が図られてなる。本発明によれば、先端面に凹部が形成されてなる導電部を有する半導体装置が積層されてなる。そのため、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置を提供することができる。
（８）この半導体装置において、
各前記導電部の前記凹部に入り込み、上下の前記半導体装置の前記導電部同士を接合する導電部材をさらに有してもよい。これによれば、さらに信頼性の高い半導体装置を提供することができる。
（９）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
（１１）本発明に係る半導体装置の製造方法は、（ａ）集積回路を有する半導体基板に穴を形成すること、
（ｂ）前記穴の内面に絶縁層を形成すること、
（ｃ）前記絶縁層の内側に導電部を形成すること、及び、
（ｄ）前記導電部の先端面に凹部を形成することを含む。本発明によれば、先端面に凹部が形成された導電部を有する半導体装置が製造される。そのため、先端面の表面積が大きくなり、電気的な接続信頼性を高めることができる。また、凹部に導電部材を入り込ませることが可能となり、外力の影響を受けにくくすることができる。このことから、信頼性の高い半導体装置を製造することができる。
（１２）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板を貫通しないように前記穴を形成し、
前記（ｃ）工程の後に、前記導電部の前記先端面を、前記半導体基板から露出させることを含んでもよい。
（１３）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板を貫通するように、前記穴を形成してもよい。
（１４）この半導体装置の製造方法において、
前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
前記先端面を、前記半導体基板における前記第１の面とは反対側の第２の面から露出させてもよい。
（１５）この半導体装置の製造方法において、
前記（ｃ）工程で、前記導電部を、内部にボイドを有するように形成し、
前記（ｄ）工程で、前記先端面側から前記導電部の一部を除去して前記ボイドを開口させて、前記凹部を形成してもよい。
（１６）この半導体装置の製造方法において、
前記（ｄ）工程で、その開口よりも広い内部スペースを有するように、前記凹部を形成してもよい。これによれば、凹部の表面積が大きくなり、また、入り込んだ導電部材が抜けにくくなるため、さらに信頼性の高い半導体装置を製造することができる。
（１７）この半導体装置の製造方法において、
前記（ｄ）工程で、前記先端面を粗面加工して、複数の前記凹部を含む凹凸を形成してもよい。これによれば、信頼性の高い半導体装置を製造することができる。これによれば、先端面の表面積が大きくなるため、電気的な信頼性を高めることができる。また、凹部に導電部材を入り込ませることができるため、外力に対する信頼性を高めることができる。そのため、信頼性の高い半導体装置を製造することができる。
（１８）この半導体装置の製造方法において、
前記（ｄ）工程で、前記先端面を、前記導電部における前記先端面とは反対側の面よりも粗くしてもよい。
（１９）この半導体装置の製造方法において、
前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
前記（ｄ）工程で、前記凹部を、前記半導体基板の内部に至る深さに形成してもよい。これによれば、凹部を深く形成することができるので、さらに信頼性の高い半導体装置を製造することができる。
（２０）この半導体装置の製造方法において、
前記（ｄ）工程は、前記導電部の前記先端面の一部をエッチングによって除去することを含んでもよい。
（２１）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記穴を形成し、
前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。
（２２）本発明に係る半導体装置の製造方法は、集積回路を有し、貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通するように形成された先端面に凹部を有する導電部と、を有する複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む。本発明によれば、先端面に凹部が形成されてなる導電部を有する半導体装置を積層する。そのため、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置を製造することができる。
（２３）この半導体装置の製造方法において、
各前記導電部の前記凹部に導電部材を入り込ませて、上下の前記半導体装置の前記導電部同士を接合してもよい。これによれば、さらに信頼性の高い半導体装置を製造することができる。
【０００６】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００７】
（第１の実施の形態）
図１〜図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０は、半導体チップの状態で用意してもよく、あるいは、半導体ウエハの状態で用意してもよい。半導体基板１０には少なくとも１つの（半導体チップには１つの、半導体ウエハには複数の）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。
【０００８】
半導体基板１０には複数のパッド１４が形成されていてもよい。各パッド１４は、集積回路１２に電気的に接続されていてもよい。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の平面形状は特に限定されないが、矩形であることが一般的である。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）のパッド１４が形成される。なお、半導体基板１０におけるパッド１４が形成された面を第１の面１１と称してもよい。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。該絶縁膜は、半導体基板１０の第１の面１１上に形成されていてもよい。図１に示す例では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、絶縁膜１６上には、他の絶縁膜１８が、パッド１４の少なくとも一部を避けて形成されていてもよい。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングすることでパッド１４の一部を露出させてもよい。エッチングには、ドライエッチング及びウエットエッチングのいずれを適用してもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
次に、半導体基板１０に穴２０を形成する。半導体基板１０を半導体ウエハとして用意した場合、穴２０を、それぞれの集積回路１２に対応して形成してもよい。本実施の形態に係る半導体装置の製造方法では、穴２０を、半導体基板１０を貫通しないように形成する（図２参照）。そのため、穴２０を凹部と称してもよい。穴２０を、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有するように形成してもよい。穴２０は、集積回路１２の素子及び配線を避けて形成する。穴２０の形成には、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。なお、穴２０を、パッド１４とオーバーラップするように形成してもよい（図２参照）。このとき、パッド１４に貫通穴２４を形成した後に、貫通穴２４の領域内に穴２０を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２６を形成する（図２参照）。貫通穴２４（及び貫通穴２６）の形成にも、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。あるいは、穴２０の形成に、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、穴２０及び貫通穴２４，２６の形成を連続して行ってもよい。
【００１１】
次に、図３に示すように、穴２０の内面に絶縁層３０を形成する。絶縁層３０は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層３０はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層３０は、穴２０の内壁面に形成してもよい。本実施の形態では、穴２０は凹部として形成されているため、絶縁層３０は、穴２０の底面に至るように形成してもよい。絶縁層３０は、パッド１４の貫通穴２４の内壁面に形成してもよい。絶縁層３０は、パッド１４の一部（例えばその上面）を避けて形成する。これによって、パッド１４と後述する導電部５０との電気的な接続を図ることができる。なお、絶縁層３０は、絶縁膜１８（パッシベーション膜）上に形成してもよい（図示せず）。パッド１４の表面全体を覆って絶縁層３０を形成し、その一部をエッチング（ドライエッチング又はウエットエッチング）して、パッド１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１２】
次に、半導体基板１０に導電部５０を形成する。導電部５０は、絶縁層３０の内側に形成してもよい。導電部５０は、例えば、パターニングされたレジスト５６を形成する工程と、レジスト５６から露出した部分に導電部５０を形成する工程と、によって形成してもよい。詳しくは、半導体基板１０の第１の面１１側から、例えば、スパッタリングや無電解メッキによって導電膜（図示せず）を形成した後に、パターニングされたレジスト５６を形成する（図４（Ａ）参照）。レジスト５６は、リソグラフィ工程によってパターニングして形成してもよい。その後、電解メッキを行って、導電部５０を形成してもよい（図４（Ｂ）参照）。ただし、導電部５０を形成する工程はこれに限られず、例えばインクジェット方式等の既に公知となっているいずれの方法を適用してもよい。穴２０とパッド１４の貫通穴２４とがオーバーラップするように形成されている場合、導電部５０を、貫通穴２４を通りパッド１４を貫通するように形成してもよい。これによると、パッド１４と導電部５０との距離が短くなるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。なお、導電部５０の材料は特に限定されないが、例えば、Ｃｕによって形成してもよい。本実施の形態に係る半導体装置の製造方法では、導電部５０は、内部にボイド５１を有するように形成してもよい（図４（Ｂ）参照）。例えば、電解メッキ時の電流密度を制御することで、ボイド５１を有するように導電部５０を形成してもよい。
【００１３】
次に、半導体基板１０から導電部５０の先端面５２を露出させる。図５に示すように、半導体基板１０の第１の面１１とは反対側の第２の面１３から、導電部５０の先端面５２を露出させてもよい。これにより、導電部５０によって半導体基板１０の両面の電気的な接続が可能となる。例えば、機械研磨で第２の面１３を削ることによって、あるいは、エッチングによって第２の面１３の一部を除去して、先端面５２を露出させてもよい。また、機械研磨とエッチングの両方を用いて、先端面５２を露出させてもよい。このとき、穴２０は半導体基板１０を貫通するため、半導体基板１０には貫通穴２１が形成されるといえる。さらに、絶縁層３０の一部を除去することで、導電部５０の先端面５２を露出させてもよい。絶縁層３０は、エッチングによってその一部を除去してもよい。なお、図５に示すように、導電部５０を、第２の面１３から突出させてもよい。これにより、半導体基板１０を積層する際に、ショートを防止することができ、信頼性の高い積層型の半導体装置を製造することが可能となる。
【００１４】
次に、導電部５０の先端面５２に凹部６０を形成する。これによれば、導電部５０の先端の表面積が大きくなるため、導電部５０の電気的な接続信頼性を高めることができる。また、凹部６０に導電部材を入り込ませることで、外力に対する信頼性を高めることができる。すなわち、電気的な信頼性及び外力に対する信頼性の高い半導体装置を製造することができる。このとき、開口よりも広い内部スペースを有するように、凹部６０を形成してもよい。これによれば、凹部６０の表面積を大きくすることができ、かつ、凹部６０に入り込んだ導電部材が外れにくくなるため、さらに信頼性の高い半導体装置を製造することができる。
【００１５】
本実施の形態に係る半導体装置の製造方法では、先端面５２側から導電部５０の一部を除去してボイド５１を開口させて、凹部６０を形成してもよい。例えば導電部５０をエッチングすることによって先端面５２の一部を除去して、凹部６０を形成してもよい。なお、図６に示すように、導電部５０の先端面５２側の端部を半導体基板１０から突出させて、凹部６０を、半導体基板１０の内部に至る深さに形成してもよい。これによれば、凹部６０を深く形成することができるため、電気的な信頼性、及び、外力に対する信頼性がさらに高い半導体装置を製造することができる。なお、ボイド５１の位置及び大きさを制御することで、凹部６０の位置及び深さを制御してもよい。また、先端面５２に凹部６０を形成する工程は、先に述べた、導電部５０の先端面５２を半導体基板１０から露出させる工程（特に、絶縁層３０の一部を除去する工程）と一括して行ってもよい。
【００１６】
以上の工程によって、半導体装置１を製造してもよい（図６参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置１を製造してもよい。
【００１７】
半導体装置１は、半導体基板１０を有する。半導体基板１０は集積回路１２を有し、貫通穴２１が形成されてなる。半導体装置１は、貫通穴２１の内面に形成された絶縁層３０を有する。半導体装置１は、導電部５０を有する。導電部５０は、絶縁層３０の内側を通り半導体基板１０を貫通するように形成されてなる。そして、導電部５０の先端面５２は凹部５１を有する。その他の構成は、上述した製造方法によって得られる内容を適用してもよい。半導体装置１の導電部５０の先端面５２には凹部５１が形成されてなる。そのため、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置を提供することができる。
【００１８】
図７は、積層型の半導体装置１００を示す図である。半導体装置１００は、積層された上記半導体装置を有する。そして、該半導体装置同士は、導電部５０を通して電気的接続が図られてなる。半導体装置１００の製造方法は、集積回路１２を有し、貫通穴２１が形成されてなる半導体基板１０と、貫通穴２１の内面に形成された絶縁層３０と、絶縁層３０の内側を通り半導体基板１０を貫通するように形成された先端面５２に凹部６０を有する導電部５０と、を有する半導体装置（半導体装置１）を積層し、導電部５０を通して電気的接続を図ることを含む。このとき、図７に示すように、導電部５０の凹部５１に導電部材５８を入り込ませて、上下の半導体装置１の導電部５０同士を接合してもよい。凹部５１に導電部材５８を入り込ませることで、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置１００を製造することができる。
【００１９】
半導体装置１００は、配線基板９０を有してもよく、積層された半導体装置１は配線基板９０に搭載されていてもよい。配線基板９０には、複数の配線９２が形成されていてもよく、また、外部端子９４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置１００を形成することができる。なお、図８には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が、図１０には携帯電話３０００が、それぞれ示されている。
【００２１】
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
【００２２】
図１１〜図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する。半導体基板１０は既に説明した内容を適用することができる。すなわち、半導体基板１０は集積回路１２を有する。また、半導体基板１０は、集積回路１２に電気的に接続されたパッド１４を有してもよい。半導体基板１０には、絶縁層１６，１８が形成されていてもよい（図１参照）。
【００２３】
次に、半導体基板１０に穴２３を形成する（図１１参照）。穴２３は、半導体基板１０を貫通するように形成する。そのため、穴２３は貫通穴と称してもよい。穴２３を形成する方法は、先に説明した、半導体基板１０に穴２０を形成する方法のいずれかを適用してもよい。
【００２４】
次に、図１１に示すように、穴２３の内面に絶縁層３２を形成する。絶縁層３２として、先に説明した絶縁層３０の内容を適用してもよい。本実施の形態では、絶縁層３２を、第２の面１３上を含む領域に形成してもよい（図１１参照）。
【００２５】
次に導電部７０を形成する。導電部７０は、絶縁層３２の内側を通り半導体基板１０を貫通するように形成する。例えば、図示しない導電膜を形成した後に、パターニングされたレジスト７６を形成し（図１２（Ａ）参照）、その後、電解メッキを行って導電部７０を形成してもよい（図１２（Ｂ）参照）。最後に、レジスト７６及び導電膜の一部を除去して、導電部７０を形成してもよい（図１３参照）。ただし、導電部７０を形成する工程はこれに限られるものではなく、既に公知となっているいずれの方法を適用してもよい。なお、導電部７０は、内部にボイド７１を有するように形成してもよい。
【００２６】
次に、図１４に示すように、導電部７０の先端面７２に凹部８０を形成する。先端面７２側から導電部７０の一部を除去してボイド７１を開口させて、凹部８０を形成してもよい。
【００２７】
以上の工程によって、本発明を適用した実施の形態に係る半導体装置を製造してもよい。なお、本実施の形態に係る半導体装置の製造方法を適用することで、先に説明した半導体装置１と同様の効果を奏する半導体装置を製造することができる。
【００２９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】 図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】 図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】 図４（Ａ）及び図４（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】 図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】 図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図８】 図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】 図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】 図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】 図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】 図１２（Ａ）及び図１２（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】 図１３は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】 図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ パッド、 ２０ 穴、 ２１ 貫通穴、 ２３ 穴、 ３０ 絶縁層、 ５０ 導電部、 ５１ ボイド、 ５２ 先端面、 ６０ 凹部

Claims (16)

  1. 集積回路を有し、貫通穴が形成されてなる半導体基板と、
    前記貫通穴の内面に形成された絶縁層と、
    前記絶縁層の内側を通り前記半導体基板を貫通するように形成された、先端面に凹部を有する導電部と、
    を有し、
    前記凹部は、開口よりも広がった内部スペースを有する半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
    前記先端面は、前記半導体基板における前記第１の面とは反対側の第２の面から露出してなる半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
    前記凹部は、前記半導体基板の内部に至る深さに形成されてなる半導体装置。
  4. スタックされてなる、請求項１から請求項３のいずれかに記載の複数の半導体装置を有し、
    前記複数の半導体装置は、積層されて前記導電部を通して電気的接続が図られてなる半導体装置。
  5. 請求項４記載の半導体装置において、
    各前記導電部の前記凹部に入り込み、上下の前記半導体装置の前記導電部同士を接合する導電部材をさらに有する半導体装置。
  6. 請求項１から請求項５のいずれかに記載の半導体装置が実装された回路基板。
  7. 請求項１から請求項５のいずれかに記載の半導体装置を有する電子機器。
  8. （ａ）集積回路を有する半導体基板に、前記半導体基板を貫通しないように穴を形成すること、
    （ｂ）前記穴の内面に絶縁層を形成すること、
    （ｃ）前記絶縁層の内側に導電部を形成し、その後、前記導電部の先端面を前記半導体基板から露出させること、及び、
    （ｄ）前記導電部の前記先端面に、開口よりも広がった内部スペースを有する凹部を形成することを含む半導体装置の製造方法。
  9. （ａ）集積回路を有する半導体基板に、前記半導体基板を貫通する穴を形成すること、
    （ｂ）前記穴の内面に絶縁層を形成すること、
    （ｃ）前記絶縁層の内側に導電部を形成すること、及び、
    （ｄ）前記導電部の先端面に、開口よりも広がった内部スペースを有する凹部を形成することを含む半導体装置の製造方法。
  10. 請求項８又は請求項９記載の半導体装置の製造方法において、
    前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
    前記先端面を、前記半導体基板における前記第１の面とは反対側の第２の面から露出させる半導体装置の製造方法。
  11. 請求項８から請求項１０のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記導電部を、内部にボイドを有するように形成し、
    前記（ｄ）工程で、前記先端面側から前記導電部の一部を除去して前記ボイドを開口させて、前記凹部を形成する半導体装置の製造方法。
  12. 請求項８から請求項１１のいずれかに記載の半導体装置の製造方法において、
    前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
    前記（ｄ）工程で、前記凹部を、前記半導体基板の内部に至る深さに形成する半導体装置の製造方法。
  13. 請求項８から請求項１２のいずれかに記載の半導体装置の製造方法において、
    前記（ｄ）工程は、前記導電部の前記先端面の一部をエッチングによって除去することを含む半導体装置の製造方法。
  14. 請求項８から請求項１３のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記穴を形成し、
    前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含む半導体装置の製造方法。
  15. 集積回路を有し、貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通するように形成された、先端面に、その開口よりも広がった内部スペースを有する凹部を有する導電部と、を有する複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、
    各前記導電部の前記凹部に導電部材を入り込ませて、上下の前記半導体装置の前記導電部同士を接合する半導体装置の製造方法。
JP2003140580A 2003-05-19 2003-05-19 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3891292B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003140580A JP3891292B2 (ja) 2003-05-19 2003-05-19 半導体装置及びその製造方法、回路基板並びに電子機器
US10/844,415 US7135762B2 (en) 2003-05-19 2004-05-13 Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument
CNB2004100446786A CN100481416C (zh) 2003-05-19 2004-05-19 半导体装置和层叠型半导体装置以及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003140580A JP3891292B2 (ja) 2003-05-19 2003-05-19 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (3)

Publication Number Publication Date
JP2004342991A JP2004342991A (ja) 2004-12-02
JP2004342991A5 JP2004342991A5 (ja) 2005-07-14
JP3891292B2 true JP3891292B2 (ja) 2007-03-14

Family

ID=33529269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003140580A Expired - Fee Related JP3891292B2 (ja) 2003-05-19 2003-05-19 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US7135762B2 (ja)
JP (1) JP3891292B2 (ja)
CN (1) CN100481416C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
JP5346510B2 (ja) * 2007-08-24 2013-11-20 本田技研工業株式会社 貫通配線構造
FR2938970A1 (fr) * 2008-11-26 2010-05-28 St Microelectronics Rousset Procede pour empiler et interconnecter des circuits integres
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2012064891A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置及びその製造方法
JP5870493B2 (ja) 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
JP5834563B2 (ja) * 2011-07-14 2015-12-24 セイコーエプソン株式会社 半導体装置の製造方法
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547728B2 (ja) 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP2000311982A (ja) 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3687445B2 (ja) 1999-11-09 2005-08-24 セイコーエプソン株式会社 半導体装置の製造方法
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2004342991A (ja) 2004-12-02
US20050001320A1 (en) 2005-01-06
CN1551344A (zh) 2004-12-01
CN100481416C (zh) 2009-04-22
US7135762B2 (en) 2006-11-14

Similar Documents

Publication Publication Date Title
TW594972B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
JP3918935B2 (ja) 半導体装置の製造方法
KR100564284B1 (ko) 반도체 장치 제조방법
JP4110390B2 (ja) 半導体装置の製造方法
JP3891292B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005093486A (ja) 半導体装置の製造方法及び半導体装置
JP3690407B2 (ja) 半導体装置の製造方法
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
US6946737B2 (en) Robust interlocking via
JP2004342990A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3523815B2 (ja) 半導体装置
JP4536629B2 (ja) 半導体チップの製造方法
JP2006049557A (ja) 半導体装置
JP4009846B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4182340B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004335948A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004363351A (ja) 積層型の半導体装置
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2013058525A (ja) 半導体装置、及びその製造方法
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
TW200938023A (en) Circuit board with embedded capacitance component and method for fabricating the same
JP2004221350A (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000307242A (ja) 回路基板の製造方法及び回路基板及び半導体装置
KR100999904B1 (ko) 다기능 인쇄회로기판의 칩 내장을 위한 인터커넥션 형성 방법
JP2004015064A (ja) 両面の端子が連結された基板及びこれを製造する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041125

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3891292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees