JP2002359347A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002359347A
JP2002359347A JP2002067725A JP2002067725A JP2002359347A JP 2002359347 A JP2002359347 A JP 2002359347A JP 2002067725 A JP2002067725 A JP 2002067725A JP 2002067725 A JP2002067725 A JP 2002067725A JP 2002359347 A JP2002359347 A JP 2002359347A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
hole
semiconductor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002067725A
Other languages
English (en)
Inventor
Masahiro Furusawa
昌宏 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002067725A priority Critical patent/JP2002359347A/ja
Priority to US10/095,690 priority patent/US6660545B2/en
Publication of JP2002359347A publication Critical patent/JP2002359347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 電気的な接続を高い信頼性を以て、容易に図
ることができる半導体装置及びその製造方法、回路基板
並びに電子機器を提供することにある。 【解決手段】 半導体装置の製造方法は、電極１４を有
する半導体チップ１０に貫通穴５０を形成し、貫通穴５
０の内側を含む領域に導電層７０を形成する工程を含
む。貫通穴５０は、中間部が開口端部よりも大きく形成
され、導電層７０は金属微粒子を含有した液体をインク
ジェット法にて塗布して形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】近年、複数の半導体チップを積み重ねた
半導体装置が開発されている。その多くは、半導体チッ
プの電極にワイヤ又はリードをボンディングして電気的
な接続を図ったものであったが、ワイヤ等を設けたため
に小型化に限界があった。また、半導体チップに貫通穴
を形成し、貫通穴に溶融したハンダを充填して電気的な
接続を図ることも開発されている。しかし、細い貫通穴
にハンダを充填するとボイドが発生してしまい、電気的
接続の信頼性を確保しにくい。
【０００３】本発明は、この問題点を解決するものであ
り、その目的は、電気的な接続を高い信頼性を以て、容
易に図ることができる半導体装置及びその製造方法を提
供することにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、電極を有する半導体素子に貫通穴
を形成する第１工程と、前記貫通穴の内側を含む領域に
導電層を形成する第２工程と、を含み、前記導電層の形
成方法は、金属微粒子を含有する液体をインクジェット
法によって前記半導体素子の一部に塗布する肯定と、熱
処理にて前記液体を前記導電層に変換する工程とを含
む。本発明によれば、貫通穴の内側に金属微粒子を含有
する液体を塗布し、熱処理にて導電層に変換すること
で、半導体素子の一方の面と他方の面との電気的接続を
図るようになっている。したがって、導電層を形成する
だけであって、貫通穴に溶融材料を充填するのではない
ため、ボイドが形成されてしまうという問題が生じるこ
とがなく、電気的接続の高い信頼性を確保できる。ま
た、前記液体をインクジェット法により必要な部分にだ
け塗布することにより、プロセスを簡略化し、材料使用
量をより少なくすることができる。 （２）この半導体装置の製造方法において、前記電極
に、前記貫通穴と連通する穴を形成し、前記導電層を、
前記電極の少なくとも一部に積層して形成してもよい。
これによれば、導電層を、電極と電気的に接続して形成
することができる。
【０００５】（３）この半導体装置の製造方法におい
て、前記貫通穴を、開口端部と、前記開口端部よりも径
の大きい中間部と、を有する形状で形成してもよい。こ
れによれば、貫通穴の中間部が大径となっているので、
導電層を形成しやすい。
【０００６】（４）この半導体装置の製造方法におい
て、前記中間部を、全ての部分でほぼ同じ径で形成し、
前記貫通穴を、前記開口端部と前記中間部を接続するテ
ーパ部をさらに有する形状で形成してもよい。これによ
れば、中間部の径が全ての部分でほぼ等しいので、応力
が均等にかかり、貫通穴を形成したことによる半導体素
子の強度の低下を抑えることができる。
【０００７】（５）この半導体装置の製造方法におい
て、前記第１工程で、前記貫通穴よりも径の小さい小孔
を予め形成し、前記小孔を拡大させて前記貫通穴を形成
してもよい。これによれば、貫通穴を形成するよりも小
さいエネルギーで小孔を形成することができ、小孔を形
成しておくことで、貫通穴を形成するエネルギーが小さ
くて済む。
【０００８】（６）この半導体装置の製造方法におい
て、前記第１工程で、前記貫通穴を形成する位置に窪み
を形成し、前記窪みによって位置決めして前記小孔を形
成してもよい。これによれば、窪みによって貫通穴を形
成する位置を確認できるので、貫通穴を正確な位置に形
成することができる。
【０００９】（７）この半導体装置の製造方法におい
て、前記小孔をレーザービームで形成し、ウェットエッ
チングによって前記小孔を拡大させてもよい。これによ
れば、容易に貫通穴を形成することができる。また、レ
ーザービームで形成された小孔の内壁面が荒れていて
も、ウエットエッチングによってこれを拡大させるの
で、滑らかな内壁面の貫通穴を形成することができる。
【００１０】（８）この半導体装置の製造方法におい
て、電気的な接続部を形成する工程を含んでもよい。
【００１１】（９）この半導体装置の製造方法におい
て、前記接続部を、第２工程で前記導電層の一部として
形成してもよい。
【００１２】（１０）この半導体装置の製造方法におい
て、前記第１工程後であって、前記第２工程前に、前記
貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、
前記第２工程で、前記絶縁膜上に前記導電層を形成して
もよい。
【００１３】（１１）この半導体装置の製造方法におい
て、前記絶縁膜を、化学気相堆積によって形成してもよ
い。
【００１４】（１２）この半導体装置の製造方法におい
て、前記第１工程後であって、前記第２工程前に、前記
液体を塗布しない領域を前記液体に対して撥液性とする
ような表面処理を行なってもよい。これによって、イン
クジェット法で液体を吐出する際に液滴の曲がりが多少
生じても、液滴はすべて親液性の部分におさまるため、
塗布精度が高くなる。
【００１５】（１３）この半導体装置の製造方法におい
て、前記表面処理は大気圧プラズマ処理であってもよ
い。これによって、簡便なプロセスで表面処理ができ
る。
【００１６】（１４）この半導体装置の製造方法におい
て、前記表面処理は表面に自己組織化膜を形成するもの
であってもよい。これによって、低エネルギーで表面処
理ができる。
【００１７】（１５）この半導体装置の製造方法におい
て、前記半導体素子は、半導体チップであってもよい。
【００１８】（１６）この半導体装置の製造方法におい
て、前記半導体素子は、半導体ウエーハの一部であって
もよい。
【００１９】（１７）本発明に係る半導体装置の製造方
法は、上記方法によって製造された半導体装置を積層
し、上下の半導体装置の前記導電層を電気的に接続する
工程を含んでもよい。
【００２０】この半導体装置の製造方法には、三次元実
装が適用される。
【００２１】（１８）この半導体装置の製造方法におい
て、前記半導体ウエーハを個片に切断する工程を含んで
もよい。
【００２２】（１９）本発明に係る半導体装置は、上記
方法により製造されたものである。
【００２３】（２０）本発明に係る回路基板は、上記方
法により製造された半導体装置が実装されてなる。
【００２４】（２１）本発明に係る電子機器は、上記方
法により製造された半導体装置を有する。
【００２５】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。図１（Ａ）は、本実
施の形態で使用する半導体チップ１０の一部を示す図で
ある。半導体チップ１０は一般的には直方体（立方体を
含む）であるが、その形状は限定されず、球状であって
もよい。
【００２６】半導体チップ１０は、図示しないトランジ
スタやメモリ素子などからなる集積回路が形成された表
面に絶縁膜（層間膜）１２を有する。絶縁膜１２は、半
導体チップ１０の基本的な材料であるシリコンの酸化膜
であることが多い。絶縁膜１２上には電極（パッド）１
４が形成され、電極１４は図示しない部分で集積回路と
電気的に接続されている。電極１４は、アルミニウムで
形成されることが多い。電極１４は、半導体チップ１０
の面の少なくとも１辺（多くの場合、２辺又は４辺）に
沿って並んでいる。また、電極１４は、半導体チップ１
０の面の端部に並んでいる場合と、中央部に並んでいる
場合がある。
【００２７】電極１４は、集積回路の製造プロセスに応
じて構成される。例えば、図１（Ａ）に示す例では、絶
縁膜１２上に、電極１４の下層部が形成され、下層部の
端部に載る絶縁膜１６、１８が形成され、電極１４の上
層部が絶縁膜１８上に至るように形成されている。ま
た、電極１４の中央部をさけて端部を覆って、パッシベ
ーション膜２０が形成されている。パッシベーション膜
２０は、例えば、ＳｉＯ 2、ＳｉＮ、ポリイミド樹脂な
どで形成することができる。
【００２８】本実施の形態では、上記半導体チップ１０
を使用して、以下の方法で半導体装置を製造する。
【００２９】図１（Ｂ）に示すように、半導体チップ１
０の、電極１４が形成された面にレジスト２２を形成す
る。レジスト２２を形成する方法としては、スピンコー
ト法、ディッピング法、スプレーコート法等の方法を用
いることが可能である。レジスト２２は電極１４も覆っ
て形成する。レジスト２２は、後述するエッチング工程
でエッチングしない部分を覆うものである。レジスト２
２は、フォトレジスト、電子線レジスト、Ｘ線レジスト
のいずれであってもよく、ポジ型又はネガ型のいずれで
あってもよい。本実施の形態で使用するレジスト２２
は、ポジ型のフォトレジストである。レジスト２２は、
コーティング後に、他の部材に付着しないようにするた
め、プリベークして溶剤を飛ばす。
【００３０】図１（Ｃ）に示すように、レジスト２２を
パターニングする。詳しくは、レジスト２２上にマスク
を配置して、エネルギーを照射する。エネルギーは、レ
ジスト２２の性質によって異なり、光、電子線、Ｘ線の
いずれかである。本実施の形態ではレジスト２２を露光
する。マスクの形状は、パターニング形状によって決ま
り、レジスト２２がポジ型であるかネガ型であるかによ
って反転形状となる。
【００３１】露光後、レジスト２２を現像しポストベー
クする。パターニングされたレジスト２２には、電極１
４の中央部を露出させる開口部２４が形成されている。
【００３２】図２（Ａ）に示すように、レジスト２２の
開口部２４によって露出した電極１４の中央部をエッチ
ングする。エッチングにはドライエッチングを適用する
ことが好ましい。ドライエッチングは、反応性イオンエ
ッチング（ＲＩＥ）であってもよい。また、エッチング
としてウエットエッチングを適用してもよい。こうし
て、電極１４の中央部（端部を除く部分）に、穴２６を
形成する。穴２６は、後述する貫通穴５０の位置に形成
される。詳しくは、穴２６は、貫通穴５０の開口端部と
ほぼ同じか、あるいはそれ以上の大きさで形成され、貫
通穴５０と連通する。
【００３３】図２（Ｂ）に示すようにレジスト２２を剥
離する。そして、図２（Ｃ）に示すように、半導体チッ
プ１０の電極１４が形成された側と、その反対側に絶縁
膜２８、３０を形成する。絶縁膜２８は、シリコン酸化
膜や窒化膜であってもよく、化学気相堆積（ＣＶＤ）に
よって形成することができる。絶縁膜２８は、電極１４
及びパッシベーション膜２０を覆う。電極１４には穴２
６が形成されているので、絶縁膜２８は、穴２６の内部
（内壁面及び露出した絶縁膜１２）も覆う。
【００３４】図３（Ａ）に示すように、半導体チップ１
０の電極１４が形成された側と、その反対側に、レジス
ト３２、３４を形成する。レジスト３２、３４には、上
述したレジスト２２について説明した内容が該当する。
レジスト３２、３４のうち一方（例えばレジスト３２）
を（例えば半導体チップ１０の電極１４が形成された側
に）形成し、プリベークしてから、他方（例えばレジス
ト３４）を形成し、これをプリベークしてもよい。
【００３５】図３（Ｂ）に示すように、レジスト３２、
３４をパターニングして、後述する貫通穴５０の位置に
開口部３６、３８を形成する。開口部３６は、電極１４
の穴２６の内側に形成する。穴２６と開口部３６との間
には、絶縁膜２８が存在する。また、開口部３６、３８
は、絶縁膜２８、３０の一部を露出させる。レジスト３
２、３４のパターニングの方法には、上述したレジスト
２２について説明した内容を適用することができる。
【００３６】図３（Ｃ）に示すように、絶縁膜１２、２
８に、電極１４の穴２６の内側に穴４０を形成し、絶縁
膜３０に穴４２を形成する。
【００３７】図４（Ａ）に示すように、レジスト３２、
３４を剥離する。そして、図４（Ｂ）に示すように、半
導体チップ１０の穴４０、４２にて露出した部分をエッ
チングする。このエッチングする部分は、集積回路が形
成されていない部分であり、シリコンで形成されてい
る。このエッチングによって、半導体チップ１０の表面
に、視覚的に認識しやすい窪み４４、４６を形成する。
窪み４４、４６の形状は、特に限定されず、テーパが付
された形状であってもよいし、表面と垂直な壁面を有し
ていてもよい。エッチングは、ウェットエッチングを適
用することが簡単であるが、ドライエッチングを適用し
てもよい。エッチングの種類によって、窪み４４、４６
の形状が決まる。
【００３８】図４（Ｃ）に示すように、半導体チップ１
０に、小孔４８（例えば直径約２０μｍ）を形成する。
小孔４８は、後述する貫通穴５０よりも小さい径で、貫
通穴５０の中心に形成する。小孔４８の形成には、レー
ザ（例えばＹＡＧレーザやＣＯ2レーザ）を使用するこ
とができる。レーザビームは、上述した窪み４４、４６
で位置を認識して照射することができる。レーザビーム
を、半導体チップ１０の一方の面からのみ照射して小孔
４８を形成してもよいし、半導体チップ１０の両面から
（順番にあるいは同時に）レーザビームを照射してもよ
い。両面からレーザビームを照射すれば、半導体チップ
１０に与える影響が少ない。
【００３９】次に、図５（Ａ）に示すように、半導体チ
ップ１０に貫通穴５０を形成する。貫通穴５０は、上述
した小孔４８を拡大させて形成する。例えば、ウェット
エッチングを適用して、小孔４８の内壁面をエッチング
してもよい。エッチング液として、例えば、沸酸と沸化
アンモニウムを混合した水溶液（バッファード沸酸）を
用いてもよい。
【００４０】貫通穴５０は、開口端部と、開口端部より
も径の大きい中間部（例えば約４０〜５０μｍの径）
と、を有する形状で形成してもよい。貫通穴５０の中間
部の径を、できるだけ大きくすることで、後述するＣＶ
Ｄや液体のインクジェット塗布を行いやすい。中間部
を、全ての部分でほぼ同じ径で形成してもよい。すなわ
ち、貫通穴５０の中間部の内壁面が、貫通穴５０の中心
軸を通る断面において、直線を描いてもよい。この形状
は、小孔４８をウェットエッチングで拡大することで得
られる。この形状によれば、貫通穴５０を形成すること
による半導体チップ１０の強度の低下を抑えることがで
きる。貫通穴５０は、開口端部と中間部とを接続するテ
ーパ部を有していてもよい。テーパ部も、小孔４８をウ
ェットエッチングで拡大することで形成される。
【００４１】次に、図５（Ｂ）に示すように、少なくと
も貫通穴５０の内壁面に絶縁膜５２を形成する。絶縁膜
５２の形成には、ＣＶＤを適用してもよい。貫通穴５０
の中間部の径が、開口端部の径よりも大きければＣＶＤ
を行いやすい。絶縁膜５２は、貫通穴５０の内壁面以外
の領域に形成されてもよい。例えば、絶縁膜２８、３０
上に絶縁膜５２が形成されてもよい。ただし、絶縁膜５
２によって、貫通穴５０の開口を塞がないようにする。
【００４２】図５（Ｃ）に示すように、半導体チップ１
０の電極１４が形成された側にレジスト５４を形成す
る。レジスト５４は、半導体チップ１０の貫通穴５０
の、一方の開口を塞いで形成される。レジスト５４の構
成及びその形成方法には、上述したレジスト２２につい
て説明した内容を適用できる。なお、レジスト５４を形
成するときに、その反対側にもレジスト５６が形成され
てもよい。そして、レジスト５４、５６をプリベークす
る。
【００４３】図６（Ａ）に示すように、電極１４の側に
形成されたレジスト５４をパターニングして、開口部５
８を形成する。開口部５８は、電極１４の少なくとも一
部の上方に形成されているが、貫通穴５０の上方には、
レジスト５４の一部が残されたままとなっている。例え
ば、開口部５８は、電極１４の範囲内に収まる形状の外
周と、少なくとも貫通穴５０の開口端部を覆う形状の内
周と、の間にリング状で形成されている。なお、ここで
いうリング状とは角リング状であっても丸リング状であ
ってもよい。開口部５８は、絶縁膜５２の一部を露出さ
せる。パターニング方法については、上述したレジスト
２２について説明した内容を適用することができる。パ
ターニングが終わると、レジスト５４を現像し、ポスト
ベークする。
【００４４】図６（Ｂ）に示すように、パターニングさ
れたレジスト５４をマスクとして、絶縁膜５２、２８を
エッチングして、電極１４の一部を露出させる。ここで
露出する電極１４の一部は、電気的な接続を図る部分で
あるから、大きいことが好ましい。レジスト５４、５６
は、その後、剥離する。
【００４５】次に、図７（Ａ）に示すように、半導体チ
ップ１０の両側に、レジスト６０、６２を形成する。電
極１４が形成された側に形成するレジスト６０は、段差
の大きい領域に形成されるため、予めフィルム状をなし
たもの（ドライフィルム）であることが好ましい。
【００４６】図７（Ｂ）に示すように、レジスト６０、
６２をパターニングして、後の工程で導電層を形成する
部分（電極１４と貫通穴５０と絶縁層５２の一部を覆う
部分）のレジストを残してそれ以外のレジストを除去す
る。 図８（Ａ）に示すように、レジスト６０、６２を除去し
た部分（後の工程で導電層を形成しない部分）に対し
て、後述のインクジェット法で塗布する金属微粒子を含
有した液体に対して撥液性となるように表面処理を行な
う。これは、例えば大気圧にてＣＦ４プラズマ処理をす
ることによって得られる。撥液化の表面処理は、自己組
織化膜を用いても良い。自己組織化膜を用いる場合に
は、例えば０．１ｇ程度のヘプタデカフルオロテトラヒ
ドロデシルトリエトキシシランの液体と半導体チップを
１００リットル程度の密閉容器に入れて、室温で１日程
度もしくは１００℃にて１時間程度保持すれば半導体チ
ップ全面に撥液性の自己組織化単分子膜が形成される。 その後、図８（Ｂ）に示すように、レジスト６０、６２
上に形成された撥液性の表面６８をレジストとともに除
去する。これにより、レジストに覆われていた電極１４
と貫通穴５０の内部と絶縁膜５２の一部は液体に対して
親液性となり、レジストがなかった部分は液体に対して
撥液性となる。
【００４７】次に、図８（Ｃ）に示すように、金属微粒
子を含有した液体６９を、インクジェット方式にて吐出
し、貫通穴５０の内部、電極１４、および絶縁層５２の
一部（親液性の部分）に選択的に配置する。ここで、イ
ンクジェット方にて液滴を吐出する際に多少液滴の飛行
経路が曲がって着弾位置がずれたとしても、導電層を形
成しない部分は撥液性の表面６８となっているため、液
滴はすべて親液性の部分におさまる。一箇所の貫通穴お
よび電極の部分に配置する液体の量は、塗布領域の面
積、貫通穴の大きさ、および液体の濃度などによって適
宜調節し、溶剤の乾燥後に金属微粒子が貫通穴の内部と
電極１４を連続的に覆う程度の量の液体を一箇所の塗布
領域に吐出する。一箇所に配置する液体の量の調整はイ
ンクジェットによって吐出する液滴のサイズや吐出回数
などによって行うことができる。また、貫通穴内部に液
体を一様に塗布するために、基板の両面からインクジェ
ット法により塗布することもできる。通常、インクジェ
ットヘッドから吐出される液滴の大きさは、直径１０μ
ｍから１００μｍ程度の大きさである。このように、イ
ンクジェット方式によれば、インクジェットプリンタ用
に実用化された技術を応用することで、高速かつ液体を
無駄なく経済的に塗布することが可能である。インクジ
ェットヘッドは、例えばインクジェットプリンタ用に実
用化されたもので、圧電素子を用いたピエゾジェットタ
イプ、あるいはエネルギー発生素子として電気熱変換体
を用いたタイプ等が使用可能であり、吐出面積および吐
出パターンは任意に設定することが可能である。これに
よって、レジストパターニング工程及びレジスト剥離工
程を行うことなく、電気的な接続部を形成することが可
能になる。
【００４８】ここで、インクジェット方式で吐出する金
属微粒子を含有した液体としては、例えば金、銀、銅な
どの超微粒子を液体中に分散させたものを用いることが
できる。溶剤としては有機溶剤や水など任意のものを使
うことができる。例えば、有機溶剤に金の超微粒子を分
散させた液体として市販されているものとして、真空冶
金社製の商品名「パーフェクトゴールド」が挙げられ
る。これらの液体は適当な溶剤や表面張力調整剤を添加
して、インクジェット吐出が可能となるような粘度、表
面張力に調整してから用いることもできる。 このようにして液体を貫通穴の内部５０と電極１４の上
に配置した後、溶剤を乾燥除去するために第一の加熱処
理を行う。第一の加熱処理の後、金属微粒子同士の電気
伝導を得るために通常１００℃から４００℃程度で１０
分から１時間程度の第二の熱処理を行う。これによって
良好な電気伝導性と基板への密着が得られる。 その後、必要なら表面処理にて形成した撥液性の表面を
除去、もしくは表面処理によって親液化する工程を経て
もよい。これは自己組織化単分子膜の場合には例えば紫
外線を照射することによって単分子膜を除去し、親液化
することができる。
【００４９】さらに、電気的な接続部７２を設けてもよ
い。導電層７０の一部を接続部７２としてもよい。その
場合には、導電層７０を厚く（例えば約５μｍ以上）形
成することが好ましい。
【００５０】以上の工程により、図９（Ｂ）に示す半導
体装置が得られる。上記工程によれば、導電層７０によ
って、半導体チップ１０の両面間の電気的な接続を図る
ことができる。半導体装置１は、複数の電極１４を有
し、貫通穴５０が形成された半導体チップ１０と、貫通
穴５０の内側を含む領域に形成された導電層７０と、を
含む。貫通穴５０の形状は上述した通りである。導電層
７０は、電極１４の少なくとも一部に積層して形成され
ている。また、導電層７０の一部が、電気的な接続部７
２となっている。貫通穴５０の内側において、導電層７
０の下には絶縁膜５２が形成されており、半導体チップ
１０の内部に形成された集積回路との電気的接続を遮断
している。
【００５１】上述した工程は、半導体チップ１０に対し
て行ったが、これを半導体ウエーハに対して行ってもよ
い。例えば、図１０に示すように、半導体ウエーハ８０
に対して上記工程を行って、電気的な接続部８２を形成
してもよい。この半導体ウエーハ８０をダイシングし
て、図９に示す半導体装置１を得ることができる。
【００５２】また、図１１に示すように、複数の半導体
装置１を積層した、三次元実装型（スタックド型）の半
導体装置を製造することもできる。図１１に示す例で
は、上下の半導体装置１の接続部７２を、ハンダ等のロ
ウ材８４によって電気的に接合してある。
【００５３】接着剤は、液状又はゲル状の接着剤であっ
てもよいし、シート状の接着シートであってもよい。接
着剤は、エポキシ樹脂を主な材料とするものであっても
よい。接着剤は、絶縁性のものであってもよい。
【００５４】接着剤中には、被接続体同士の電気的な接
続性能を向上させるために、導電性物質を含んでいても
よい。導電性物質は、例えば、ロウ材、ハンダ等の粒子
で構成され、それらが接着材料中に分散している。こう
することで、被接続体同士の接合時に、その粒子が接合
のロウとして働き、接合性をさらに著しく向上すること
ができる。
【００５５】接着剤は、導電粒子が分散された異方性導
電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や
異方性導電ペースト（ＡＣＰ）であってもよい。異方性
導電接着剤は、バインダに導電粒子（フィラー）が分散
されたもので、分散剤が添加される場合もある。異方性
導電接着剤のバインダとして、熱硬化性の接着剤が使用
されることが多い。その場合には、配線パターンと電極
との間に、導電粒子が介在して両者間の電気的な接続が
図られる。
【００５６】絶縁性の接着剤の収縮力を利用して、接続
部７２同士を直接的に接合するとともに、接着剤にて上
下の半導体装置１を接着してもよい。この場合には、接
続部７２がバンプの形状で形成されていることが好まし
い。
【００５７】接続部７２間の電気的な接続には、Ａｕ−
Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合を適用し
てもよい。例えば、熱のみ、超音波振動のみ、あるいは
超音波振動及び熱などを印加して両者を接合する。接合
されると、振動や熱によって接続部７２を構成する材料
が拡散して金属接合が形成される。
【００５８】また、最も下（又は最も上）に位置する半
導体装置１の接続部７２には、外部端子８６が設けられ
る。外部端子８６はハンダや金属などで形成することが
できるが、導電性の部材で形成すればよい。本実施の形
態では、外部端子８６は、ハンダボールである。
【００５９】また、ハンダボールは必ずしも必要ではな
く、半導体装置を基板上に実装して、半導体モジュール
を構成してもよい。さらに、ハンダボールを形成せず、
マザーボード実装時にマザーボード側に塗布されるハン
ダクリームを利用し、その溶融時の表面張力で電気的接
続部を形成してもよい。
【００６０】また、上述した工程を行った図１０に示す
複数の半導体ウエーハ８０を積層して、各接続部８２を
電気的に接合し、その後、ダイシングを行って図１１に
示す半導体装置を製造してもよい。
【００６１】図１２には、本実施の形態に係る半導体装
置１を実装した回路基板１０００が示されている。回路
基板１０００には例えばガラスエポキシ基板等の有機系
基板を用いることが一般的である。回路基板１０００に
は例えば銅などからなる配線パターンが所望の回路とな
るように形成されていて、それらの配線パターンと半導
体装置１の接続部７２とを機械的に接続することでそれ
らの電気的導通を図る。
【００６２】そして、本発明を適用した半導体装置１を
有する電子機器として、図１３にはノート型パーソナル
コンピュータ２０００、図１４には携帯電話３０００が
示されている。
【００６３】なお、上述した実施の形態の「半導体チッ
プ」を「電子素子」に置き換えて、電子部品を製造する
こともできる。このような電子素子を使用して製造され
る電子部品として、例えば、光素子、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図５】図５（Ａ）〜図５（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図６】図６（Ａ）〜図６（Ｂ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図７】図７（Ａ）〜図７（Ｂ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図８】図８（Ａ）〜図８（Ｃ）は、本発明を適用した
実施の形態に係る半導体装置の製造方法を示す図であ
る。
【図９】図９は、本発明を適用した実施の形態に係る半
導体装置を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係
る半導体装置の製造方法を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係
る他の半導体装置を示す図である。
【図１２】図１２は、本実施の形態に係る半導体装置が
実装された回路基板を示す図である。
【図１３】図１３は、本実施の形態に係る半導体装置を
有する電子機器を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置を
有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ １４ 電極 ２６ 穴 ４４ 窪み ４６ 窪み ４８ 小孔 ５０ 貫通穴 ６８ 撥水層 ６９ 液体 ７０ 導電層 ７２ 接続部 ８０ 半導体ウエーハ ８２ 接続部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/41 Ｆターム(参考） 4M104 BB04 BB08 BB09 DD07 DD08 DD09 DD10 DD22 DD46 DD51 FF02 5F033 HH11 HH13 HH14 JJ11 JJ13 JJ14 KK11 KK13 KK14 MM30 PP26 QQ00 QQ07 QQ09 QQ11 QQ13 QQ19 QQ53 QQ73 RR04 RR06 SS11

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】電極を有する半導体素子に貫通穴を形成す
    る第１工程と、前記貫通穴の内側を含む領域に導電層を
    形成する第２工程と、を含む半導体装置の製造方法にお
    いて、前記導電層の形成方法は、金属微粒子を含有する
    液体をインクジェット法によって前記半導体素子の一部
    に塗布する工程と、熱処理にて前記液体を前記導電層に
    変換する工程と、を含む半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記電極に、前記貫通穴と連通する穴を形成
    し、前記導電層を、前記電極の少なくとも一部に積層し
    て形成する半導体装置の製造方法。
  3. 【請求項３】 請求項１又は請求項２記載の半導体装置
    の製造方法において、前記貫通穴を、開口端部と、前記
    開口端部よりも径の大きい中間部と、を有する形状で形
    成する半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法に
    おいて、前記中間部を、全ての部分でほぼ同じ径で形成
    し、前記貫通穴を、前記開口端部と前記中間部を接続す
    るテーパ部をさらに有する形状で形成する半導体装置の
    製造方法。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の半導体装置の製造方法において、前記第１工程で、前
    記貫通穴よりも径の小さい小孔を予め形成し、前記小孔
    を拡大させて前記貫通穴を形成する半導体装置の製造方
    法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、前記第１工程で、前記貫通穴を形成する位置に
    窪みを形成し、前記窪みによって位置決めして前記小孔
    を形成する半導体装置の製造方法。
  7. 【請求項７】 請求項５又は請求項６記載の半導体装置
    の製造方法において、前記小孔をレーザービームで形成
    し、ウェットエッチングによって前記小孔を拡大させる
    半導体装置の製造方法。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置の製造方法において、電気的な接続部を形
    成する工程を含む半導体装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、前記接続部を、第２工程で前記導電層の一部と
    して形成する半導体装置の製造方法。
  10. 【請求項１０】 請求項１から請求項９のいずれかに記
    載の半導体装置の製造方法において、前記第１工程後で
    あって、前記第２工程前に、前記貫通穴の内壁面に絶縁
    膜を形成する工程をさらに含み、前記第２工程で、前記
    絶縁膜上に前記導電層を形成する半導体装置の製造方
    法。
  11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法において、前記絶縁膜を、化学気相堆積によって形成
    する半導体装置の製造方法。
  12. 【請求項１２】 請求項１から請求項１１のいずれかに
    記載の半導体装置の製造方法において、前記第１工程後
    であって、前記第２工程前に、前記液体を塗布しない領
    域を、前記液体に対して撥液性とする表面処理を行なう
    半導体装置の製造方法。
  13. 【請求項１３】 請求項１２記載の半導体装置の製造方
    法において、前記表面処理は大気圧プラズマ処理である
    半導体装置の製造方法。
  14. 【請求項１４】 請求項１２記載の半導体装置の製造方
    法において、前記表面処理は表面に自己組織化膜を形成
    するものである半導体装置の製造方法。
  15. 【請求項１５】 請求項１から請求項１３のいずれかに
    記載の半導体装置の製造方法において、前記半導体素子
    は、半導体チップである半導体装置の製造方法。
  16. 【請求項１６】 請求項１から請求項１３のいずれかに
    記載の半導体装置の製造方法において、前記半導体素子
    は、半導体ウエーハの一部である半導体装置の製造方
    法。
  17. 【請求項１７】 請求項１から請求項１５のいずれかに
    記載の方法によって製造された半導体装置を積層し、上
    下の半導体装置の前記導電層を電気的に接続する工程を
    含む半導体装置の製造方法。
  18. 【請求項１８】 請求項１５を引用する請求項１６記載
    の半導体装置の製造方法において、前記半導体ウエーハ
    を個片に切断する工程を含む半導体装置の製造方法。
  19. 【請求項１９】 請求項１から請求項１７のいずれかに
    記載の方法により製造された半導体装置。
  20. 【請求項２０】 請求項１から請求項１７のいずれかに
    記載の方法により製造された半導体装置が実装された回
    路基板。
  21. 【請求項２１】 請求項１から請求項１７のいずれかに
    記載の方法により製造された半導体装置を有する電子機
    器。
JP2002067725A 2001-03-28 2002-03-12 半導体装置及びその製造方法、回路基板並びに電子機器 Pending JP2002359347A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002067725A JP2002359347A (ja) 2001-03-28 2002-03-12 半導体装置及びその製造方法、回路基板並びに電子機器
US10/095,690 US6660545B2 (en) 2001-03-28 2002-03-13 Semiconductor device and manufacturing method therefor, circuit substrate, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001093926 2001-03-28
JP2001-93926 2001-03-28
JP2002067725A JP2002359347A (ja) 2001-03-28 2002-03-12 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002359347A true JP2002359347A (ja) 2002-12-13

Family

ID=26612429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002067725A Pending JP2002359347A (ja) 2001-03-28 2002-03-12 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (2)

Country Link
US (1) US6660545B2 (ja)
JP (1) JP2002359347A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
JP2005129922A (ja) * 2003-10-02 2005-05-19 Semiconductor Energy Lab Co Ltd 配線基板の作製方法、薄膜トランジスタの作製方法、配線基板及び薄膜トランジスタ
US6953748B2 (en) 2003-07-31 2005-10-11 Seiko Epson Corporation Method of manufacturing semiconductor device
JP2005353728A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 高周波デバイス
JP2006066412A (ja) * 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
JP2006140451A (ja) * 2004-10-15 2006-06-01 Seiko Epson Corp 薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器
US7189654B2 (en) 2003-02-05 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for wiring
US7399704B2 (en) 2003-10-02 2008-07-15 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device using liquid repellent film
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US7510905B2 (en) 2004-01-29 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7510893B2 (en) 2003-02-05 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device using droplet emitting means
US7625493B2 (en) 2003-02-06 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7795730B2 (en) 2003-10-02 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and method of manufacturing thereof, and thin film transistor and method of manufacturing thereof
US7858453B2 (en) 2003-02-06 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device utilizing solution ejector
US7922819B2 (en) 2003-02-06 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor manufacturing device
JP2014154618A (ja) * 2013-02-06 2014-08-25 Seiko Epson Corp シリコン基板の加工方法、素子付き基板、及び、流路形成基板
JP2015506049A (ja) * 2011-10-29 2015-02-26 シーマ ナノテック イスラエル リミテッド パターン付き基材上の導電性ネットワーク
KR20200040395A (ko) * 2018-10-10 2020-04-20 엠에스웨이 주식회사 플렉시블 양면 전도성기재에 비아홀을 가공하는 방법
WO2021193908A1 (ja) * 2020-03-26 2021-09-30 京セラ株式会社 構造体の製造方法、構造体および構造体を備える装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6899999B2 (en) * 2001-03-28 2005-05-31 Kabushiki Kaisha Toshiba Method of manufacturing composite member, photosensitive composition, porous base material, insulating body and composite member
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP3690380B2 (ja) * 2002-08-02 2005-08-31 セイコーエプソン株式会社 材料の配置方法、電子装置の製造方法、電気光学装置の製造方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
KR101131531B1 (ko) * 2003-02-06 2012-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작 방법
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
JP3891292B2 (ja) * 2003-05-19 2007-03-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4217564B2 (ja) * 2003-08-08 2009-02-04 キヤノン株式会社 近接場露光用のマスクの製造方法
JP4248355B2 (ja) * 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
US20070120880A1 (en) * 2003-11-05 2007-05-31 Toshifumi Kawamura Inkjet ink composition
JP4955935B2 (ja) * 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
CN100403499C (zh) * 2004-11-29 2008-07-16 晶强电子股份有限公司 晶片与软片接合的软片式承载器的定位孔及其激光贯孔方法
US9985207B2 (en) * 2004-12-06 2018-05-29 Flexenable Limited Electronic devices
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7858415B2 (en) 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US8457338B2 (en) 2006-05-22 2013-06-04 Audio Pixels Ltd. Apparatus and methods for generating pressure waves
EP2033480B1 (en) * 2006-05-22 2012-07-11 Audio Pixels Ltd. Volume and tone control in direct digital speakers
KR101343143B1 (ko) * 2006-05-22 2013-12-19 오디오 픽셀즈 리미티드 압력파 생성 액추에이터 장치 및 액추에이션 방법
JP2008066481A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US8193615B2 (en) 2007-07-31 2012-06-05 DigitalOptics Corporation Europe Limited Semiconductor packaging process using through silicon vias
EP2846557B1 (en) * 2007-11-21 2019-04-10 Audio Pixels Ltd. Improved speaker apparatus
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
DK2545715T3 (da) 2010-03-11 2014-09-01 Audio Pixels Ltd Elektrostatiske parallelle pladeaktuatorer, hvis bevægelige elementer alene drives ved elektrostatisk kraft, og nyttige fremgangsmåder i forbindelse dermed
US8519538B2 (en) * 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP5871336B2 (ja) 2010-11-26 2016-03-01 オーディオ ピクセルズ エルティーディー．Ａｕｄｉｏ Ｐｉｘｅｌｓ Ｌｔｄ． アクチュエータアレイにおける個別のアドレス指定およびノイズ低減のための装置および方法
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
WO2013175477A1 (en) 2012-05-25 2013-11-28 Audio Pixels Ltd. A system, a method and a computer program product for controlling a set of actuator elements
EP2856769B1 (en) 2012-05-25 2018-07-04 Audio Pixels Ltd. A system, a method and a computer program product for controlling a group of actuator arrays for producing a physical effect
CN107533134B (zh) 2015-04-15 2021-04-27 音频像素有限公司 相机、音频声音系统、检测物体的位置的方法和系统
JP2021070313A (ja) 2019-10-29 2021-05-06 パナソニックＩｐマネジメント株式会社 液体吐出ヘッドおよびインクジェット装置
US11446929B2 (en) * 2019-10-29 2022-09-20 Panasonic Intellectual Property Management Co., Ltd. Liquid discharging head and ink-jet apparatus
CN113793838B (zh) * 2021-11-15 2022-02-25 深圳市时代速信科技有限公司 半导体器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
JP3453803B2 (ja) * 1993-06-15 2003-10-06 株式会社日立製作所 電子回路基板の配線修正方法およびその装置
US6123876A (en) * 1995-04-04 2000-09-26 Canon Kabushiki Kaisha Metal-containing composition for forming electron-emitting device
US6123863A (en) * 1995-12-22 2000-09-26 Canon Kabushiki Kaisha Process for producing liquid-jet recording head, liquid-jet recording head produced thereby, and recording apparatus equipped with recording head
EP0851458A1 (en) * 1996-12-26 1998-07-01 Canon Kabushiki Kaisha A spacer and an image-forming apparatus, and a manufacturing method thereof
JP3634702B2 (ja) * 1999-02-25 2005-03-30 キヤノン株式会社 電子源基板及び画像形成装置
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736955B2 (en) 2003-02-05 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Manufacture method of display device by using droplet discharge method
US7510893B2 (en) 2003-02-05 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device using droplet emitting means
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
US8460857B2 (en) 2003-02-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for wiring
US8053174B2 (en) 2003-02-05 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for wiring
US7176069B2 (en) 2003-02-05 2007-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacture method of display device
US7189654B2 (en) 2003-02-05 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for wiring
US8569119B2 (en) 2003-02-06 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and display device
US7922819B2 (en) 2003-02-06 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor manufacturing device
US7858453B2 (en) 2003-02-06 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device utilizing solution ejector
US7625493B2 (en) 2003-02-06 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US6953748B2 (en) 2003-07-31 2005-10-11 Seiko Epson Corporation Method of manufacturing semiconductor device
US7795730B2 (en) 2003-10-02 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and method of manufacturing thereof, and thin film transistor and method of manufacturing thereof
JP2005129922A (ja) * 2003-10-02 2005-05-19 Semiconductor Energy Lab Co Ltd 配線基板の作製方法、薄膜トランジスタの作製方法、配線基板及び薄膜トランジスタ
JP4597627B2 (ja) * 2003-10-02 2010-12-15 株式会社半導体エネルギー研究所 配線基板の作製方法
US7399704B2 (en) 2003-10-02 2008-07-15 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device using liquid repellent film
US7655499B2 (en) 2004-01-29 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7510905B2 (en) 2004-01-29 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP2005353728A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 高周波デバイス
JP2006066412A (ja) * 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
JP2006140451A (ja) * 2004-10-15 2006-06-01 Seiko Epson Corp 薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器
JP4618087B2 (ja) * 2004-10-15 2011-01-26 セイコーエプソン株式会社 仕切部材の形成方法、カラーフィルター用仕切部材の形成方法
JP2015506049A (ja) * 2011-10-29 2015-02-26 シーマ ナノテック イスラエル リミテッド パターン付き基材上の導電性ネットワーク
JP2014154618A (ja) * 2013-02-06 2014-08-25 Seiko Epson Corp シリコン基板の加工方法、素子付き基板、及び、流路形成基板
KR20200040395A (ko) * 2018-10-10 2020-04-20 엠에스웨이 주식회사 플렉시블 양면 전도성기재에 비아홀을 가공하는 방법
KR102167943B1 (ko) 2018-10-10 2020-10-20 엠에스웨이 주식회사 플렉시블 양면 전도성기재에 비아홀을 가공하는 방법
WO2021193908A1 (ja) * 2020-03-26 2021-09-30 京セラ株式会社 構造体の製造方法、構造体および構造体を備える装置
JPWO2021193908A1 (ja) * 2020-03-26 2021-09-30
JP7312905B2 (ja) 2020-03-26 2023-07-21 京セラ株式会社 構造体の製造方法、構造体および構造体を備える装置

Also Published As

Publication number Publication date
US20020151171A1 (en) 2002-10-17
US6660545B2 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
JP2002359347A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100425391B1 (ko) 반도체 장치 및 그 제조 방법, 회로기판 및 전자기기
KR100447830B1 (ko) 반도체 장치 및 그 제조방법, 적층형 반도체 장치, 회로기판 및 전자기기
TWI239629B (en) Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
KR100419465B1 (ko) 반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
JP2004297019A (ja) 半導体装置、回路基板及び電子機器
JP4055015B2 (ja) 半導体装置の製造方法
JP2006261323A (ja) 半導体装置及びその製造方法
JP3951944B2 (ja) 半導体装置の製造方法
JP2004281793A (ja) 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2003273107A (ja) 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005174990A (ja) 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2006351922A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109