JP2003249743A - 配線基板及びその製造方法、半導体装置並びに電子機器 - Google Patents
配線基板及びその製造方法、半導体装置並びに電子機器Info
- Publication number
- JP2003249743A JP2003249743A JP2002049512A JP2002049512A JP2003249743A JP 2003249743 A JP2003249743 A JP 2003249743A JP 2002049512 A JP2002049512 A JP 2002049512A JP 2002049512 A JP2002049512 A JP 2002049512A JP 2003249743 A JP2003249743 A JP 2003249743A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductor pattern
- protective film
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000004020 conductor Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims description 58
- 238000007747 plating Methods 0.000 claims description 53
- 238000004080 punching Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 導体パターンの露出を制限し、配線基板の信
頼性を向上させることにある。 【解決手段】 配線基板の製造方法は、基板10に支持
された導体パターン20のうち、基板10上の保護膜3
0によって覆われた部分の一部を、基板10及び保護膜
30と同時に打ち抜くことによって、貫通穴40を形成
する。導体パターン20は、保護膜30によって覆われ
てなるメッキリード26を含み、貫通穴40の形成工程
で、メッキリード26の一部を打ち抜く。
頼性を向上させることにある。 【解決手段】 配線基板の製造方法は、基板10に支持
された導体パターン20のうち、基板10上の保護膜3
0によって覆われた部分の一部を、基板10及び保護膜
30と同時に打ち抜くことによって、貫通穴40を形成
する。導体パターン20は、保護膜30によって覆われ
てなるメッキリード26を含み、貫通穴40の形成工程
で、メッキリード26の一部を打ち抜く。
Description
【0001】
【発明の属する技術分野】本発明は、配線基板及びその
製造方法、半導体装置並びに電子機器に関する。
製造方法、半導体装置並びに電子機器に関する。
【0002】
【発明の背景】半導体チップをテープに実装するCOF
(Chip On Film)実装が知られている。テープには配線
パターンが形成されるとともに、配線パターンを覆う保
護膜(例えばソルダレジスト)が形成される。保護膜
は、配線パターンの複数の端子を露出させて形成され、
端子には電気メッキによる金属皮膜が形成される。テー
プには、電気メッキを施すために、配線パターンの各リ
ードを電気的に接続するメッキリードが形成されてい
る。メッキリードは、メッキ工程終了後に、テープの一
部を打ち抜くことによって切断される。従来、メッキリ
ードの切断工程は、予め保護膜に開口部を形成してメッ
キリードを露出させ、開口部の内側でテープを打ち抜い
ていた。
(Chip On Film)実装が知られている。テープには配線
パターンが形成されるとともに、配線パターンを覆う保
護膜(例えばソルダレジスト)が形成される。保護膜
は、配線パターンの複数の端子を露出させて形成され、
端子には電気メッキによる金属皮膜が形成される。テー
プには、電気メッキを施すために、配線パターンの各リ
ードを電気的に接続するメッキリードが形成されてい
る。メッキリードは、メッキ工程終了後に、テープの一
部を打ち抜くことによって切断される。従来、メッキリ
ードの切断工程は、予め保護膜に開口部を形成してメッ
キリードを露出させ、開口部の内側でテープを打ち抜い
ていた。
【0003】しかしながら、これによれば、保護膜の開
口部とテープの穴とを別工程で形成するため、テープの
穴が保護膜の開口部の径よりも小さい場合に、保護膜の
開口部内にメッキリードが露出しやすかった。メッキリ
ードの露出部は、配線と電気的に接続されているので、
マイグレーションによる電流のリークが発生し、配線基
板の信頼性を損なうことがあった。
口部とテープの穴とを別工程で形成するため、テープの
穴が保護膜の開口部の径よりも小さい場合に、保護膜の
開口部内にメッキリードが露出しやすかった。メッキリ
ードの露出部は、配線と電気的に接続されているので、
マイグレーションによる電流のリークが発生し、配線基
板の信頼性を損なうことがあった。
【0004】本発明は、上述した課題を解決するための
ものであり、その目的は、導体パターンの露出を制限
し、配線基板の信頼性を向上させることにある。
ものであり、その目的は、導体パターンの露出を制限
し、配線基板の信頼性を向上させることにある。
【0005】
【課題を解決するための手段】(1)本発明に係る配線
基板の製造方法は、基板に支持された導体パターンのう
ち、前記基板上の保護膜によって覆われた部分の一部
を、前記基板及び前記保護膜と同時に打ち抜くことによ
って、貫通穴を形成する。
基板の製造方法は、基板に支持された導体パターンのう
ち、前記基板上の保護膜によって覆われた部分の一部
を、前記基板及び前記保護膜と同時に打ち抜くことによ
って、貫通穴を形成する。
【0006】本発明によれば、導体パターンの一部を、
基板及び保護膜と同時に打ち抜くことによって、配線基
板に貫通穴を形成する。そのため、貫通穴の軸方向にお
いて、保護膜、導体パターン及び基板の各部分の開口径
を、同じ大きさにすることができる。すなわち、配線基
板の平面視において、貫通穴の内側での導体パターンの
露出を防止することができる。したがって、配線基板の
信頼性を向上させることができる。
基板及び保護膜と同時に打ち抜くことによって、配線基
板に貫通穴を形成する。そのため、貫通穴の軸方向にお
いて、保護膜、導体パターン及び基板の各部分の開口径
を、同じ大きさにすることができる。すなわち、配線基
板の平面視において、貫通穴の内側での導体パターンの
露出を防止することができる。したがって、配線基板の
信頼性を向上させることができる。
【0007】(2)この配線基板の製造方法において、
前記導体パターンは、前記保護膜によって覆われてなる
メッキリードを含み、前記貫通穴の形成工程で、前記メ
ッキリードの一部を打ち抜いてもよい。
前記導体パターンは、前記保護膜によって覆われてなる
メッキリードを含み、前記貫通穴の形成工程で、前記メ
ッキリードの一部を打ち抜いてもよい。
【0008】これによって、貫通穴内でメッキリードが
露出するのを防止することができる。
露出するのを防止することができる。
【0009】(3)この配線基板の製造方法において、
前記メッキリードは、2つ以上に分岐してなる分岐部を
有し、前記貫通穴の形成工程で、前記分岐部を打ち抜い
てもよい。
前記メッキリードは、2つ以上に分岐してなる分岐部を
有し、前記貫通穴の形成工程で、前記分岐部を打ち抜い
てもよい。
【0010】(4)この配線基板の製造方法において、
前記保護膜は、前記導体パターンを露出させる開口部を
有し、前記導体パターンは、前記開口部から露出してな
る端子を有し、前記貫通穴の形成工程前に、電気メッキ
を施すことによって、前記端子に金属皮膜を形成するこ
とをさらに含んでもよい。
前記保護膜は、前記導体パターンを露出させる開口部を
有し、前記導体パターンは、前記開口部から露出してな
る端子を有し、前記貫通穴の形成工程前に、電気メッキ
を施すことによって、前記端子に金属皮膜を形成するこ
とをさらに含んでもよい。
【0011】(5)この配線基板の製造方法において、
前記貫通穴の形成工程後に、洗浄することをさらに含ん
でもよい。
前記貫通穴の形成工程後に、洗浄することをさらに含ん
でもよい。
【0012】これによって、打ち抜かれた部分の切断く
ずを除去することができる。
ずを除去することができる。
【0013】(6)本発明に係る配線基板は、導体パタ
ーンと、前記導体パターンを支持する基板と、前記基板
上に設けられ、前記導体パターンを部分的に覆う保護膜
と、前記導体パターンにおける前記保護膜で覆われた部
分の一部が、前記基板及び前記保護膜と同時に打ち抜か
れて形成されてなる貫通穴と、を含む。
ーンと、前記導体パターンを支持する基板と、前記基板
上に設けられ、前記導体パターンを部分的に覆う保護膜
と、前記導体パターンにおける前記保護膜で覆われた部
分の一部が、前記基板及び前記保護膜と同時に打ち抜か
れて形成されてなる貫通穴と、を含む。
【0014】本発明によれば、貫通穴の軸方向におい
て、保護膜、導体パターン及び基板の各部分の開口径
が、同じ大きさになる。すなわち、配線基板の平面視に
おいて、貫通穴の内側での導体パターンの露出を防止す
ることができる。したがって、配線基板の信頼性を向上
させることができる。
て、保護膜、導体パターン及び基板の各部分の開口径
が、同じ大きさになる。すなわち、配線基板の平面視に
おいて、貫通穴の内側での導体パターンの露出を防止す
ることができる。したがって、配線基板の信頼性を向上
させることができる。
【0015】(7)この配線基板において、前記導体パ
ターンは、前記保護膜によって覆われてなるメッキリー
ドを含み、前記貫通穴は、前記メッキリードの一部が打
ち抜かれて形成されてもよい。
ターンは、前記保護膜によって覆われてなるメッキリー
ドを含み、前記貫通穴は、前記メッキリードの一部が打
ち抜かれて形成されてもよい。
【0016】これによって、貫通穴内でメッキリードが
露出するのを防止することができる。
露出するのを防止することができる。
【0017】(8)この配線基板において、前記メッキ
リードは、2つ以上の分岐してなる分岐部を有し、前記
貫通穴は、前記分岐部が打ち抜かれて形成されてもよ
い。
リードは、2つ以上の分岐してなる分岐部を有し、前記
貫通穴は、前記分岐部が打ち抜かれて形成されてもよ
い。
【0018】(9)この配線基板において、前記保護膜
には、前記導体パターンを露出させる開口部が形成さ
れ、前記導体パターンは、前記開口部から露出してなる
端子を有し、前記端子には、金属皮膜が形成されてもよ
い。
には、前記導体パターンを露出させる開口部が形成さ
れ、前記導体パターンは、前記開口部から露出してなる
端子を有し、前記端子には、金属皮膜が形成されてもよ
い。
【0019】(10)本発明に係る半導体装置は、上記
配線基板と、前記配線基板に実装されてなる半導体チッ
プと、を含む。
配線基板と、前記配線基板に実装されてなる半導体チッ
プと、を含む。
【0020】(11)本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【0021】この配線基板の製造方法において、前記基
板は、フレキシブル基板であってもよい。
板は、フレキシブル基板であってもよい。
【0022】この配線基板の製造方法において、前記保
護膜は、ソルダレジストであってもよい。
護膜は、ソルダレジストであってもよい。
【0023】この配線基板の製造方法において、前記保
護膜の材料は、ポリイミド樹脂であってもよい。
護膜の材料は、ポリイミド樹脂であってもよい。
【0024】ポリイミド樹脂は軟らかいので、貫通穴の
形成工程で保護膜が割れるのを防止することができる。
形成工程で保護膜が割れるのを防止することができる。
【0025】この配線基板において、前記基板は、フレ
キシブル基板であってもよい。
キシブル基板であってもよい。
【0026】この配線基板において、前記保護膜は、ソ
ルダレジストであってもよい。
ルダレジストであってもよい。
【0027】この配線基板において、前記保護膜の材料
は、ポリイミド樹脂であってもよい。
は、ポリイミド樹脂であってもよい。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【0029】図1(A)〜図4は、本実施の形態に係る
配線基板の製造方法を説明する図である。図1(A)
は、配線基板の部分拡大図であり、図1(B)は、図1
(A)のIB−IB線断面図である。同様に、図2
(A)は、配線基板の部分拡大図であり、図2(B)
は、図2(A)のIIB−IIB線断面図である。図3及び
図4は、本実施の形態の変形例に係る図である。
配線基板の製造方法を説明する図である。図1(A)
は、配線基板の部分拡大図であり、図1(B)は、図1
(A)のIB−IB線断面図である。同様に、図2
(A)は、配線基板の部分拡大図であり、図2(B)
は、図2(A)のIIB−IIB線断面図である。図3及び
図4は、本実施の形態の変形例に係る図である。
【0030】本実施の形態では、基板10を用意し、基
板10に導体パターン20及び保護膜30を形成する。
板10に導体パターン20及び保護膜30を形成する。
【0031】基板(ベース基板)10は、有機系(例え
ばエポキシ基板)、無機系(例えばセラミック基板、ガ
ラス基板)又はそれらの複合構造(例えばガラスエポキ
シ基板)からなるものであってもよく、材料は限定され
ない。図1(A)及び図1(B)に示す例では、基板1
0は、フレキシブル基板(例えばフィルム又はテープ)
である。フレキシブル基板として、例えば、ポリエステ
ル基板やポリイミド基板などが挙げられる。基板10
は、COF(Chip On Film)用基板やTAB(Tape Aut
omated Bonding)用基板であってもよい。
ばエポキシ基板)、無機系(例えばセラミック基板、ガ
ラス基板)又はそれらの複合構造(例えばガラスエポキ
シ基板)からなるものであってもよく、材料は限定され
ない。図1(A)及び図1(B)に示す例では、基板1
0は、フレキシブル基板(例えばフィルム又はテープ)
である。フレキシブル基板として、例えば、ポリエステ
ル基板やポリイミド基板などが挙げられる。基板10
は、COF(Chip On Film)用基板やTAB(Tape Aut
omated Bonding)用基板であってもよい。
【0032】基板10がフレキシブル基板である場合に
は、リール・トゥ・リール搬送の方式を適用して配線基
板を製造することが好ましい。その場合、基板10は長
尺状をなす。これによれば、製造工程を流れ作業で行え
るので、生産効率が向上し、製造コストを削減すること
ができる。
は、リール・トゥ・リール搬送の方式を適用して配線基
板を製造することが好ましい。その場合、基板10は長
尺状をなす。これによれば、製造工程を流れ作業で行え
るので、生産効率が向上し、製造コストを削減すること
ができる。
【0033】まず、基板10に導体パターン20を形成
する。基板10の面(例えば一方の面)に、導体パター
ン20の材料となる導電箔を設ける。導電箔は、接着材
料を介して基板10に貼り付けられて、3層基板を構成
してもよい。その場合、フォトリソグラフィを適用した
後にエッチングして導体パターン20を形成してもよ
い。あるいは、導電箔を、接着剤なしで基板10に形成
して2層基板を構成してもよい。例えば、スパッタリン
グ等によって導体パターン20を形成してもよいし、無
電解メッキで導体パターン20を形成するアディティブ
法を適用してもよい。
する。基板10の面(例えば一方の面)に、導体パター
ン20の材料となる導電箔を設ける。導電箔は、接着材
料を介して基板10に貼り付けられて、3層基板を構成
してもよい。その場合、フォトリソグラフィを適用した
後にエッチングして導体パターン20を形成してもよ
い。あるいは、導電箔を、接着剤なしで基板10に形成
して2層基板を構成してもよい。例えば、スパッタリン
グ等によって導体パターン20を形成してもよいし、無
電解メッキで導体パターン20を形成するアディティブ
法を適用してもよい。
【0034】導体パターン20は、単一層(例えば銅
層)で構成してもよく、複数層(例えば銅層及びニッケ
ル層など)で構成してもよい。導体パターン20とは、
独立して構成された複数のリードを指す。基板10に複
数の導体パターン20を形成してもよい。導体パターン
20は、基板10に支持される。
層)で構成してもよく、複数層(例えば銅層及びニッケ
ル層など)で構成してもよい。導体パターン20とは、
独立して構成された複数のリードを指す。基板10に複
数の導体パターン20を形成してもよい。導体パターン
20は、基板10に支持される。
【0035】図1(A)に示すように、導体パターン2
0は、配線パターン22(リード23を含む2点鎖線の
領域)と、メッキリード26(分岐部28を含む2点鎖
線の領域)と、を含む。配線パターン22は、配線基板
の完成品として、少なくとも2点の電気的な接続を図る
ための複数のリード23の集合体である。各リード23
は、2つ以上の端子(端子24を含む)を含む。端子2
4は、半導体チップ(図5参照)との電気的な接続を図
るものである。端子24は、保護膜30の開口部32に
よって露出している。端子24は、図1(A)に示す例
では表面実装用の端子であるが、挿入穴を有する挿入実
装用の端子であっても構わない。端子24は、図1
(A)に示すように、ランド(又はパッド)になってい
てもよい。ランドは、信号を供給するためのラインより
も大きい幅を有する。
0は、配線パターン22(リード23を含む2点鎖線の
領域)と、メッキリード26(分岐部28を含む2点鎖
線の領域)と、を含む。配線パターン22は、配線基板
の完成品として、少なくとも2点の電気的な接続を図る
ための複数のリード23の集合体である。各リード23
は、2つ以上の端子(端子24を含む)を含む。端子2
4は、半導体チップ(図5参照)との電気的な接続を図
るものである。端子24は、保護膜30の開口部32に
よって露出している。端子24は、図1(A)に示す例
では表面実装用の端子であるが、挿入穴を有する挿入実
装用の端子であっても構わない。端子24は、図1
(A)に示すように、ランド(又はパッド)になってい
てもよい。ランドは、信号を供給するためのラインより
も大きい幅を有する。
【0036】メッキリード26は、配線パターン22と
電気的に接続されている。こうすることで、配線パター
ン22(例えば端子24)に電気メッキを施すことがで
きる。図1(A)に示す例では、メッキリード26は、
全体が電気的に接続されている。
電気的に接続されている。こうすることで、配線パター
ン22(例えば端子24)に電気メッキを施すことがで
きる。図1(A)に示す例では、メッキリード26は、
全体が電気的に接続されている。
【0037】メッキリード26は、2つ以上に分岐して
なる分岐部28を有する。分岐部28とは、メッキリー
ド26のうち、1つのラインを複数のラインに分岐させ
る分岐点の部分を指す。図1(A)に示すように、1つ
の分岐部28から可能な限り多くのラインを分岐させる
ことが好ましい。こうすることで、メッキリード26の
分岐部28の個数を少なくして、メッキリード26の打
ち抜き部分の個数を少なくすることができる。したがっ
て、メッキリード26を打ち抜く手間を少なくすること
ができる。図1(A)に示す例では、分岐部28は、各
ラインよりも幅が大きくなっている。こうすることで、
分岐部28から複数のラインを同一方向に延長させるこ
とができる。
なる分岐部28を有する。分岐部28とは、メッキリー
ド26のうち、1つのラインを複数のラインに分岐させ
る分岐点の部分を指す。図1(A)に示すように、1つ
の分岐部28から可能な限り多くのラインを分岐させる
ことが好ましい。こうすることで、メッキリード26の
分岐部28の個数を少なくして、メッキリード26の打
ち抜き部分の個数を少なくすることができる。したがっ
て、メッキリード26を打ち抜く手間を少なくすること
ができる。図1(A)に示す例では、分岐部28は、各
ラインよりも幅が大きくなっている。こうすることで、
分岐部28から複数のラインを同一方向に延長させるこ
とができる。
【0038】メッキリード26は、図示しないメッキ電
極に電気的に接続されている。すなわち、導体パターン
20は、メッキ電極に電気的に接続されている。メッキ
電極は、例えば長尺状をなす基板10の両端部(完成品
としての配線基板の外形よりも外側の部分)に、その長
手方向に沿って形成されている。配線パターン22を、
メッキリード26によって、まとめてメッキ電極に接続
するので、配線パターン22の各リード23をメッキ電
極まで引き回さずに済む。したがって、導体パターン2
0の材料を無駄にせずに済むし、導体パターン20のパ
ターニング工程も簡単になる。
極に電気的に接続されている。すなわち、導体パターン
20は、メッキ電極に電気的に接続されている。メッキ
電極は、例えば長尺状をなす基板10の両端部(完成品
としての配線基板の外形よりも外側の部分)に、その長
手方向に沿って形成されている。配線パターン22を、
メッキリード26によって、まとめてメッキ電極に接続
するので、配線パターン22の各リード23をメッキ電
極まで引き回さずに済む。したがって、導体パターン2
0の材料を無駄にせずに済むし、導体パターン20のパ
ターニング工程も簡単になる。
【0039】次に、基板10に保護膜30を形成する。
保護膜30は、絶縁性を有する材料(樹脂など)で形成
する。例えば、保護膜30の材料は、ポリイミド樹脂で
あってもよい。ポリイミド樹脂は、例えばエポキシ樹脂
よりも軟らかいので、後述する貫通穴の形成工程で保護
膜30が割れるのを防止することができる。
保護膜30は、絶縁性を有する材料(樹脂など)で形成
する。例えば、保護膜30の材料は、ポリイミド樹脂で
あってもよい。ポリイミド樹脂は、例えばエポキシ樹脂
よりも軟らかいので、後述する貫通穴の形成工程で保護
膜30が割れるのを防止することができる。
【0040】図1(A)及び図1(B)に示すように、
保護膜30は、導体パターン20の一部を覆うように形
成する。詳しくは、保護膜30は、メッキリード26
と、配線パターン22の一部(端子24を除く部分)
と、を覆うように形成する。図1(A)に示すように、
保護膜30は、基板10における導体パターン20が形
成されない領域も覆ってもよい。なお、保護膜30は、
メッキ電極を避けて、その内側に設けられる。
保護膜30は、導体パターン20の一部を覆うように形
成する。詳しくは、保護膜30は、メッキリード26
と、配線パターン22の一部(端子24を除く部分)
と、を覆うように形成する。図1(A)に示すように、
保護膜30は、基板10における導体パターン20が形
成されない領域も覆ってもよい。なお、保護膜30は、
メッキ電極を避けて、その内側に設けられる。
【0041】保護膜30は、開口部32を有する。開口
部32は、配線パターン22の複数の端子24を露出さ
せる。図1(A)に示すように、1つの開口部32に複
数の端子24が露出してもよい。本実施の形態では、保
護膜30は、ロウ材を選択的に設けるためのソルダレジ
ストである。保護膜30は、最終製品(配線基板)とし
て残るので、所望の耐熱性などを有する材質を選択する
ことが好ましい。
部32は、配線パターン22の複数の端子24を露出さ
せる。図1(A)に示すように、1つの開口部32に複
数の端子24が露出してもよい。本実施の形態では、保
護膜30は、ロウ材を選択的に設けるためのソルダレジ
ストである。保護膜30は、最終製品(配線基板)とし
て残るので、所望の耐熱性などを有する材質を選択する
ことが好ましい。
【0042】なお、保護膜30のパターニング方法(開
口部32の形成方法)は、フォトリソグラフィ技術を適
用して形成してもよいし、印刷法又はインクジェット方
式などを適用してもよい。
口部32の形成方法)は、フォトリソグラフィ技術を適
用して形成してもよいし、印刷法又はインクジェット方
式などを適用してもよい。
【0043】次に、導体パターン20に電気メッキを施
す。これによって、複数の端子24に金属皮膜(図5参
照)を形成する。導体パターン20が形成された基板1
0をメッキ液に浸し、メッキ液中の電極(図示しない)
の電圧よりも低い電圧をメッキ電極に印加して、メッキ
液中の電極及び導体パターン20の間に電流を流す。導
体パターン20は、メッキ電極に電気的に接続され、か
つ、その全体が電気的に導通しているので、保護膜30
から露出した部分のみに金属皮膜を形成することができ
る。
す。これによって、複数の端子24に金属皮膜(図5参
照)を形成する。導体パターン20が形成された基板1
0をメッキ液に浸し、メッキ液中の電極(図示しない)
の電圧よりも低い電圧をメッキ電極に印加して、メッキ
液中の電極及び導体パターン20の間に電流を流す。導
体パターン20は、メッキ電極に電気的に接続され、か
つ、その全体が電気的に導通しているので、保護膜30
から露出した部分のみに金属皮膜を形成することができ
る。
【0044】図2(A)及び図2(B)に示すように、
貫通穴40を形成する。詳しくは、導体パターン20の
一部を、基板10及び保護膜30と同時に打ち抜くこと
によって貫通穴40を形成する。図示する例では、メッ
キリード26の分岐部28を打ち抜く。その場合、分岐
部28を含む領域を打ち抜いてもよいが、配線パターン
22の各端子24が電気的に独立した(電気的に導通し
ない)状態になればよく、打ち抜く領域及び形状は限定
されない。
貫通穴40を形成する。詳しくは、導体パターン20の
一部を、基板10及び保護膜30と同時に打ち抜くこと
によって貫通穴40を形成する。図示する例では、メッ
キリード26の分岐部28を打ち抜く。その場合、分岐
部28を含む領域を打ち抜いてもよいが、配線パターン
22の各端子24が電気的に独立した(電気的に導通し
ない)状態になればよく、打ち抜く領域及び形状は限定
されない。
【0045】貫通穴40の形成工程において、メッキリ
ード26とメッキ電極との接続部(図示しない)も打ち
抜いてもよい。メッキリード26とメッキ電極との接続
部は、保護膜30から露出している。これによれば、保
護膜30から露出する該接続部を打ち抜くとともに、保
護膜30で覆われたメッキリード26の一部も打ち抜く
ことができる。したがって、導体パターン20を、メッ
キ工程後に打ち抜くことを考慮して、無理に保護膜30
から露出する領域に引き回さずに済む。
ード26とメッキ電極との接続部(図示しない)も打ち
抜いてもよい。メッキリード26とメッキ電極との接続
部は、保護膜30から露出している。これによれば、保
護膜30から露出する該接続部を打ち抜くとともに、保
護膜30で覆われたメッキリード26の一部も打ち抜く
ことができる。したがって、導体パターン20を、メッ
キ工程後に打ち抜くことを考慮して、無理に保護膜30
から露出する領域に引き回さずに済む。
【0046】貫通穴の形成工程の変形例として、図3に
示すように、保護膜30によって覆われた1方向に延び
るメッキリード26の一部を、符号42の位置で打ち抜
いてもよい。こうすることで、メッキリード26の一方
の端部に接続される配線パターンの端子と、他方の端部
に接続される配線パターンの端子と、を電気的に独立さ
せることができる。
示すように、保護膜30によって覆われた1方向に延び
るメッキリード26の一部を、符号42の位置で打ち抜
いてもよい。こうすることで、メッキリード26の一方
の端部に接続される配線パターンの端子と、他方の端部
に接続される配線パターンの端子と、を電気的に独立さ
せることができる。
【0047】貫通穴の形成工程の他の変形例として、図
4に示すように、保護膜30によって覆われたメッキリ
ード26の分岐部29を、符号44の位置で打ち抜いて
もよい。分岐部29は、複数のラインが交差した大きさ
で構成されている。図4に示す例では、1つのライン
が、分岐部29を起点として、異なる方向に延びる2つ
のラインに分岐している。分岐部29を打ち抜くことに
よって、メッキリード26の各ラインに接続される配線
パターンの端子同士を、電気的に独立させることができ
る。
4に示すように、保護膜30によって覆われたメッキリ
ード26の分岐部29を、符号44の位置で打ち抜いて
もよい。分岐部29は、複数のラインが交差した大きさ
で構成されている。図4に示す例では、1つのライン
が、分岐部29を起点として、異なる方向に延びる2つ
のラインに分岐している。分岐部29を打ち抜くことに
よって、メッキリード26の各ラインに接続される配線
パターンの端子同士を、電気的に独立させることができ
る。
【0048】こうして、図2(A)及び図2(B)に示
すように、配線基板1が製造される。配線基板1には、
貫通穴40が形成されている。図2(B)に示すよう
に、貫通穴40は、保護膜30、導体パターン20及び
基板10を貫通している。貫通穴40は、開口の軸方向
に沿って、同一の大きさの開口径になるように形成され
ている。すなわち、図2(A)に示すように、配線基板
10の平面視において、貫通穴40の内側での導体パタ
ーン20の露出しないようになっている。貫通穴40の
形状は、限定されず、図2(A)に示すように長穴であ
ってもよいし、丸形状又は角形状の穴であってもよい。
なお、配線基板1は、製造方法の記載から選択したいず
れかの特定事項から導かれる構成を含む。
すように、配線基板1が製造される。配線基板1には、
貫通穴40が形成されている。図2(B)に示すよう
に、貫通穴40は、保護膜30、導体パターン20及び
基板10を貫通している。貫通穴40は、開口の軸方向
に沿って、同一の大きさの開口径になるように形成され
ている。すなわち、図2(A)に示すように、配線基板
10の平面視において、貫通穴40の内側での導体パタ
ーン20の露出しないようになっている。貫通穴40の
形状は、限定されず、図2(A)に示すように長穴であ
ってもよいし、丸形状又は角形状の穴であってもよい。
なお、配線基板1は、製造方法の記載から選択したいず
れかの特定事項から導かれる構成を含む。
【0049】なお、貫通穴40の形成工程後に、配線基
板1を洗浄することが好ましい。これによって、打ち抜
かれた部分の切断くずを除去することができる。
板1を洗浄することが好ましい。これによって、打ち抜
かれた部分の切断くずを除去することができる。
【0050】本実施の形態の配線基板の製造方法によれ
ば、導体パターン20の一部(詳しくはメッキリード2
6の一部)を、基板10及び保護膜30と同時に打ち抜
くことによって、配線基板1に貫通穴40を形成する。
そのため、貫通穴40の軸方向において、保護膜30、
導体パターン20及び基板10の各部分の開口径を、同
じ大きさにすることができる。すなわち、配線基板1の
平面視において、貫通穴40の内側での導体パターン2
0の露出を防止することができる。したがって、マイグ
レーションによる電流のリークの発生を防止して、配線
基板の信頼性を向上させることができる。
ば、導体パターン20の一部(詳しくはメッキリード2
6の一部)を、基板10及び保護膜30と同時に打ち抜
くことによって、配線基板1に貫通穴40を形成する。
そのため、貫通穴40の軸方向において、保護膜30、
導体パターン20及び基板10の各部分の開口径を、同
じ大きさにすることができる。すなわち、配線基板1の
平面視において、貫通穴40の内側での導体パターン2
0の露出を防止することができる。したがって、マイグ
レーションによる電流のリークの発生を防止して、配線
基板の信頼性を向上させることができる。
【0051】図5は、本実施の形態に係る半導体装置を
説明する図である。半導体装置3は、配線基板1と、配
線基板1に実装された半導体チップ50と、を含む。
説明する図である。半導体装置3は、配線基板1と、配
線基板1に実装された半導体チップ50と、を含む。
【0052】半導体チップ50には、集積回路が形成さ
れている。半導体チップ50は、パッド52を有し、パ
ッド52上にバンプ54が形成されている。半導体チッ
プ50は、配線基板1に表面実装してもよい。その場
合、半導体チップは、配線基板1にフェースダウン実装
される。また、配線基板1に他の電子素子(能動素子又
は受動素子)を実装してもよい。例えば、電子素子は、
抵抗、コンデンサ又は光素子などの周知の素子であって
もよい。
れている。半導体チップ50は、パッド52を有し、パ
ッド52上にバンプ54が形成されている。半導体チッ
プ50は、配線基板1に表面実装してもよい。その場
合、半導体チップは、配線基板1にフェースダウン実装
される。また、配線基板1に他の電子素子(能動素子又
は受動素子)を実装してもよい。例えば、電子素子は、
抵抗、コンデンサ又は光素子などの周知の素子であって
もよい。
【0053】図5に示す例では、バンプ54と端子24
とは、ロウ材60(例えばハンダ)によって電気的に接
続されている。バンプ54と端子24とは、その他の金
属接合(例えば金同士の圧着接合)や、絶縁樹脂の硬化
収縮を利用した接合や、異方性導電材料の導電フィラー
による接合などいずれの形態を適用してもよい。なお、
端子24には、上述の電気メッキが施されて金属皮膜2
5が形成されている。
とは、ロウ材60(例えばハンダ)によって電気的に接
続されている。バンプ54と端子24とは、その他の金
属接合(例えば金同士の圧着接合)や、絶縁樹脂の硬化
収縮を利用した接合や、異方性導電材料の導電フィラー
による接合などいずれの形態を適用してもよい。なお、
端子24には、上述の電気メッキが施されて金属皮膜2
5が形成されている。
【0054】電子素子50と配線基板1との間に樹脂6
2が設けられてもよい。樹脂62はアンダーフィル材と
呼んでもよい。樹脂62によって、バンプ54と端子2
4との電気的な接続部を封止することができる。
2が設けられてもよい。樹脂62はアンダーフィル材と
呼んでもよい。樹脂62によって、バンプ54と端子2
4との電気的な接続部を封止することができる。
【0055】本実施の形態の半導体装置の構成及び効果
は、既に記載した通りである。
は、既に記載した通りである。
【0056】本発明の実施の形態に係る半導体装置(又
は配線基板)を有する電子機器として、図6にはノート
型パーソナルコンピュータ100が示され、図7には携
帯電話200が示されている。
は配線基板)を有する電子機器として、図6にはノート
型パーソナルコンピュータ100が示され、図7には携
帯電話200が示されている。
【0057】本実施の形態に係る電子機器は、電気光学
装置(図示しない)を有してもよい。電気光学装置は、
表示パネル(例えばガラス基板)に半導体装置3が電気
的に接続されている。電気光学装置は、例えば、液晶装
置、プラズマディスプレイ装置、エレクトロルミネセン
スディスプレイ装置などであって、電気光学物質(液晶
・放電ガス・発光材料など)を有する。
装置(図示しない)を有してもよい。電気光学装置は、
表示パネル(例えばガラス基板)に半導体装置3が電気
的に接続されている。電気光学装置は、例えば、液晶装
置、プラズマディスプレイ装置、エレクトロルミネセン
スディスプレイ装置などであって、電気光学物質(液晶
・放電ガス・発光材料など)を有する。
【0058】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図1】図1(A)及び図1(B)は、本実施の形態に
係る配線基板の製造方法を説明する図である。
係る配線基板の製造方法を説明する図である。
【図2】図2(A)及び図2(B)は、本実施の形態に
係る配線基板の製造方法を示す図である。
係る配線基板の製造方法を示す図である。
【図3】図3は、本実施の形態の変形例に係る配線基板
の製造方法を示す図である。
の製造方法を示す図である。
【図4】図4は、本実施の形態の他の変形例に係る配線
基板の製造方法を示す図である。
基板の製造方法を示す図である。
【図5】図5は、本実施の形態に係る半導体装置を示す
図である。
図である。
【図6】図6は、本実施の形態に係る電子機器を示す図
である。
である。
【図7】図7は、本実施の形態に係る電子機器を示す図
である。
である。
1 配線基板
3 半導体装置
10 基板
20 導体パターン
24 端子
25 金属皮膜
26 メッキリード
28 分岐部
29 分岐部
30 保護膜
32 開口部
40 貫通穴
50 半導体チップ
Claims (11)
- 【請求項1】 基板に支持された導体パターンのうち、
前記基板上の保護膜によって覆われた部分の一部を、前
記基板及び前記保護膜と同時に打ち抜くことによって、
貫通穴を形成する配線基板の製造方法。 - 【請求項2】 請求項1記載の配線基板の製造方法にお
いて、 前記導体パターンは、前記保護膜によって覆われてなる
メッキリードを含み、 前記貫通穴の形成工程で、前記メッキリードの一部を打
ち抜く配線基板の製造方法。 - 【請求項3】 請求項2記載の配線基板の製造方法にお
いて、 前記メッキリードは、2つ以上に分岐してなる分岐部を
有し、 前記貫通穴の形成工程で、前記分岐部を打ち抜く配線基
板の製造方法。 - 【請求項4】 請求項1から請求項3のいずれかに記載
の配線基板の製造方法において、 前記保護膜は、前記導体パターンを露出させる開口部を
有し、 前記導体パターンは、前記開口部から露出してなる端子
を有し、 前記貫通穴の形成工程前に、電気メッキを施すことによ
って、前記端子に金属皮膜を形成することをさらに含む
配線基板の製造方法。 - 【請求項5】 請求項1から請求項4のいずれかに記載
の配線基板の製造方法において、 前記貫通穴の形成工程後に、洗浄することをさらに含む
配線基板の製造方法。 - 【請求項6】 導体パターンと、 前記導体パターンを支持する基板と、 前記基板上に設けられ、前記導体パターンを部分的に覆
う保護膜と、 前記導体パターンにおける前記保護膜で覆われた部分の
一部が、前記基板及び前記保護膜と同時に打ち抜かれて
形成されてなる貫通穴と、 を含む配線基板。 - 【請求項7】 請求項6記載の配線基板において、 前記導体パターンは、前記保護膜によって覆われてなる
メッキリードを含み、 前記貫通穴は、前記メッキリードの一部が打ち抜かれて
形成されてなる配線基板。 - 【請求項8】 請求項6又は請求項7に記載の配線基板
において、 前記メッキリードは、2つ以上の分岐してなる分岐部を
有し、 前記貫通穴は、前記分岐部が打ち抜かれて形成されてな
る配線基板。 - 【請求項9】 請求項6から請求項8のいずれかに記載
の配線基板において、 前記保護膜には、前記導体パターンを露出させる開口部
が形成され、 前記導体パターンは、前記開口部から露出してなる端子
を有し、 前記端子には、金属皮膜が形成されてなる配線基板。 - 【請求項10】 請求項6から請求項9のいずれかに記
載の配線基板と、前記配線基板に実装されてなる半導体
チップと、を含む半導体装置。 - 【請求項11】 請求項10記載の半導体装置を有する
電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002049512A JP2003249743A (ja) | 2002-02-26 | 2002-02-26 | 配線基板及びその製造方法、半導体装置並びに電子機器 |
US10/359,740 US20030159282A1 (en) | 2002-02-26 | 2003-02-05 | Wiring board and method of fabricating the same, semiconductor device, and electronic instrument |
KR1020030011997A KR100560825B1 (ko) | 2002-02-26 | 2003-02-26 | 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 |
CNB031064620A CN1317750C (zh) | 2002-02-26 | 2003-02-26 | 布线基板及其制造方法、半导体装置以及电子机器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002049512A JP2003249743A (ja) | 2002-02-26 | 2002-02-26 | 配線基板及びその製造方法、半導体装置並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003249743A true JP2003249743A (ja) | 2003-09-05 |
Family
ID=27750794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002049512A Withdrawn JP2003249743A (ja) | 2002-02-26 | 2002-02-26 | 配線基板及びその製造方法、半導体装置並びに電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030159282A1 (ja) |
JP (1) | JP2003249743A (ja) |
KR (1) | KR100560825B1 (ja) |
CN (1) | CN1317750C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317893A (ja) * | 2006-05-26 | 2007-12-06 | Sanyo Electric Co Ltd | フレキシブル基板モジュール |
JP2008091560A (ja) * | 2006-09-29 | 2008-04-17 | Kyocera Corp | 配線基板、多層配線基板及び電子装置、並びにこれらの製造方法 |
JP2019207952A (ja) * | 2018-05-29 | 2019-12-05 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5345023B2 (ja) * | 2009-08-28 | 2013-11-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
WO2018058844A1 (zh) * | 2016-09-27 | 2018-04-05 | 华为技术有限公司 | 一种投影方法和设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52124865A (en) * | 1976-04-13 | 1977-10-20 | Sharp Corp | Semiconductor device |
US4959119A (en) * | 1989-11-29 | 1990-09-25 | E. I. Du Pont De Nemours And Company | Method for forming through holes in a polyimide substrate |
US5250470A (en) * | 1989-12-22 | 1993-10-05 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device with corrosion resistant leads |
US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
US5467253A (en) * | 1994-06-30 | 1995-11-14 | Motorola, Inc. | Semiconductor chip package and method of forming |
JP2720865B2 (ja) * | 1996-01-22 | 1998-03-04 | 日立エーアイシー株式会社 | 多層印刷配線板およびその製造方法 |
JPH09260533A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 半導体装置及びその実装構造 |
US5990564A (en) * | 1997-05-30 | 1999-11-23 | Lucent Technologies Inc. | Flip chip packaging of memory chips |
JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3683434B2 (ja) * | 1999-04-16 | 2005-08-17 | 富士通株式会社 | 半導体装置 |
KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
JP2002359347A (ja) * | 2001-03-28 | 2002-12-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2002
- 2002-02-26 JP JP2002049512A patent/JP2003249743A/ja not_active Withdrawn
-
2003
- 2003-02-05 US US10/359,740 patent/US20030159282A1/en not_active Abandoned
- 2003-02-26 CN CNB031064620A patent/CN1317750C/zh not_active Expired - Fee Related
- 2003-02-26 KR KR1020030011997A patent/KR100560825B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317893A (ja) * | 2006-05-26 | 2007-12-06 | Sanyo Electric Co Ltd | フレキシブル基板モジュール |
JP2008091560A (ja) * | 2006-09-29 | 2008-04-17 | Kyocera Corp | 配線基板、多層配線基板及び電子装置、並びにこれらの製造方法 |
JP2019207952A (ja) * | 2018-05-29 | 2019-12-05 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
JP7088749B2 (ja) | 2018-05-29 | 2022-06-21 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
Also Published As
Publication number | Publication date |
---|---|
US20030159282A1 (en) | 2003-08-28 |
KR100560825B1 (ko) | 2006-03-13 |
CN1441470A (zh) | 2003-09-10 |
CN1317750C (zh) | 2007-05-23 |
KR20030070855A (ko) | 2003-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7028400B1 (en) | Integrated circuit substrate having laser-exposed terminals | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
WO1997023123A1 (en) | A ball grid array integrated circuit package that has vias located within the solder pads | |
KR20020083437A (ko) | 반도체 패키지 | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
US6256207B1 (en) | Chip-sized semiconductor device and process for making same | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
US6403895B1 (en) | Wiring substance and semiconductor | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
US9532468B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
KR100556277B1 (ko) | 배선 기판 및 그 제조 방법, 전자 부품 및 전자기기 | |
JP2004221404A (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
JP2002164658A (ja) | モジュール基板 | |
JP2005079129A (ja) | プラスチックパッケージ及びその製造方法 | |
JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
JP2000114412A (ja) | 回路基板の製造方法 | |
JP2001250842A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
JP2002026174A (ja) | 回路基板の製造方法 | |
JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
JP4396863B2 (ja) | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 | |
JP4400755B2 (ja) | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050824 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051021 |