JP2019207952A - 電子素子実装用基板、電子装置、および電子モジュール - Google Patents

Abstract

【課題】 電子素子を実装後に電気特性が低下することを低減させることが可能となる。【解決手段】 電子素子実装用基板１は、基板２を有する。基板２は、上面に複数の電極パッド３を有する。基板２の上面には、複数の電極パッド３のそれぞれと連続した複数の第１導体５ａを有する。基板２の上面に位置する複数の第１導体５ａは第１導体５ａのそれぞれと連続するとともに、複数の第１導体５ａの端部に跨って位置した溝部６を有する。基板２は上面において、溝部６にそれぞれが連続した複数の第２導体５ｂを有する。基板２は複数の第１導体５ａの上面に位置した第１コート４ａを有し、複数の第２導体５ｂの上面に位置する第２コート４ｂを有している。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等が実装される電子素子実装用基板、および電子装置に関するものである。

絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は複数の電子素子実装用基板が配列された多数個取り配線基板からなる場合があるが、このとき表面または裏面に露出したパッドにめっきを被着する工程の一つに電気めっき法を用いる構造が知られている。（特許文献１参照）。

特開平９−２６０５６５号

一般的に、電気めっき法を用いる場合、隣り合う複数の電子素子実装用基板同士をつなげる配線（めっき配線）を多数個取り基板の側面に露出させる場合がある。側面に露出した配線は、電子素子実装用基板の表面または裏面に露出した電極パッドと電気的に導通しているため、電子素子を実装後は電気特性の低下をきたす原因となる場合がある。そのため、配線を側面に露出させないように、電子素子実装用基板の表面で各電極パッドと電気的に接続した電気めっき導通用のめっき配線とを設け、電気めっき法でめっきを被着後にレーザー等でそのめっき配線と電極パッドとを絶縁する場合がある。しかしながら、近年、電子素子実装用基板はますます小型化しており、絶縁する領域と電極パッドとの距離が小さくなっている。そのため、例えば電子素子または電子部品を実装する工程において異方性導電性樹脂、半田、またはダストなどが絶縁領域に付着し、絶縁しためっき配線と再度電気的に接続してしまうおそれがある。これにより、電子素子を実装後に電気特性の低下が発生することが懸念されていた。

本発明の１つの態様に係る電子素子実装用基板は、基板と、前記基板の上面に位置した複数の電極パッドと、前記基板の上面に位置した、前記複数の電極パッドのそれぞれと連続した複数の第１導体と、前記基板の上面に位置した、前記複数の第１導体のそれぞれと連続するとともに、前記複数の第１導体の端部に跨って位置した溝部と、前記基板の上面に位置した、前記溝部にそれぞれが連続した複数の第２導体と、前記複数の第１導体の上面に位置した第１コートと、前記複数の第２導体の上面に位置した第２コートと、を備えている。

本発明の１つの態様に係る電子装置は、電子素子実装用基板と、実装領域に実装された電子素子電子素子とを備えていることを特徴としている。

本発明の１つの態様に係る電子モジュールは、電子装置と、電子装置の上に位置した筐体とを備えていることを特徴としている。

本発明の１つの態様に係る電子素子実装用基板は第1導体と第２導体との間に第１コー
トと第２コートを有していることで、電極パッドと連続する第１導体と第２導体との間に壁を設けることが可能となる。よって、電極パッドと連続する第１導体と第２導体との間に異方性導電性樹脂、半田、またはダストなどが溝部に付着し、溝部によって絶縁された第１導体と第２導体との間が電気的に接続してしまうことを低減させることが可能となる。よって電子素子を実装後に電気特性が低下することを低減させることが可能となる。また、本発明の１つの態様に係る電子装置および電子モジュールは、上述した電子素子実装用基板を備えていることによって、電気特性が低下することを低減させることが可能となる。

図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図２（ｂ）は図１（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 図３（ａ）は本発明の第１の実施形態に係る電子モジュールの外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３−Ｘ３線に対応する縦断面図である。 図４（ａ）および図４（ｂ）は本発明の第１の実施形態に係る電子素子実装用基板の要部Ａの拡大変形図である。 図５は本発明の第１の実施形態に係る電子素子実装用基板の要部Ａの拡大変形図である。 図６（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図６（ｂ）は図６（ａ）のＸ６−Ｘ６線に対応する縦断面図である。 図７（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図７（ｂ）は図７（ａ）のＸ７−Ｘ７線に対応する縦断面図である。 図８（ａ）は本発明の第２の実施形態に係る電子素子実装用基板の要部Ｂの拡大図であり、図８（ｂ）は図８（ａ）のＸ８−Ｘ８線に対応する断面図である。 図９（ａ）は本発明の第２の実施形態のその他の態様に係る電子素子実装用基板の要部Ｂの拡大図であり、図９（ｂ）は図９（ａ）のＸ９−Ｘ９線に対応する断面図である。 図１０（ａ）は本発明の第３の実施形態に係る電子素子実装用基板の要部Ｂの拡大図であり、図１０（ｂ）は図１０（ａ）のＸ１０−Ｘ１０線に対応する断面図である。 図１１（ａ）は本発明の第３の実施形態のその他の態様に係る電子素子実装用基板の要部Ｂの拡大図であり、図１１（ｂ）は図１１（ａ）のＸ１１−Ｘ１１線に対応する断面図である。 図１２（ａ）は本発明の第３の実施形態のその他の態様に係る電子素子実装用基板の要部Ｂの拡大図であり、図１２（ｂ）は図１２（ａ）のＸ１２−Ｘ１２線に対応する断面図である。

＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置およ
び電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。

（第１の実施形態）
図１〜図６を参照して本発明の第１の実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について説明する。なお、本実施形態では図１、図２および図６では電子装置２１を示しており、図２では電子装置２１において蓋体１２を省略した図を示している。図３では電子モジュール３１を示している。また、図４〜図５に電子素子実装用基板１の要部Ａの拡大断面図を示す。

電子素子実装用基板１は、基板２を有する。基板２は、上面に複数の電極パッド３を有する。基板２の上面には、複数の電極パッド３のそれぞれと連続した複数の第１導体５ａを有する。基板２の上面に位置する複数の第１導体５ａは第１導体５ａのそれぞれと連続するとともに、複数の第１導体５ａの端部に跨って位置した溝部６を有する。基板２は上面に溝部６のそれぞれと連続した複数の第２導体５ｂを有する。基板２は複数の第１導体５ａの上面に位置した第１コート４ａを有し、複数の第２導体５ｂの上面に位置する第２コート４ｂを有している。

基板２は、上面または下面に電子素子１０が実装される実装領域を含んでいてもよい。ここで、実装領域とは少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体１２が実装される領域、またはそれ以外等、適宜定めることが可能である。また、実装領域に実装される部品は電子素子１０に限らず、例えばコンデンサ等の電子部品であってもよく、電子素子１０または／および電子部品の個数は指定されない。

ここで、図１、図２および図６に示す例では、基板２は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他の構成であってもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。

基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。

基板２は、図１に示すように３層の絶縁層から形成されていてもよい。また、２層以下または４層以上の絶縁層から形成されていてもよい。絶縁層が２層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が４層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド３は段差部に設けられていてもよい。

電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ〜１０ｃｍである。平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。

電子素子実装用基板１の基板２は、電極パッド３を有する。ここで、電極パッド３は、
例えば電子素子１０または／および電子部品と電気的に接続されるパッドをさしている。また、基板２の上面には、複数の電極パッド３のそれぞれと連続した複数の第１導体５ａを有する。さらに、基板２は上面に後述する溝部６のそれぞれと連続した複数の第２導体５ｂを有する。

また、電子素子実装用基板１は基板２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。

さらに基板２には、電極パッド３、第１導体５ａ、第２導体５ｂまたは／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板２の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド３、第１導体５ａ、第２導体５ｂまたは／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。

電極パッド３、第１導体５ａ、第２導体５ｂ、外部回路接続用電極、電極、内部配線導体または／および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅からなっていてもよい。また、電極パッド３、第１導体５ａ、第２導体５ｂ、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。

電極パッド３、第１導体５ａ、第２導体５ｂ、外部回路接続用電極、電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

ここで、第１導体５ａは電極パッド３と電気的に接続している。また、第２導体５ｂは第１導体５ａとは後述する溝６を挟んで離れて位置している。

電子素子実装用基板１の基板２は第１導体５ａと第２導体５ｂとのそれぞれに連続した溝６を有している。溝６は例えば第１導体５ａまたは／および第２導体５ｂをレーザー等でカットした部分である。一般的に、電気めっき法を用いる場合、隣り合う複数の電子素子実装用基板同士をつなげる配線を側面に露出させる場合がある。側面に露出した配線は、電子素子実装用基板の表面または裏面に露出した電極パッドと電気的に導通しているため、電子素子を実装後は電気特性の低下をきたす原因となる場合がある。

これに対し、本実施形態では、電子素子実装用基板１の基板２は第１導体５ａと第２導体５ｂとのそれぞれに連続した溝６を有している。この溝は、基板２の表面で各電極パッド３と導通する第１導体５ａと、電気めっき導通用の第２導体５ｂとを設け、電気めっき法でめっきを被着後にレーザー等でその第１導体５ａと第２導体５ｂとを絶縁することが可能となる。これにより、電子素子実装用基板１は基板２の側面に配線を側面に露出する
こと、または側面に露出した配線と電極パッド３と導通している内部配線とが導通することを低減させることが可能となる。よって、電子装置２１において電子素子１０を実装後の電気特性が低下することを低減させることが可能となる。

ここで、溝６とは第１導体５ａおよび第２導体５ｂの間の領域であって、第１導体５ａおよび第２導体５ｂが基板２の表面に位置していない部分のことである。溝６は上面視で基板２の上面が露出していてもよいし、後述するように凹部形状となっていてもよい。

溝６は表面に金属体が被着していてもよい。なおこの時、金属体を介して第１導体５ａと第２導体５ｂとは接続していないことで本実施形態の効果を奏することが可能となる。溝６と連続する側の第１導体５ａの端部からの仮想延長線と、溝６と連続する側の第２導体５ｂの端部からの仮想延長線とは、上面視において、交差して（重なって）いてもよい。

電子素子実装用基板１の基板２は複数の第１導体５ａの上面に位置した第１コート４ａを有し、複数の第２導体５ｂの上面に位置する第２コート４ｂを有している。上述したように、電界めっきを被膜後にレーザー等で溝６を形成することで、電子装置２１において電子素子を実装後の電気特性が低下することを低減させることが可能となる。しかしながら、近年、電子素子実装用基板はますます小型化しており、絶縁する領域と電極パッドとの距離が小さくなっている。そのため、第１コート４ａおよび第２コート４ｂがないと、例えば電子素子または電子部品を実装する工程において異方性導電性樹脂、半田、またはダストなどが絶縁領域に付着し、絶縁した第２導体と再度電気的に接続してしまう場合があり、電子素子を実装後に電気特性の低下が発生することが懸念されていた。

これに対し、本実施形態では電子素子実装用基板１の基板２は複数の第１導体５ａの上面に位置した第１コート４ａを有し、複数の第２導体５ｂの上面に位置する第２コート４ｂを有している。この構造により、電極パッド３と連続する第１導体５ａと第２導体５ｂとの間の溝６の近傍に第１コート４ａと第２コート４ｂとで簡易的な壁を設けることが可能となる。よって、溝６に電子素子１０を実装する工程等で使用される異方性導電性樹脂、半田、またはダストなどが電極パッド３側から流れるまたはその他の要因で付着することを低減させることが可能となる。これにより、溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となる。その結果、電子素子１０を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

また、本実施形態では第２導体５ｂの上面に第２コート４ｂが位置している。電子装置は上面に後述する蓋体を用いる場合がある。このとき、蓋体は後述する蓋体接合材を用いて接合される場合がある。このとき、この蓋体接合材が溝に流れ込むまたは、蓋体接合材を塗布する工程で発生するダスト等が溝に付着することが起因して絶縁した第１導体と再度電気的に接続してしまう場合がある。これにより、電子素子を実装後に電気特性の低下が発生することが懸念されていた。

これに対し、本実施形態のように第２導体５ｂの上面にも第２コート４ｂを有することで、蓋体接合材１４またはそれを塗布するときに発生するダスト等が溝６に付着することを低減させることが可能となる。これにより、溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となる。その結果、蓋体１４を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

以上のことにより、基板２の側面に配線が露出することまたは露出した配線と電極パッ
ド３が電気的に接続することを低減させ、電気特性を向上させることが可能となるとともに、電気メッキによりめっき被膜を被着することが可能となる。

図１に示す例のように、溝６は第１導体５ａと第２導体５ｂとの間の１か所のみに設けられていてもよいが、例えば２か所以上設けられていてもよい。溝６が２か所以上設けられている時、第１コート５ａは電極パッド３の近傍に位置している必要があるが、第２コート５ｂは第１コート５ａと異なる場所であって第２導体５ｂの上面であればどこに位置していてもよい。

図１に示す例のように、複数の第１導体５ａが並んで配置されているとき、第１コート４ａは、複数の第１導体５ａの上面にまたがって位置していてもよい。複数の第１導体５ａの上面に第１コート４ａが跨って位置していることで、第１コート４ａを形成する工程を簡略化することが可能となる。また、各第１導体５ａにそれぞれ第１コート４ａが位置している場合、第１コート４ａを形成する工程において工程誤差などで、第１コート４ａの位置または大きさに誤差が生じ、第１導体５ａの上面全体に設けられない場合がある。この時、第１コート４ａが複数の第１導体５ａを跨っていることで、第１コート４ａを設ける工程で誤差が生じたとしても、第１コート４ａが第１導体５ａを覆えなくなることを低減させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。

図１に示す例のように、複数の第２導体５ｂが並んで配置されているとき、第２コート４ｂは、複数の第２導体５ｂの上面にまたがって位置していてもよい。複数の第２導体５ｂの上面に第２コート４ｂが跨って位置していることで、第２コート４ｂを形成する工程を簡略化することが可能となる。また、各第２導体５ｂにそれぞれ第２コート４ｂが位置している場合、第２コート４ｂを形成する工程において工程誤差などで、第２コート４ｂの位置または大きさに誤差が生じ、第２導体５ｂの上面全体に設けられない場合がある。この時、第２コート４ｂが複数の第２導体５ｂを跨っていることで、第２コート４ｂを設ける工程で誤差が生じたとしても、第２コート４ｂが第２導体５ｂを覆えなくなることを低減させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。

図１に示す例では、第２コート４ｂの外辺は基板２の外辺と上面視において重なって位置しているが、第２コート４ｂの外辺が基板２の外辺よりも上面視において内側に位置していてもよい。図１に示す例のように、電子素子実装用基板１の第２コート４ｂの外辺は基板２の外辺と上面視において重なって位置していことで、第２導体５ｂの露出部分を低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となるとともに、電気メッキで被着するめっき量を低減させることが可能となり、電子素子実装用基板１の低コスト化が可能となる。また、電子素子実装用基板１の第２コート４ｂの外辺が基板２の外辺よりも上面視において内側に位置していることで、第２コート４ｂを設ける工程において、第２コート４ｂが基板２の外辺から外側に突出または基板２の側面に垂れ込むことを低減させることが可能となる。よって、基板２の外寸が大きくなることを低減させることが可能となり、後述する筐体が設置できない、実装エリアに実装できない（入らない）という不具合を低減させることが可能となる。

第１コート４ａまたは／および第２コート４ｂを構成する材料として、例えば電気絶縁性セラミックスまたは樹脂が含まれる。第１コート４ａまたは／および第２コート４ｂを形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。

第１コート４ａまたは／および第２コート４ｂは、絶縁性のペーストからなる膜であってもよいし、絶縁層であってもよい。どちらの場合においても本発明の効果を奏することが可能となる。第１コート４ａまたは／および第２コート４ｂが絶縁性のペーストからなる絶縁膜であることで基板２の薄型化が可能となる。第１コート４ａまたは／および第２コート４ｂが絶縁層であることで、厚みを大きく設けることが可能となる。よって、溝６に電子素子１０を実装する工程等で使用される異方性導電性樹脂、半田、またはダストなどが電極パッド３側から流れるまたはその他の要因で付着することをより低減させることが可能となる。これにより、溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子１０を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

第１コート４ａまたは／および第２コート４ｂの材料は基板２と同一であってよい。同一であることで、電子素子１０、電子部品等を実装する工程または／および筐体を実装する工程等の加熱の工程において材料差による熱膨張係数の差を小さくすることが可能となる。よって、熱膨張の変化の差によるはがれまたはクラックを低減させることが可能となる。

基板２および第１コート４ａまたは／および第２コート４ｂを構成する材料が、電気絶縁性セラミックスであるとき、基板２と第１コート４ａまたは／および第２コート４ｂは焼結して一体化していてもよい。基板２と第１コート４ａまたは／および第２コート４ｂが焼結して一体化していることで、第１コート４ａまたは／および第２コート４ｂのはがれを低減させることが可能となる。よって、第１コート４ａまたは／および第２コート４ｂが剥がれることで溝６に異物が付着し、溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となる。よって、電子素子１０を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

第１導体５ａと第２導体５ｂとの間の溝６の大きさ（幅）は例えば０．０５ｍｍ以上であればよい。これにより、溝６をレーザー等で作製する場合の工程誤差が生じたとしても、第１導体５ａと第２導体５ｂとの絶縁性を確保することが可能となる。また、例えば、０．５ｍｍ以下であれば、より小型化させることができる。

第１導体５ａの端部と第１コート４ａの端部および第２導体５ｂの端部と第２コート４ｂの端部とは上面視で重なっていてもよいし（面一であってもよいし）、第１コート４ａまたは第２コート４ｂの端部が第１導体５ａの端部または第２導体５ｂの端部よりも内側または外側に位置していてもよい。第１導体５ａの端部と第１コート４ａの端部および第２導体５ｂの端部と第２コート４ｂの端部とは上面視で重なっている場合、溝６をレーザー等で作製するときに同時に第１導体５ａの端部と第１コート４ａの端部および第２導体５ｂの端部と第２コート４ｂを作製することが可能となる。よって、電子素子実装用基板１の工程負荷を低減させることが可能となる。第１導体５ａの端部と第１コート４ａの端部および第２導体５ｂの端部と第２コート４ｂの端部が上面視で第１導体５ａの端部または第２導体５ｂの端部よりも内側または外側に位置している。このことで、溝６をレーザー等で作製する場合において、レーザーが第１コート４ａまたは第２コート４ｂに接触することを低減させることが可能となる。よって、第１コート４ａまたは第２コート４ｂからダストが発生することを低減させることが可能となる。

電子素子実装用基板１の複数の第２導体５ｂの端部は、第２導体５ｂの他の箇所よりも
光沢度が小さくてもよい。この構造により、水分およびダスト等が発生し第２導体５ｂの端部に接触した場合においても腐食などが発生することを低減させることが可能となる。例えば、溝６を作成する工程においてレーザーを使用して溝６を作製するとき、レーザーにより、第２導体５ｂの端部は酸化し光沢度が小さくなる。これにより、第２導体５ｂの端部が保護される。よって、例えば電子素子１０を実装する工程において、水分などのダストが発生した場合において第２導体５ｂの端部に接触し腐食などが発生することを低減させることが可能となる。また、レーザー等が基板２と接触すると、ガラス成分が溶融し、第２導体５ｂの端部に付着することによっても、光沢度が小さくなる。この場合においても、ガラス成分が第２導体５ｂの端部を覆うことで光沢が薄くなる。これにより、第２導体５ｂの端部が保護される。よって、例えば電子素子１０を実装する工程において、水分などのダストが発生した場合において第２導体５ｂの端部に接触し腐食などが発生することを低減させることが可能となる。

図４および図５に電子素子実装用基板１の要部Ａの拡大図を示す。電子素子実装用基板１の第２導体５ｂは図１に示す例のように、例えば基板２の外辺まで伸びていてもよいし、図４に示す例のように複数の第２導体５ｂが１点で重なり、貫通導体等と基板２の内部配線を介して側面に露出していてもよい。このような場合においても、第１導体５ａと第２導体５ｂの上面に第１コート４ａと第２コート４ｂを有していることで、本実施形態の効果を奏することが可能となる。

一般的に、電子素子実装用基板１の露出した電極パッド３の表面に電気めっき法にてめっきを被着する場合、各電極パッド３と接続した導体に直接端子を触れさせて電流を流す方法と、複数の電子素子実装用基板１を縦横に配列し各基板２が電気的に接続した多数個取配線基板の状態で電流を流す方法と、がある。例えば多数個取配線基板状態で電気めっき法にてめっきを被着する場合、図１に示す例のように、第２導体５ｂが基板２の外辺まで伸びていることで隣り合う電子素子実装用基板１間で直接第２導体５ｂ同士を電気的に接続することができる。また、例えば多数個取配線基板状態で電気めっき法にてめっきを被着する場合、図４に示す例のように、複数の第２導体５ｂが１点で重なっていることで、基板２の側面を介して隣り合う電子素子実装用基板１間を電気的に接続することができる。この場合、第２導体５ｂの表面に露出している面積を低減させることが可能となるため、電気メッキで被着するめっき量を低減させることが可能となる。よって、電子素子実装用基板１の低コスト化が可能となる。また、第２導体５ｂが基板２の表面に露出する面積を低減させることが可能となるため、基板２を大型化することなく基板２の表面に実装する電子部品の数を増やすことが可能となる。よって電子装置２１の高機能化および小型化が可能となる。

図４（ａ）では、隣り合う２つの第２導体５ｂが１点で重なっており、図４（ｂ）では隣り合う３つの第２導体５ｂが１点で重なっている。このように、重ねる第２導体５ｂの数は適宜選択できる。電気めっき法は電流の大きさ（抵抗の大きさ）で被着するめっきの厚みが異なってくるため、めっき被膜の厚みに応じて、適宜重ねる第２導体５ｂの多さを調整してもよい。

図５に示す例では、複数の第２導体５ｂは第３導体５ｃと連続している。このような構造においても、第１導体５ａと第２導体５ｂの上面に第１コート４ａと第２コート４ｂを有していることで、本実施形態の効果を奏することが可能となる。また、面積の大きい第３導体５ｃに複数の第２導体５ｂが連続していることで、第２導体５ｂおよび溝６を形成する前の第１導体５ａおよび電極パッド３への電流を均一とすることが可能となる。よって、安定した厚みのメッキを被着することが可能となる。

電子素子実装用基板１が大きい第３導体５ｃを有するとき、第２コート４ｂ、第２導体
５ｂまたは／および第３導体５ｃの表表面を覆っていてもよい。この構造により、第３導体５ｃの表面に露出している面積を低減させることが可能となるため、電気メッキで被着するめっき量を低減させることが可能となる。よって、電子素子実装用基板１の低コスト化が可能となる。

第３導体５ｃが第１導体５ａまたは／および第２導体５ｂと同じ材料で構成されていてもよい。

＜電子装置の構成＞
図１〜図２、図６に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の上面または下面に実装された電子素子１０を備えている。

電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。

電子素子１０と電子素子実装用基板１とは例えばワイヤーボンディング、半田ボール、金バンプ等を含む電子素子接続材１３で電気的に接続されていてもよい。

電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は基板２の枠状部分の上面に蓋体１２を接続してもよいし、蓋体１２を支え、基板２の上面であって電子素子１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。

枠状体と基板２と、が同じ材料から成る場合、基板２は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設ける、ろう材等でそれぞれ接合してもよい。

また、基板２と枠状体とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。このときの蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。

蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。

蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなる、ろう材等がある。

電子装置２１が図１〜図２、図６に示すような電子素子実装用基板１を有することで、
電子素子１０の電気特性が低くなることを低減させることが可能となる。

また、図６に示す例では、電子装置２１は蓋体接合材１４が溝６を覆っている。このように蓋体接合材１４が溝６を覆っていることで、蓋体１２を接合する工程のあと、外部からの振動などによってダストが舞い上がったとしても溝６に付着することを低減させることが可能となる。よって、溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子１０を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

＜電子モジュールの構成＞
図３に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。

電子モジュール３１は筐体３２（レンズホルダー）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、レンズなどを上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。

なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。

電子モジュール３１が図３に示すような電子素子実装用基板１を有することで、電気特性が低くなることを低減させることが可能となる。

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。

（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）質焼結体である基板２を得る場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。

（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、第１導体５ａ、第２導体５ｂ、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。

また、基板２が樹脂から成る場合には、電極パッド３、第１導体５ａ、第２導体５ｂ、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。なおこの時、第１導体５ａと第２導体５ｂとは連続して作成することて後述する電気めっき法にて電極パッド３にメッキを被着することが可能となる。なおこの工程において第１コート４ａと第２コート４ｂを所定の部分に、絶縁ペーストを塗布することで作製することが可能となる。

（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が開口部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。また、この時、グリーンシートを第１コート４ａと第２コート４ｂの形に、金型、パンチング、またはレーザー等を用いて第１コート４ａと第２コート４ｂとなる絶縁層を作製していてもよい。

（４）次に基板２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。また、この時、先ほどの工程で作製しておいた第１コート４ａと第２コート４ｂとなる絶縁層を最上層のグリーンシートの上面に積層することで第１コート４ａと第２コート４ｂを設けてもよい。

（５）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。

（６）次に、多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前に、それぞれ電気めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させる。

（７）次に、第１導体５ａと第２導体５ｂとの間の溝６となる部分に例えばレーザー等を用いて溝６を作製する。この工程により、溝６が形成され、第１導体５ａと第２導体５ｂとを電気的に絶縁することが可能となる。溝６を形成する方法としては、例えばレーザーで削り取る方法、または薬剤にて溶融させる方法等が挙げられる。また、例えばミニターで溝６となる部分をカットする、スライシング法などで表面をカットする等の機械加工でも作成することが可能となる。

（８）次に、得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。

（９）次に、電子素子実装用基板１の上面または下面に電子素子１０を実装する。電子素子１０はワイヤボンディング等の電子素子接続材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。

以上（１）〜（９）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（９）の工程順番は指定されない。

（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１について、図７〜図９を参照しつつ説明する。なお、図７は本実施形態における電子素子実装用基板１および蓋体１２を省略した電子装置２１の形状を示している。図８および図９は図７の要部Ｂの拡大平面図およびその拡大断面図を示している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、断面視において基板２は溝６と重なる位置に凹みを有している点である。

図８に図７の要部Ｂの拡大変形図を示す。図８に示す例では、電子素子実装用基板１は、断面視において基板２が溝６と重なる位置の一部に凹みを有している。例えば、電極パッド、第１導体、および第２導体は１μｍ〜５０μｍの厚みが使用される場合がある。このとき、溝も同様の厚みになるが、溝の厚みが薄ければ薄いほど、例えば電子素子または電子部品を実装する工程において異方性導電性樹脂、半田、またはダストなどの量が多い場合においてそれらが溝に付着し、第１導体と第２導体とが導電しやすくなる場合があった。

これに対して、本実施形態では断面視において基板２が溝６と重なる位置の一部に凹みを有している。このことで、例えば第１コート４ａまたは／および第２コート４ｂを超えて異方性導電性樹脂、半田、またはダストなどが溝６に付着したとしても、基板２に凹み部があることでその凹み部でトラップすることが可能となる。よって溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子１０を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

基板２が複数の電気絶縁性セラミックスからなるとき凹み部の深さは複数の絶縁層のうち最上層の１層分以上あってもよい。また、断面視において最上層の途中まで設けられていてもよい。

図８に示す例では、溝６の外縁は基板２の凹み部の外縁よりも外側に位置している。言い換えると、基板２の凹み部の幅よりも第１導体５ａと第２導体５ｂの間の距離が大きい。これにより、凹み部にトラップされた異方性導電性樹脂、半田、またはダスト等が起因して、第１導体５ａと第２導体とが導通することを低減させることが可能となる。

図８に示す電子素子実装用基板１を作製する方法として、例えば第１の実施形態の製造方法に加えて、基板２となるセラミックグリーンシートに金型での押圧方法等がある。押圧などで基板２の凹み部となる位置に凹み部をあらかじめ設けておくことで作製することが可能となる。

図９に示す例では、溝６と基板２の凹み部の外縁は上面視において重なって位置している。この場合、溝６をレーザー等で作製するときに同時に基板２の凹み部を作製することが可能となる。よって、工程負荷を低減させることが可能となる。また、溝６と同時に基板２の凹み部を作製することで、溝６の位置と基板２の凹み部の位置の工程誤差を低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。

図９に示す電子素子実装用基板１を作製する方法として、例えば第１の実施形態の製造方法に加えて、第１導体５ａおよび第２導体５ｂをレーザー等で削る工程においてその出力を上げて、レーザー等で基板２を削ることで作製することが可能となる。また、例えばミニターで溝６となる部分をカットする、スライシング法などで表面をカットする等の機械加工でも溝６と基板２の凹み部作成することが可能となる。

（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１について、図１０〜図１２を参照しつつ説明する。なお、図１０〜図１２は図７の要部Ｂの変形した拡大平面図およびその変形した拡大断面図を示している。本実施形態における電子素子実装用基板１において、第２の実施形態の電子素子実装用基板１と異なる点は、断面視において溝６と基板２の凹み部は傾斜を有している点である。

図１０〜図１２に示す例では、溝部の端部には、傾斜面を有している。このことにより、例えば第１コート４ａまたは／および第２コート４ｂを超えて異方性導電性樹脂、半田、またはダストなどが溝６に付着したとしても、基板２に凹み部があることでその凹み部でトラップすることが可能となる。また、溝６および第１導体５ａ第２導体５ｂおよび基板２の凹み部がそれぞれと連続した傾斜を有している。よって、異方性導電性樹脂、半田、またはダストが溝６にとどまらず基板２の凹み部まで到達しやすくなる。よって溝６で電気的に絶縁された第１導体５ａと第２導体５ｂとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子１０を実装後に、電子装置２１の電気特性が低下することを低減させることが可能となる。

図１０に示す例では、溝６、第１導体５ａ、第１コート４ａ、第２導体５ｂ、第２コート４ｂおよび基板２の凹み部がそれぞれと連続した傾斜を有している。図１１に示す例では、溝６、第１導体５ａ、第２導体５ｂおよび基板２の凹み部がそれぞれと連続した傾斜を有している。図１２に示す例では、基板２に設けられた溝６のみ傾斜を有している。これら図１０〜図１２のいずれの場合にも、本実施形態と同様の効果を奏することが可能となる。また、傾斜は大きければ大きいほど、言い換えると図１０または図１１に示す例のような形状であることで、本発明の効果をより向上させることが可能となる。また、図１２に示す例のように、傾斜を有するのが基板２の凹み部だけであるとき、傾斜を作製する過程で第１導体５ａ、第１コート４ａ、第２導体５ｂおよび第２コート４ｂに係る応力を低減させることが可能となる。よって、第１導体５ａ、第１コート４ａ、第２導体５ｂおよび第２コート４ｂがはがれることを低減させることが可能となる。

図１０〜図１２に示す電子素子実装用基板１を作製する方法として、例えば第１の実施形態の製造方法に加えて、レーザーで削るまたは金型で押圧することで作製することができる。例えば、図１０または図１１に示す電子素子実装用基板１を作製する場合は、レーザーを用いて溝６を作成する工程において、側面が傾斜となるよう削ることで作製するこ
とができる。図１２示す電子素子実装用基板１を作製する方法としては例えば、基板２となるセラミックグリーンシートを準備する工程または積層する工程において、金型等で押圧し、またはレーザー等で削ることで基板２に位置する凹み部の傾斜を作成することが可能となる。その前後で第１導体５ａ等を作成することで図１２に示す電子素子実装用基板１を作製することが可能となる。

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。また、コートの厚さ、幅は一定でなくてもよく、直線状でなくてもよい。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。

１・・・・電子素子実装用基板
２・・・・基板
３・・・・電極パッド
４ａ・・・第１コート
４ｂ・・・第２コート
５ａ・・・第１導体
５ｂ・・・第２導体
５ｃ・・・第３導体
６・・・・溝
１０・・・電子素子
１２・・・蓋体
１３・・・電子素子接合材
１４・・・蓋体接合材
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体

Claims (7)

1. 基板と、
   前記基板の上面に位置した複数の電極パッドと、
   前記基板の上面に位置した、前記複数の電極パッドのそれぞれと連続した複数の第１導体と、
   前記基板の上面に位置した、前記複数の第１導体のそれぞれと連続するとともに、前記複数の第１導体の端部に跨って位置した溝部と、
   前記基板の上面に位置した、前記溝部にそれぞれが連続した複数の第２導体と、
   前記複数の第１導体の上面に位置した第１コートと、
   前記複数の第２導体の上面に位置した第２コートと、を備えたことを特徴とする電子素子実装用基板。
2. 前記第１コートは、前記複数の第１導体の上面および前記基板の上面に跨って位置していることを特徴とする請求項１に記載の電子素子実装用基板。
3. 前記第２コートは、前記複数の第２導体の上面に跨って位置していることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
4. 前記溝部の端部に、傾斜面を有していることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
5. 前記複数の第２導体の端部は、前記第２導体の他の箇所よりも光沢度が小さいことを特徴とする請求項１〜４のいずれか１つに記載の電子素子実装用基板。
6. 請求項１〜５のいずれか１つに記載の電子素子実装用基板と、
   前記電子素子実装用基板の上面に実装され、前記複数の電極パッドと電気的に接続された電子素子とを備えたことを特徴とする電子装置。
7. 請求項６に記載の電子装置と、
   前記電子装置の上面に位置した筐体とを備えたことを特徴とする電子モジュール。

Images