JP7163409B2 - 電子素子実装用基板、および電子装置 - Google Patents

電子素子実装用基板、および電子装置 Download PDF

Info

Publication number
JP7163409B2
JP7163409B2 JP2020557780A JP2020557780A JP7163409B2 JP 7163409 B2 JP7163409 B2 JP 7163409B2 JP 2020557780 A JP2020557780 A JP 2020557780A JP 2020557780 A JP2020557780 A JP 2020557780A JP 7163409 B2 JP7163409 B2 JP 7163409B2
Authority
JP
Japan
Prior art keywords
frame
substrate
flow path
electronic device
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020557780A
Other languages
English (en)
Other versions
JPWO2020111125A1 (ja
Inventor
健一 浦
まどか 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020111125A1 publication Critical patent/JPWO2020111125A1/ja
Application granted granted Critical
Publication of JP7163409B2 publication Critical patent/JP7163409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、電子素子等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
絶縁層と配線層を含み、凹部を有する基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は凹部から外部へ連通する流路を含む構造が知られている。（特開２００７－１２８９８７号公報参照）。
電子素子実装用基板は、その凹部に電子素子が実装され蓋体などで封止された電子装置を作製した後、電子装置内部の空気を例えば窒素等の適宜選択した基体に入れ替えるために流路からエアーの注入／排出を行う場合がある。近年、電子素子の端子はファイン化が進んでおり、電子素子と電子素子実装用基板とを電気的に接合するワイヤの径も小さくなっている。そのため、電子装置の流路を用いてエアーの注入／排出をする工程においてエアーの勢いでワイヤが撓み、隣接するワイヤ間のショートが発生する懸念があった。また、エアーの注入／排出の工程におけるエアーの圧力により、ワイヤと電子素子実装用基板の電極パッドとの接合強度の劣化が懸念されていた。
また、流路はエアーの注入／排出をする場合の他に、電子装置を作成時において蓋体などを接合する工程において電子装置内部に水蒸気等がたまらないように排出だけを行う（エアーの注入排出を意図的に行わない）場合もある。この工程において、エアーを意図的に排出しないため、例えば流路内壁の高さ位置が電極の高さ位置と同一またはその近傍にあるとダスト等が流路から入った場合において、ダストが電極近傍に位置したまま、次の工程を迎えてしまう。その後、電子装置を外部機器に搭載した後、電子装置に外部から振動などが加わった場合、その電極近傍に位置したダストが移動し電極間をショートさせ動作不良を起こすことが懸念されていた。
本開示の１つの態様に係る電子素子実装用基板は、第１上面に電子素子が実装される実装領域を有する基板と、前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、前記枠体の内壁から外部に向かって貫通した流路と、前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を備え、前記流路は、前記電極パッドよりも上方または下方に位置している。
本開示の１つの態様に係る電子装置は、第１上面に電子素子が実装される実装領域を有する基板と、前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を有する電子素子実装用基板と、前記実装領域に実装され、前記電極パッドと接続導体を介して電気的に接続された電子素子と、を備えており、前記電子素子実装用基板は、側面視において、前記接続導体と重ならない内壁から、外部へと貫通した流路を有している。
図１（ａ）は本開示の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１－Ｘ１線に対応する縦断面図である。 図２（ａ）は本開示の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２－Ｘ２線に対応する縦断面図である。 図３（ａ）は本開示の第２の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３－Ｘ３線に対応する縦断面図である。 図４（ａ）は本開示の第３の実施形態の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図４（ｂ）は図４（ａ）のＸ４－Ｘ４線に対応する縦断面図である。 図５は本開示の第４の実施形態の態様に係る電子素子実装用基板および電子装置の外観を示す上面図である。 図６（ａ）および（ｂ）は本開示の第４の実施形態のその他の態様に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図である。 図７（ａ）は本開示の第４の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図７（ｂ）は図７（ａ）のＸ７－Ｘ７線に対応する縦断面図である。 図８（ａ）は本開示の第４の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図８（ｂ）は図８（ａ）のＸ８－Ｘ８線に対応する縦断面図である。 図９（ａ）は本開示の第４の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図９（ｂ）は図９（ａ）のＸ９－Ｘ９線に対応する縦断面図である。 図１０（ａ）は本開示の第５の実施形態の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１０（ｂ）は図１０（ａ）のＸ１０－Ｘ１０線に対応する縦断面図である。 図１１（ａ）は本開示の第５の実施形態の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１１（ｂ）は図１１（ａ）のＸ１１－Ｘ１１線に対応する縦断面図である。 図１２（ａ）は本開示の第６の実施形態の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１２（ｂ）は図１２（ａ）のＸ１２－Ｘ１２線に対応する縦断面図である。 図１３（ａ）は本開示の第６の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１３（ｂ）は図１３（ａ）のＸ１３－Ｘ１３線に対応する縦断面図である。 図１４（ａ）および（ｂ）は本開示の第６の実施形態のその他の態様に係る電子素子実装用基板を示す上面図である。 図１５（ａ）および（ｂ）は本開示の第６の実施形態のその他の態様に係る電子素子実装用基板を示す上面図である。 図１６は本開示の第７の実施形態の態様に係る電子素子実装用基板を示す上面図である。
＜電子素子実装用基板および電子装置の構成＞
以下、本開示のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。電子素子は、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等のことを指す。
（第１の実施形態）
図１を参照して本開示の第１の実施形態に係る電子素子実装用基板１、並びにそれを備えた電子装置２０について説明する。なお、本実施形態では図１では電子装置２０を示している。
電子素子実装用基板１は、第１上面２０ａに電子素子１０が実装される実装領域４を有する基板２ａを有する。基板２ａの第１上面２１に、実装領域４を囲んで位置した枠体２ｄを有する。電子素子実装用基板１は、枠体２ｄの内壁から、外部に向かって貫通した流路６を有している。基板２ａの第１上面２０ａまたは枠体の内表面に位置した電極パッド３を有する。流路６は、電極パッド３よりも上方または下方に位置している。なお、枠体２ｄは、第１枠体２ｂと第２枠体２ｃを有していてもよい、枠体２ｄの内壁は段差を有していてもよく、その段差を境界として、第１枠体２ｂと第２枠体２ｃとすることができる。段差とは、第１枠体２ｂは、第２枠体２ｃよりも内側に突出しており、その第１枠体２ｂの上面である第２上面２２に電極パッド３が位置していてもよい。
ここで、実装領域４とは少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体が実装される領域、またはそれ以上等、適宜定めることが可能である。また、実装領域４に実装される部品は電子素子１０に限らず、例えば電子部品であってもよく、電子素子１０または／および電子部品の個数は指定されない。
以下、基板２ａ、第１枠体２ｂおよび第２枠体２ｃを合わせたものを基体２と称する。
図１に示す例では、基板２ａ、枠体２ｄ（第１枠体２ｂおよび第２枠体２ｃ）からなる基体２は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、１層のみの構成等であってもよい。基体２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
基体２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
基体２は、図１に示すように７層の絶縁層から形成されていてもよいし、６層以下または８層以上の絶縁層から形成されていてもよい。絶縁層が６層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が８層以上の場合には、電子素子実装用基板１の剛性を高めることができる。
電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ～１０ｃｍであり、平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。
電子素子実装用基板１は、枠体２ｄ（第１枠体２ｂの第２上面２２または第２枠体２ｃ）の内表面に位置した電極パッド３を有する。ここで、電極パッド３は、例えば電子素子１０と電気的に接続されるパッドを指している。
また、電子素子実装用基板１の基体２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基体２と外部回路基板、あるいは電子装置２０と外部回路基板とを電気的に接続していてもよい。
さらに基体２の上面または下面には、電極パッド３または／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基体２の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド３または／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅（Ｃｕ）のみからなっていてもよい。また、電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。
電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド３と電子素子１０と、をワイヤ等の接続導体１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ～１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ～３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
電子素子実装用基板１の第１枠体２ｂは、基板２ａと第１枠体２ｂとの間に、第１枠体の内壁から、外部に向かって貫通した流路６を有している。
電子素子実装用基板は、その凹部に電子素子が実装され蓋体などで封止された電子装置を作製した後、電子装置内部の空気を例えば窒素等の適宜選択した基体に入れ替えるために流路からエアーの注入／排出を行う場合がある。近年、電子素子の端子はファイン化が進んでおり、電子素子と電子素子実装用基板とを電気的に接合するワイヤの径も小さくなっている。そのため、電子装置の流路を用いてエアーの注入／排出をする工程においてエアーの勢いでワイヤが撓み、隣接するワイヤ間のショートが発生する懸念があった。また、エアーの注入／排出の工程におけるエアーの圧力により、ワイヤと電子素子実装用基板の電極パッドとの接合強度の劣化が懸念されていた。
これに対し、本実施形態では電子素子実装用基板１は基板２ａと第１枠体２ｂとの間であって、第１枠体２ｂの内壁から、外部に向かって貫通した流路６を有している。言い換えると、流路６の開口部の一端は断面視において電極パッド３よりも下方に位置している。これにより、流路６を用いてエアーの注入／排出をする工程において、エアーが直接ワイヤ１３に当たることを低減させることが可能となる。よって、エアーの勢いでワイヤ１３が撓み、隣接するワイヤ間のショートが発生することを低減させることが可能となる。よって、電子装置２０の歩留まり低下を低減させることが可能となる。
また、流路はエアーの注入／排出をする場合の他に、電子装置を作製時において蓋体などを接合する工程において電子装置内部に水蒸気等がたまらないように排出だけを行う（エアーの注入排出を意図的に行わない）場合もある。この工程において、エアーを意図的に排出しないため、例えば流路が電極と同一またはその近傍にあるとダスト等が流路から入った場合において、ダストが電極近傍に位置したまま、次の工程を迎えてしまう。その後、電子装置を外部機器に搭載した後、電子装置に外部から振動などが加わった場合、その電極近傍に位置したダストが移動し電極間をショートさせ動作不良を起こすことが懸念されていた。
これに対し、本実施形態では流路６の開口部の一端は断面視において電極パッド３よりも下方に位置していることで、流路６から入ったダストが電極パッド３近傍に付着し難くなる。よって、電子装置２０が外部から振動が加わった場合でも、ダストが複数の電極パッド３の間に付着し複数の電極パッド３間のショートを発生させることを低減させることが可能となる。よって、電子装置２０の誤作動を低減させることが可能となる。
電子素子実装用基板１は、電極パッド３は第２枠体２ｃよりも内側に位置しており、実装領域４は電極パッド３よりも内側に位置している。言い換えると、電子素子実装用基板１は電極パッド３と実装領域４に実装される電子素子１０とは上面視で重なっておらず、さらに、電極パッド３は第１枠体２ｂの第２上面２２に位置している。これにより、電極パッド３の下方であって、上面視で流路６の端部が電極パッド３の端部よりも内側に位置させることが可能なる。よって、本実施形態の効果をより向上させることが可能となる。また、電極パッド３が第１枠体２ｂの第２上面２２に位置していることで、実装領域４に実装される電子素子１０の上面と電極パッド３との断面視における位置が同程度の高さ位置とすることが可能となる。よって、ワイヤ１３の長さを短くすることが可能となる。これにより、電気特性の向上が可能となる。さらに、ワイヤ１３の長さが短いことで流路６を用いたエアーの注入／排出をする工程において、ワイヤ１３の撓み量を低減させることが可能となる。よって、隣り合う電極パッド３同士のワイヤ１３同士が接触することを低減させることが可能となり、本実施形態の効果を向上させることが可能となる。
第１枠体２ｂと第２枠体２ｃは上面視で重なって位置していてもよいし、第１枠体２ｂまたは第２枠体２ｃの枠体の内縁は上面視で第２枠体２ｃまたは第１枠体２ｂの内縁よりも内側に位置していてもよい。これらどのような場合においても、第１枠体２ｂの第２上面２２または上方に電極パッド３が位置し、第１枠体２ｂの第２上面２２と基板２ａとの間に流路６の端部が位置していることで本実施形態の効果を奏することは可能となる。
電子素子実装用基板１の第１枠体２ｂは、複数の層を有しており、断面視において流路６の厚みは、少なくとも複数の層の１層分の厚みであってもよい。これにより、よりスムーズにエアーの注入／排出が可能となる。よって、出力を大きくすることなくエアーの注入／排出を行うことが可能となるため、ワイヤ１３の撓み量を小さくすることが可能となり、また、ダストの混入を低減させることが可能となる。
＜電子装置の構成＞
図１に電子装置２０の例を示す。電子装置２０は、電子素子実装用基板１と、電子素子実装用基板１の上面に実装された電子素子１０を備えている。
電子装置２０は、電子素子実装用基板１と、電子素子実装用基板１の基板２ａの実装領域４に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子１０は、接着材を介して、基板２ａの第１上面２１に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子素子１０と電子素子実装用基板１とは例えばワイヤ１３で電気的に接続されていてもよい。
電子装置２０は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。
蓋体は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
蓋体は、蓋体接続部材１４を介して電子素子実装用基板１と接合していてもよい。蓋体接続部材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。
ここで流路６はエアーを注入／排出する工程または蓋体１２を接合する工程が終わった後は、例えば樹脂等で外部に位置する端部を埋めていてもよい。これにより、エアーを注入／排出する工程または蓋体１２を接合する工程以降に流路からダストが混入することを低減させることが可能となる。またこのとき、流路６の内壁に金属層を塗布しておくことで例えばろう材等を用いて封止を行うことも可能である。
また、流路６は電子装置２０を作製する工程の後も開放していてもよい。これにより、電子装置２０が外部機器に接続され、実際に使用者が使用する段階で例えば気圧の変動または温度の変動などによる電子装置２０内部の水分の量を調節することが可能となる。
電子装置２０が図１に示すような電子素子実装用基板１を有することで、流路６にエアーを注入／排出する工程において隣り合うワイヤ１３が接触しショートが発生することを低減させることが可能となる。その結果、電子装置２０の歩留まり低下が可能となる。また、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なり、電子装置２０の誤作動を低減させることが可能となる。
＜電子モジュールの構成＞
本実施形態の電子素子実装用基板１および電子装置２０は、電子装置２０と電子装置２０の上面または電子装置２０上に位置した筐体３２とを有した電子モジュール３１を構成していてもよい。なお、以下に示す例では説明のため撮像モジュールを例に説明する。ここで、電子装置２０の上面に位置した筐体３２とは、例えば電子装置２０自体が筐体３２で覆われている場合なども、筐体３２の一部が電子装置２０上に位置しているため、本構成に含まれる。
電子モジュール３１は筐体３２（レンズホルダー等）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２０に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
なお、筐体３２は上面視において４方向または下面側の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
電子モジュール３１が電子素子実装用基板１を有することで、電子装置２０が振動し、ダストが移動することで発生する誤作動を低減させることが可能となり、電子モジュール３１が作動する際に動作不良を起こすことを低減させることが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２０の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基体２の製造方法である。
（１）まず、基体２（基板２ａ、第１枠体２ｂおよび第２枠体２ｃ）を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ2Ｏ3）質焼結体である基体２を得る場合には、Ａｌ2Ｏ3の粉末に焼結助材としてシリカ（ＳｉＯ2）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基体２を形成することができる。また、基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体２を形成できる。
（２）次に、前述のグリーンシートを金型等によって加工する。ここで第１枠体２ｂと第２枠体２ｃに開口部を形成する。また、基体２がノッチ等を有する場合、基体２となるグリーンシートの所定の箇所に、ノッチ等を同様に形成してもよい。また、この工程において、第１枠体２ｂまたは第２枠体２ｃとなるグリーンシートに金型またはレーザー等を用いて流路６となる貫通孔を形成してもよい。
（３）次に基体２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基体２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。なお、この時適宜切欠き部等となる部分を金型などで作製してもよい。
（４）次に、スクリーン印刷法等によって、上記（１）～（３）の工程で得られたセラミックグリーンシートまたセラミックグリーンシート積層体に電極パッド３、外部回路接続用電極、内部配線導体、内部貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
また、基体２が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
（５）次にグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて分割溝を設けてもよい。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
（６）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成して、基体２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基体２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。
（７）次に、焼成して得られた多数個取り配線基板を複数の基体２（電子素子実装用基板１）に分断する。この分断においては、基体２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に（５）の工程で分割溝を形成しておき、この分割溝に沿って破断させて分割する方法がある。また、（５）の工程を行わずスライシング法等により基体２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法もあるなお、上述した多数個取り配線基板を複数の基体２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
（８）次に、電子素子実装用基板１に電子素子１０を実装する。電子素子１０はワイヤ１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合部材１４で接合してもよい。なおこの時、蓋体１２を接合した後、流路６を用いて電子装置２０内部に適宜選択したエアーを注入／排出を行ってもよい。
以上（１）～（７）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２０を作製することができる。なお、上記（１）～（８）の工程順番は加工可能な順番であれば指定されない。また上記した工程以外でも例えば３Ｄプリンター等を用いることでも作製することが可能となる。
（第２の実施形態）
図２および図３を参照して本開示の第２の実施形態に係る電子素子実装用基板１、並びにそれを備えた電子装置２０について説明する。なお、本実施形態では図２および図３に電子装置２０を示している。
電子素子実装用基板１は、上面に電子素子１０が実装される実装領域４を有する基板２ａを有する。基板２ａの第１上面２１に、実装領域４を囲んで位置する第１枠体２ｂを有する。基板２ａの第１上面２１または第１枠体２ｂの第２上面２２に位置した電極パッド３を有する。第１枠体２ｂの第２上面２２に、電極パッド３および実装領域４を囲んで位置した第２枠体２ｃを有する。第２枠体２ｃは、電極パッド３よりも上方において、第２枠体２ｃの内壁から外部に向かって貫通した流路６を有している。
ここで、電子モジュール３１の構造、電子装置２０の構造、並びに電子素子実装用基板１を構成する基体２（基板２ａ、第１枠体２ｂ、第２枠体２ｃ）、電極パッド３の材料・被膜、電子素子１０、およびその他、基体２の基本的な材料／条件／構成は第１の実施形態と類似であるため説明は省略する。以下、第２の実施形態における特徴部分について説明をする。
電子素子実装用基板１は基板２ａの第１上面２１または第１枠体２ｂの第２上面２２に位置した電極パッド３を有する。電子素子実装用基板１は図２に示す例のように第１枠部２ａの上面に電極パッド３が位置していてもよいし、図３に示す例のように基板２ａの第１上面２１に位置していてもよい。電子素子実装用基板１は図２に示す例のように第１枠部２ａの上面に電極パッド３が位置していることで、実装領域４に実装される電子素子１０の上面と電極パッド３との断面視における位置が同程度の高さ位置とすることが可能となる。また、電子素子実装用基板１は図３に示す例のように基板２ａの第１上面２１に位置していることで、基体２の構造が容易となり歩留まりが向上するとともに、ワイヤ１３の高さを低く抑えることが可能となり、低背化が可能となる。
電子素子実装用基板１は、第１枠体２ｂの第２上面２２に、電極パッド３および実装領域４を囲んで位置した第２枠体２ｃを有する。ここで、第２枠体２ｃは電極パッド３が第１枠体２ｂの第２上面２２に位置している時は、図２に示すようにその内縁は第１枠体２ｂの内縁よりも上面視において外側に位置していることを示す。また、第２枠体２ｃは電極パッド３が基板２ａの第１上面２１に位置している時は、図３に示すようにその内縁は第１枠体２ｂの内縁と上面視において重なる位置に位置していてもよいし、その内縁は第１枠体２ｂの内縁よりも上面視において内側に位置していてもよい。
電子素子実装用基板１は、第２枠体２ｃは、電極パッド３よりも上方において、第２枠体２ｃの内壁から外部に向かって貫通した流路６を有している。
電子素子実装用基板は、その凹部に電子素子が実装され蓋体などで封止された電子装置を作製した後、電子装置内部の空気を例えば窒素等の適宜選択した基体に入れ替えるために流路からエアーの注入／排出を行う場合がある。近年、電子素子の端子はファイン化が進んでおり、電子素子と電子素子実装用基板とを電気的に接合するワイヤの径も小さくなっている。そのため、電子装置の流路を用いてエアーの注入／排出をする工程においてエアーの勢いでワイヤが撓み、隣接するワイヤ間のショートが発生する懸念があった。また、エアーの注入／排出の工程におけるエアーの圧力により、ワイヤと電子素子実装用基板の電極パッドとの接合強度の劣化が懸念されていた。
これに対し、本実施形態では電子素子実装用基板１は電極パッド３が基板２ａまたは第１枠体２ｂの第２上面２２に位置しており、第２枠体２ｃの内壁から外部に向かって貫通した流路６を有している。言い換えると、流路６の開口部の一端は断面視において電極パッド３よりも上方に位置している。これにより、流路６を用いてエアーの注入／排出をする工程において、エアーが直接ワイヤ１３に当たることを低減させる、またはエアーがワイヤ１３に当たる面積を低減させることが可能となる。よって、エアーの勢いでワイヤ１３が撓み、隣接するワイヤ間のショートが発生することを低減させることが可能となる。よって、電子装置２０の歩留まり低下を低減させることが可能となる。さらに、本実施形態の構造であると、電極パッド３とワイヤ１３との接合部に応力がかかることを低減させることが可能となる。よって、エアーからの応力で電極パッド３とワイヤ１３との接合強度が低下することを低減させることが可能となる。
また、流路はエアーの注入／排出をする場合の他に、電子装置を作成時において蓋体などを接合する工程において電子装置内部に水蒸気等がたまらないように排出だけを行う（エアーの注入排出を意図的に行わない）場合もある。この工程において、エアーを意図的に排出しないため、例えば流路が電極と同一またはその近傍にあるとダスト等が流路から入った場合において、ダストが電極近傍に位置したまま、次の工程を迎えてしまう。その後、電子装置を外部機器に搭載した後、電子装置に外部から振動などが加わった場合、その電極近傍に位置したダストが移動し電極間をショートさせ動作不良を起こすことが懸念されていた。
これに対し、本実施形態では流路６の開口部の一端は断面視において電極パッド３よりも上方に位置していることで、流路６から入ったダストが電極パッド３近傍に付着し辛くなる。よって、電子装置２０が外部から振動が加わった場合でも、ダストが複数の電極パッド３の間に付着し複数の電極パッド３間のショートを発生させることを低減させることが可能となる。よって、電子装置２０の誤作動を低減させることが可能となる。
電子素子実装用基板１の、電極パッド３は第２枠体２ｃよりも内側に位置しており、実装領域４は電極パッド３よりも内側に位置している。言い換えると、電子素子実装用基板１の電極パッド３と実装領域４に実装される電子素子１０とは上面視で重なっておらず、さらに、電極パッド３は第１枠体２ｂの第２上面２２に位置している。これにより、電極パッド３の上方であって、上面視で流路６の端部が電極パッド３の端部よりも内側に位置させることが可能なる。電子素子実装用基板１は図２に示す例のように第１枠部２ａの上面に電極パッド３が位置していることで、実装領域４に実装される電子素子１０の上面と電極パッド３との断面視における位置が同程度の高さ位置とすることが可能となる。さらに、ワイヤ１３の長さが短いことで流路６を用いたエアーの注入／排出をする工程において、ワイヤ１３の撓み量を低減させることが可能となる。よって、隣り合う電極パッド３同士のワイヤ１３同士が接触することを低減させることが可能となり、本実施形態の効果を向上させることが可能となる。
また、電子素子実装用基板１は図３に示す例のように基板２ａの第１上面２１に位置していることで、基体２の構造が容易となり歩留まりが向上するとともに、ワイヤ１３の高さを低く抑えることが可能となり、低背化が可能となる。さらに、ワイヤ１３の高さを低く抑えることが可能となることで、流路６とワイヤ１３とが断面視で同程度の高さとなる部分の面積を低減させることが可能となる。よって、エアーの注入／排出においてワイヤ１３に直接あたる面積を低減させることが可能となり、本実施形態の効果をより向上させることが可能となる。
電子素子実装用基板１の第２枠体２ｃは、複数の層を有しており、流路６は、少なくとも複数の層のうち下から１層目より上方に位置していてもよい。これにより、断面視において電極パッド３からの距離をより大きくすることが可能となる。よって、流路６を用いてエアーの注入／排出をする工程において、エアーが直接ワイヤ１３に当たることを低減させる、またはエアーがワイヤ１３に当たる面積を低減させることが可能となる。したがって、本実施形態の効果をより向上させることが可能となる。
電子素子実装用基板１の第２枠体２ｃは、複数の層を有しており、断面視において流路６の厚みは、少なくとも複数の層の１層分の厚みであってもよい。これにより、よりスムーズにエアーの注入／排出が可能となる。よって、出力を大きくすることなくエアーの注入／排出を行うことが可能となるため、ワイヤ１３の撓み量を小さくすることが可能となり、また、ダストの混入を低減させることが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２０の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２０の製造方法は基本的には第１の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、第１の実施形態に記載の工程において電極パッド３を設ける位置が異なる点と、流路６となる部分を作成する箇所を変更することで、作製することができる。
（第３の実施形態）
図４を参照して本開示の第３の実施形態に係る電子素子実装用基板１、並びにそれを備えた電子装置２０について説明する。なお、本実施形態では図４電子装置２０を示している。
電子素子実装用基板１は、電子装置２０は、電子素子実装用基板１と電子素子実装用基板１の実装領域４に実装され、電極パッド３とワイヤ１３を介して電気的に接続された電子素子１０を有している。電子素子実装用基板１は上面に電子素子１０が実装される実装領域４を有する基板２ａを有する。電子素子実装用基板１は基板２ａの第１上面２１に、実装領域４を囲んで位置するとともに、上面に電極パッド３を有する第１枠体２ｂを有する。電子素子実装用基板１は第１枠体２ｂの第２上面２２に、電極パッド３および実装領域４を囲んで位置した第２枠体２ｃを有する。電子素子実装用基板１は電子素子実装用基板１の内壁に、側面視おいて、ワイヤ１３と重ならない位置に、外部に向かって貫通した流路６を有している。
ここで、電子素子実装用基板１を構成する基体２（基板２ａ、第１枠体２ｂ、第２枠体２ｃ）、電極パッド３の材料・被膜、電子素子１０、およびその他、基体２の基本的な材料／条件／構成は第１の実施形態と類似であるため説明は省略する。以下、第３の実施形態における特徴部分について説明をする。
電子装置２０は電子素子実装用基板１の内壁に、側面視において、ワイヤ１３と重ならない位置に、外部に向かって貫通した流路６を有している。
電子装置は、電子装置内部の空気を例えば窒素等の適宜選択した基体に入れ替えるために流路からエアーの注入／排出を行う場合がある。近年、電子素子の端子はファイン化が進んでおり、電子素子と電子素子実装用基板とを電気的に接合するワイヤの径も小さくなっている。そのため、電子装置の流路を用いてエアーの注入／排出をする工程においてエアーの勢いでワイヤが撓み、隣接するワイヤ間のショートが発生する懸念があった。また、エアーの注入／排出の工程におけるエアーの圧力により、ワイヤと電子素子実装用基板の電極パッドとの接合強度の劣化が懸念されていた。
これに対し、本実施形態では電子素子実装用基板１は電子素子実装用基板１の内壁に、側面視において、ワイヤ１３と重ならない内壁から、外部に向かって貫通した流路６を有している。これにより、流路６を用いてエアーの注入／排出をする工程において、エアーが直接ワイヤ１３に当たることを低減させることが可能となる。よって、エアーの勢いでワイヤ１３が撓み、隣接するワイヤ間のショートが発生することを低減させることが可能となり、電子装置２０の歩留まり低下を低減させることが可能となる。さらに、本実施形態の構造であると、電極パッド３とワイヤ１３との接合部に応力がかかることを低減させることが可能となる。よって、エアーからの応力で電極パッド３とワイヤ１３との接合強度が低下することを低減させることが可能となる。また、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なり、電子装置２０の誤作動を低減させることが可能となる。
ここで流路６はエアーを注入／排出する工程または蓋体１２を接合する工程が終わった後は、例えば樹脂等で外部に位置する端部を埋めていてもよい。これにより、エアーを注入／排出する工程または蓋体１２を接合する工程以降に流路からダストが混入することを低減させることが可能となる。またこの時、流路６の内壁に金属層を塗布しておくことで例えばろう材等を用いて封止を行うことも可能である。
また、流路６は電子装置２０を作製する工程の後も開放していてもよい。これにより、電子装置２０が外部機器に接続され、実際に使用者が使用する段階で例えば気圧の変動または温度の変動などによる電子装置２０内部の水分の量を調節することが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２０の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２０の製造方法は基本的には第１の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、第１の実施形態に記載の工程において流路６となる部分を作成する箇所を変更することで、作製することができる。もしくは、第１実施形態の電子素子１０を実装する工程において、ワイヤ１３の高さを側面視で流路６と重ならない位置の高さになるように調整することでも作製することが可能となる。
（第４の実施形態）
図５～図９を参照して本開示の第４の実施形態における電子装置２０、および電子素子実装用基板１について説明する。なお、第４実施形態は上述した第１～第３の実施形態のいずれにも展開できる内容であり、それぞれの構成の組み合わせは、矛盾をきたさない範囲であれば各実施形態で対応可能である。
本実施形態における電子素子実装用基板１において、第１～第３の実施形態の電子素子実装用基板１と異なる点は、平面透視で電極パッド３と流路６とが重ならない位置に位置している点、流路６が平面透視で折れ曲がった形状をしている点である。
図５および図６に示す例では、電極パッド３と流路６とは重ならずに位置している。言い換えると、流路６の一端の近傍（仮想垂線上）に電極パッド３は位置していない構造である。このような構成であっても、本開示の効果を奏することが可能であり、流路６にエアーを注入／排出する工程において隣り合うワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。よって、電子素子実装用基板１の歩留まりを向上させつつ、電子装置２０の誤作動を低減させることが可能となる。また、図５および図６に示す例のように流路６の一端の近傍（仮想垂線上）に電極パッド３は位置していない構造であると、仮に流路６からダストが入ってきた場合においても流路６の一端が電極パッド３から離れて位置していることで、ダストが電極パッド３に付着または複数の電極パッド３間をショートさせるように付着することを低減させることが可能となる。よって、本開示の効果をより向上させることが可能となる。また、流路６の一端の近傍（仮想垂線上）に電極パッド３は位置していない構造であることで、エアーの注入／排出時にエアーが電極パッド３に当たることを低減させることが可能となる。これにより、電極パッド３の表面がエアーに含まれる微細なダストで傷がつき表面を被膜していためっき被膜が剥離することを低減させることが可能となる。よって、めっき被膜が剥離した箇所から電極パッド３が劣化・腐食することを低減させることが可能となる。
図６に示す例では、流路６は、平面透視において、折れ曲がった形状を有しており、折れ曲がった箇所が曲面を有している。また、図７～図９は流路６が折れ曲がった形状を有している場合の各箇所の断面図の参考図である。これにより、流路６の外部側の端部からダストが入った場合においても、流路６の折れ曲がった個所でダストをトラップすることが可能となり、流路６の内側の端部または電子装置２０の内部までダストが移動することを低減させることが可能となる。したがって、ダストが電極パッド３に付着または複数の電極パッド３間をショートさせるように付着することを低減させることが可能となる。よって、本開示の効果をより向上させることが可能となる。また、図６に示す例では、流路６の折れ曲がった個所は曲面を有している。これにより、例えばエアーの注入／排出をする工程において、折れ曲がった個所を有していても、エアーによって飛ぶ屑等が折れ曲がった個所で停滞せずに、よりスムーズにエアーの注入／排出または屑の排出が可能となる。これにより、出力を大きくすることなくエアーの注入／排出を行うことが可能となるため、ワイヤ１３の撓み量を小さくすることが可能となり、また、ダストの混入を低減させることが可能となる。よって、ワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。また、流路６の折れ曲がった個所は曲面を有していることで、例えば基体２がセラミック材料からなるとき流路６をセラミックグリーンシートで作製する工程においてセラミックグリーンシートにクラックが発生することを低減させることが可能となる。よって、電子素子実装用基板１の工程歩留まりを向上させることが可能となる。また、基体２を作成する工程で発生した微細なクラックが、電子装置２０を使用している間に進行することで内部配線にマイグレーションが発生し電子装置２０の誤作動が発生することを低減させることが可能となる。また、流路６の折れ曲がった個所は曲面を有していることで、エアーの注入／排出の工程において、エアー圧力による応力集中を緩和することが可能となる。よって、基体２にクラックが発生することを低減させることが可能となる。
ここで、平面透視における流路６の折れ曲がり部は、図５および図６では２か所位置しているが、１か所または３か所以上であってもよい。折れ曲がり部が３か所以上あることで折れ曲がり部においてダストをトラップする効果をより向上させることが可能となる。また、折れ曲がり部が１か所であることで、流路６を作製する工程における第１枠体２ｂまたは第２枠体２ｃに係るストレスを低減させることが可能となり、微細なクラックの発生を低減させることが可能となる。
図６に示す例では、流路６は、平面透視において第１枠体２ｂまたは第２枠体２ｃの角部に端部を有している。このような構成であっても、本開示の効果を奏することが可能であり、流路６にエアーを注入／排出する工程において隣り合うワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。よって、電子素子実装用基板１の歩留まりを向上させつつ、電子装置２０の誤作動を低減させることが可能となる。また、例えば基体２がセラミック材料からなるとき流路６をセラミックグリーンシートで作製する工程において流路６の第１枠体２ｂまたは第２枠体２ｃ側の端部において、セラミックグリーンシートにクラックが発生することを低減させることが可能となる。よって、電子素子実装用基板１の工程歩留まりを向上させることが可能となる。また、基体２を作成する工程で発生した微細なクラックが電子装置２０を使用している間に進行することで内部配線にマイグレーションが発生し電子装置２０の誤作動が発生することを低減させることが可能となる。
次に、本実施形態の電子素子実装用基板１および電子装置２０の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２０の製造方法は基本的には第１～第３の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、第１の実施形態に記載の工程において流路６となる部分を作成する際に金型の形状および打ち抜く位置を変更することで作製することが可能となる。
（第５の実施形態）
図１０および図１１を参照して本開示の第５の実施形態における電子装置２０、および電子素子実装用基板１について説明する。なお、第５実施形態は上述した第１～第３の実施形態のいずれにも展開できる内容であり、それぞれの構成の組み合わせは各実施形態で対応可能である。
本実施形態における電子素子実装用基板１において、第１～第３の実施形態の電子素子実装用基板１と異なる点は、流路６の端部が第２枠体２ｃの第３上面２３に位置している点、流路６が断面視で折れ曲がった形状をしている点である。
図１０および図１１に示す例では、流路６は、第２枠体２ｃの第３上面２３まで連続している。このような構成であっても、本開示の効果を奏することが可能であり、流路６にエアーを注入／排出する工程において隣り合うワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。また、流路６の外部側の端部が第２枠体２ｃの第３上面２３まで連続していることで、電子装置２０を作製する工程において蓋体１２を接合する工程と同じ工程でエアーの注入／排出および流路６の封止が可能となる。よって、電子装置２０を作製する工程を簡略化することができる。また、工程を簡略化することで電子素子実装用基板１または電子装置２０を移載／ハンドリングの回数を低減させることが可能となり、その間におけるダストの発生及びダストが流路６から混入することを低減させることが可能となる。よって、本開示の効果をより向上させることが可能となる。
図１１に示す例では、流路６は、断面視において、折れ曲がった形状を有しており、折れ曲がった箇所が曲面を有している。これにより、流路６の外部側の端部からダストが入った場合においても、流路６の折れ曲がった個所でダストをトラップすることが可能となり、流路６の内側の端部または電子装置２０の内部までダストが移動することを低減させることが可能となる。したがって、ダストが電極パッド３に付着または複数の電極パッド３間をショートさせるように付着することを低減させることが可能となる。また、流路６の折れ曲がった個所は曲面を有している。これにより、例えばエアーの注入／排出をする工程において、折れ曲がった個所を有していても、エアーが折れ曲がった個所でエアーの流れが折り曲がったところでも停滞することなく、よりスムーズにエアーの注入／排出が可能となる。これにより、エアー出力を大きくすることなくエアーの注入／排出を行うことが可能となるため、ワイヤ１３の撓み量を小さくすることが可能となり、また、ダストの混入を低減させることが可能となる。
ここで、断面視における流路６の折れ曲がり部は、図１０および図１１では１か所位置しているが、２か所以上であってもよい。折れ曲がり部が２か所以上あることで折れ曲がり部においてダストをトラップする効果をより向上させることが可能となる。また、流路６の折れ曲がり部は第４実施形態のように、平面透視における折れ曲がり部も併せて有し、立体的に複雑な形状となっていてもよい。このばあい、よりダストのトラップの効果を向上させることが可能となる。
次に、本実施形態の電子素子実装用基板１および電子装置２０の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２０の製造方法は基本的には第１～第３の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、第１の実施形態に記載の工程において流路６となる部分を作成する際に金型の形状および打ち抜く位置を変更することで作製することが可能となる。また、Ｚ軸方向に延びる流路６については、例えば貫通導体を作製する工程と同様に、基体２の各絶縁層を金型等で貫通孔を設けた複数の絶縁層を積層することで作製することが可能となる。また、このような基体２を作製する方法としては３Ｄプリンターを用いることでより容易に作成することも可能となる。
（第６の実施形態）
図１２～図１５を参照して本開示の第６の実施形態における電子装置２０、および電子素子実装用基板１について説明する。ここで、図１２および図１３は本実施形態における電子装置２０を示しており、図１４および図１５は本実施形態における電子素子実装用基板１を示している。なお、第６実施形態は上述した第１～第３の実施形態のいずれにも展開できる内容であり、それぞれの構成の組み合わせは各実施形態で対応可能である。
本実施形態における電子素子実装用基板１において、第１～第３の実施形態の電子素子実装用基板１と異なる点は、流路６が複数位置している点、複数の流路６の断面視における位置が異なる点、流路６の形状が異なる点である。
図１２～図１５に示す例では、流路６は複数位置している。このような構成であっても、本開示の効果を奏することが可能であり、流路６にエアーを注入／排出する工程において隣り合うワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。よって、電子素子実装用基板１の歩留まりを向上させつつ、電子装置２０の誤作動を低減させることが可能となる。また、電子素子実装用基板１が複数の流路６を有していることで、たとえばエアーの注入／排出を一度に行うことが可能となる。よって、電子装置２０を作製する工程を簡略化することができ、ダストなどが混入することを低減させることが可能となる。また、工程を簡略化することで電子素子実装用基板１または電子装置２０を移載／ハンドリング／回転などの回数を低減させることが可能となり、その間におけるダストの発生及びダストが流路６から混入することを低減させることが可能となる。よって、本開示の効果をより向上させることが可能となる。
図１２に示す例のように、流路６が複数位置しているとき、それぞれの流路６は平面透視において向かい合うように位置していてもよい。この構造において、エアーの注入／排出の際の流速を早くすることで、蓋体１２と基板２ａと第１枠体２ｂと第２枠体２ｃからなる空間を減圧することが可能となる。よって、蓋体１２と基板２ａと第１枠体２ｂと第２枠体２ｃからなる空間のダスト除去が容易となる。これにより、本開示の効果をより向上させることが可能となる。
図１３に示す例では、流路６が複数位置しており、それぞれの流路６は断面視において、基板２ａの下面からの高さが異なっている。複数の流路６が断面視において基板２ａの下面からの高さが異なっていることで、例えばエアーの注入／排出のとき、エアーの注入を基板２ａの下面からの高さが高い流路６で行い、排出を基板２ａの下面からの高さが低い流路６で行うことでエアーを注入する際に混入したダストを、エアーを排出のための吸引の力で少なくとも基板２ａの第１上面２１に落とすことが可能となる。よって、ダストが電極パッド３の近傍に位置することを低減させることが可能となり、ダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。よって、電子素子実装用基板１の歩留まりを向上させつつ、電子装置２０の誤作動を低減させることが可能となる。
また、これらの流路６を用いてエアーの注入／排出を行うにおいて、それぞれの流路の基板２ａの下面からの高さがことなっていることで、基板２ａ、第１枠体２ｂおよび第２枠体２ｃで形成される凹部の上面から下面までの全体の空気を入れ替えが容易となる。これにより、エアーの注入／排出の出力を大きくすることなく、かつ、その時間を小さくすることが可能となるため、ワイヤ１３の撓み量を小さくすることが可能となり、また、ダストの混入を低減させることが可能となる。よって、ワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。
図１２および図１３に示す例では、流路６が複数位置しており、それぞれの流路６は同じ形状を有している。このような構成であることで、流路６を用いてエアーの注入／排出を行うにおいて、エアーの流れを作りやすくなる。よって、エアーの注入／排出の出力を大きくすることなく、かつその時間を小さくすることが可能となるため、ワイヤ１３の撓み量を小さくすることが可能となり、また、ダストの混入を低減させることが可能となる。よって、ワイヤ１３が接触しショートが発生することを低減させること、および、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。
図１４および図１５に電子素子実装用基板１の上面図を示す。
図１４（ａ）および図１５に示す例では、複数の流路６は上面視で第１枠体２ｂまたは第２枠体２ｃの内壁側の端部よりも外部側の端部のほうが大きくなっている。このような構成であることで、流路６の外部側の端部からダストが混入し難くなる。よって、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。なお図１５に示す例のように、流路６が第１枠体２ｂと基板２ａの間に位置している時、流路６は第１枠体２ｂの内壁近傍で直線部分を有していてもよい。これにより、ダストの混入をより低減させることが可能となり、流路６からはいったダストが複数の電極パッド３間に位置しショートすることを低減させる効果を向上させることが可能なる。
図１４（ｂ）に示す例では、複数の流路６は上面視で第２枠体２ｃの内壁側の端部よりも外部側の端部のほうが小さくなっている。これにより、流路６を用いて注入したエアーを広範囲に拡販させることが可能となり、流路６の内側端部周辺ではエアーの勢いを低減させることが可能となる。よって、ワイヤ１３の撓み量を小さくすることが可能となる。よって、ワイヤ１３が接触しショートが発生することを低減させることが可能なる。なお、流路６が第１枠体２ｂと基板２ａの間に位置している時、流路６は第１枠体２ｂの内壁近傍で直線部分を有していてもよい。これにより、流路６を用いて注入したエアーを広範囲に拡販させることが可能となり、流路６の内側端部周辺ではエアーの勢いを低減させることが可能となり、さらに電極パッド３から流路６の端部を離すことが可能となる。よって、ワイヤ１３の撓み量を小さくすることが可能となるとともに、流路６から入ったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。
次に、本実施形態の電子素子実装用基板１および電子装置２０の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２０の製造方法は基本的には第１～第３の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、第１の実施形態に記載の工程において流路６となる部分を作成する際に、打ち抜く金型の形状を変える、および複数個所打ち抜くことで作製することが可能となる。
（第７の実施形態）
図１６を参照して本開示の第７の実施形態における電子素子実装用基板１について説明する。なお、第７実施形態は上述した第１～第３の実施形態のいずれにも展開できる内容であり、それぞれの構成の組み合わせは各実施形態で対応可能である。
本実施形態における電子素子実装用基板１において、第１～第３の実施形態の電子素子実装用基板１と異なる点は、基体２が切欠き７を有しており流路６の端部は切欠き７に位置している点である。
図１６に示す例では、平面透視において、基板２ａ、第１枠体２ｂおよび第２枠体２ｃの角部がそれぞれ重なっており、角部は切欠き７を有しいるとともに、流路６の端部は切欠き７に位置している。このような構成であっても、本開示の効果を奏することが可能であり、流路６にエアーを注入／排出する工程において隣り合うワイヤ１３が接触しショートが発生することを低減させることができる。また、流路６から入ったダストが複数の電極パッド３間に位置しショートすることを低減させることが可能なる。よって、電子素子実装用基板１の歩留まりを向上させつつ、電子装置２０の誤作動を低減させることが可能となる。
流路６の開口部はエアーを注入／排出するために一定の大きさが必要である。しかしながら、流路６を作製する工程または／および電子素子実装用基板１を移動させる工程等においてその開口にダストが詰まる懸念があった。また、電子素子実装用基板１の移動の際に使用される機具が開口部周辺に接することにより開口部がつぶされる懸念があった。これに対し、流路６の端部が切欠き７に位置していることで、切欠き７に流路６の端部を保護する役割を持たせることが可能となる。これにより、流路６の開口にダストが詰まることを低減させることが可能となる。また、流路６が切欠き７の端部に位置していることで、電子素子実装用基板１の移動の際に使用される機具が開口部周辺に接することを低減させることが可能となる。これらのことから流路６の外側の端部の開口の面積を確保することが可能となり、流路６を用いてエアーの注入／排出を行う際の不具合を低減させることが可能となる。
図１６に示す例では、切欠き７は基体２の角部に位置しているが、切欠き７は基体２の各辺に位置していてもよい。この場合においても流路６の外側の端部が切欠き７に位置していることで上述した効果を奏することが可能となる。
なお、本開示は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。また、各実施形態同士の組み合わせも可能である。
１・・・・電子素子実装用基板
２・・・・基体
２ａ・・・基板
２ｂ・・・第１枠体
２ｃ・・・第２枠体
２ｄ・・・枠体
３・・・・電極パッド
４・・・・実装領域
６・・・・流路
７・・・・切欠き
１０・・・電子素子
１２・・・蓋体
１３・・・接続導体（ワイヤ）
１４・・・枠体接続部材
２０・・・電子装置
３２・・・筐体
３１・・・電子モジュール

Claims (18)

  1. 第１上面に電子素子が実装される実装領域を有する基板と、
    前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、
    前記枠体の内壁から外部に向かって貫通した流路と、
    前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を備え、
    前記流路は、前記電極パッドよりも上方または下方に位置しており、
    前記枠体は、前記基板の第１上面に、前記実装領域を囲んで位置した第１枠体と、
    前記第１枠体の第２上面に、前記実装領域を囲んで位置した第２枠体と、を有しており、
    前記電極パッドは、前記基板と前記第１枠体との間の内壁に位置した前記流路よりも上方で、かつ、前記第１枠体の上面または前記第２枠体の内表面に位置しており、
    前記流路は、前記第２枠体の第３上面まで連続しており、前記第２枠体の前記第３上面に位置した前記流路は、平面透視において前記電極パッドと離れて位置している、電子素子実装用基板。
  2. 第１上面に電子素子が実装される実装領域を有する基板と、
    前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、
    前記枠体の内壁から外部に向かって貫通した流路と、
    前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を備え、
    前記流路は、前記電極パッドよりも上方または下方に位置しており、
    前記枠体は、前記基板の第１上面に、前記実装領域を囲んで位置した第１枠体と、
    前記第１枠体の第２上面に、前記実装領域を囲んで位置した第２枠体と、を有しており、
    前記電極パッドは、前記基板の上面または前記第１枠体の内表面に位置しており、
    前記第２枠体は、前記電極パッドよりも上方において、内壁から外部へと貫通した流路を有しており、
    前記流路は、前記第２枠体の第３上面まで連続しており、前記第２枠体の前記第３上面に位置した前記流路は、平面透視において前記電極パッドと離れて位置している、電子素子実装用基板。
  3. 第１上面に電子素子が実装される実装領域を有する基板と、
    前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、
    前記枠体の内壁から外部に向かって貫通した流路と、
    前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を備え、
    前記流路は、前記電極パッドよりも上方または下方に位置しており、
    前記流路が複数位置しており、
    それぞれの前記流路は断面視において、前記基板の下面からの高さが異なる、電子素子実装用基板。
  4. 第１上面に電子素子が実装される実装領域を有する基板と、
    前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、
    前記枠体の内壁から外部に向かって貫通した流路と、
    前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を備え、
    前記流路は、前記電極パッドよりも上方または下方に位置しており、
    前記枠体は、前記基板の第１上面に、前記実装領域を囲んで位置した第１枠体と、
    前記第１枠体の第２上面に、前記実装領域を囲んで位置した第２枠体と、を有しており、
    前記電極パッドは、前記基板と前記第１枠体との間の内壁に位置した前記流路よりも上方で、かつ、前記第１枠体の上面または前記第２枠体の内表面に位置しており、
    平面透視において、前記基板、前記第１枠体および前記第２枠体のそれぞれの角部が重なっており、前記角部は切欠きを有しているとともに、前記流路の端部は前記切欠きに位置している、電子素子実装用基板。
  5. 第１上面に電子素子が実装される実装領域を有する基板と、
    前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、
    前記枠体の内壁から外部に向かって貫通した流路と、
    前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を備え、
    前記流路は、前記電極パッドよりも上方または下方に位置しており、
    前記枠体は、前記基板の第１上面に、前記実装領域を囲んで位置した第１枠体と、
    前記第１枠体の第２上面に、前記実装領域を囲んで位置した第２枠体と、を有しており、
    前記電極パッドは、前記基板の上面または前記第１枠体の内表面に位置しており、
    前記第２枠体は、前記電極パッドよりも上方において、内壁から外部へと貫通した流路を有しており、
    平面透視において、前記基板、前記第１枠体および前記第２枠体のそれぞれの角部が重なっており、前記角部は切欠きを有しているとともに、前記流路の端部は前記切欠きに位置している、電子素子実装用基板。
  6. 平面透視において、前記電極パッドは、前記第２枠体よりも内側に位置しており、
    前記実装領域は、前記電極パッドよりも内側に位置している請求項１、２、４、および５のいずれか１つに記載の電子素子実装用基板。
  7. 平面透視において、前記電極パッドと前記流路とが重ならずに位置している請求項１～６のいずれか１つに記載の電子素子実装用基板。
  8. 前記流路が複数位置しており、
    それぞれの前記流路は同じ形状である請求項１～７のいずれか１つに記載の電子素子実装用基板。
  9. 前記流路は、平面透視において前記基板の角部と重なる位置に、端部を有する請求項１～３、および６～８のいずれか１つに記載の電子素子実装用基板。
  10. 前記流路は、平面透視および／または断面視において、折れ曲がった部位を有しており、
    前記部位が曲面を有している請求項１～９のいずれか１つに記載の電子素子実装用基板。
  11. 前記第２枠体は、複数の層を有しており、
    前記流路は、少なくとも複数の層のうち下から１層目より上方に位置していることを特徴とする請求項２または５に記載の電子素子実装用基板。
  12. 第１上面に電子素子が実装される実装領域を有する基板と、前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を有する電子素子実装用基板と、
    前記実装領域に実装され、前記電極パッドと接続導体を介して電気的に接続された電子素子と、を備えており、
    前記電子素子実装用基板は、側面視において、前記接続導体と重ならない内壁から、外部へと貫通した流路を有しており、
    前記枠体は、前記第１上面に電極パッドを有する第１枠体と、前記第１枠体の第２上面に、前記電極パッドおよび前記実装領域を囲んで位置した第２枠体と、を有しており、
    前記流路は、前記第２枠体の第３上面まで連続している電子装置。
  13. 第１上面に電子素子が実装される実装領域を有する基板と、前記基板の前記第１上面に、前記実装領域を囲んで位置した枠体と、前記基板の前記第１上面または前記枠体の内表面に位置した電極パッドと、を有する電子素子実装用基板と、
    前記実装領域に実装され、前記電極パッドと接続導体を介して電気的に接続された電子素子と、を備えており、
    前記電子素子実装用基板は、側面視において、前記接続導体と重ならない内壁から、外部へと貫通した流路を有しており、
    前記流路が複数位置しており、
    それぞれの前記流路は断面視において、前記基板の下面からの高さが異なる電子装置。
  14. 前記流路が複数位置しており、
    それぞれの前記流路は断面視において、前記基板の下面からの高さが異なる請求項１２に記載の電子装置。
  15. 前記流路が複数位置しており、
    それぞれの前記流路は同じ形状である請求項１２～１４のいずれか１つに記載の電子装置。
  16. 前記流路は、平面透視において前記基板の角部に端部を有する請求項１２～１５のいずれか１つに記載の電子装置。
  17. 前記流路は、平面透視および／または断面視において、折れ曲がった部位を有しており、
    前記部位が曲面を有している請求項１２～１６のいずれか１つに記載の電子装置。
  18. 平面透視において、前記基板、前記第１枠体および前記第２枠体のそれぞれの角部が重なっており、前記角部は切欠きを有しているとともに、前記流路の端部は前記切欠きに位置している請求項１２に記載の電子装置。
JP2020557780A 2018-11-28 2019-11-27 電子素子実装用基板、および電子装置 Active JP7163409B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018222619 2018-11-28
JP2018222619 2018-11-28
PCT/JP2019/046377 WO2020111125A1 (ja) 2018-11-28 2019-11-27 電子素子実装用基板、および電子装置

Publications (2)

Publication Number Publication Date
JPWO2020111125A1 JPWO2020111125A1 (ja) 2021-10-07
JP7163409B2 true JP7163409B2 (ja) 2022-10-31

Family

ID=70853747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020557780A Active JP7163409B2 (ja) 2018-11-28 2019-11-27 電子素子実装用基板、および電子装置

Country Status (4)

Country Link
US (1) US20210407872A1 (ja)
JP (1) JP7163409B2 (ja)
CN (1) CN113169129A (ja)
WO (1) WO2020111125A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022196428A1 (ja) * 2021-03-15 2022-09-22

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119881A (ja) 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
JP2007128987A (ja) 2005-11-01 2007-05-24 Sharp Corp 半導体パッケージおよびこれを用いた半導体装置
JP2014030155A (ja) 2012-07-31 2014-02-13 Sharp Corp 筐体および固体撮像装置
JP2015216142A (ja) 2014-05-07 2015-12-03 キヤノン株式会社 容器の製造方法、容器用の部材、容器、固体撮像装置の製造方法及び固体撮像装置
JP2017169164A (ja) 2016-03-18 2017-09-21 京セラ株式会社 撮像素子実装用基板および撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782406B2 (ja) * 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
TWI303094B (en) * 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
CN101401496B (zh) * 2006-03-14 2012-10-31 夏普株式会社 电路基板、电子电路装置和显示装置
JP2009038732A (ja) * 2007-08-03 2009-02-19 Panasonic Corp 電子部品とその製造方法及び該電子部品を備える電子装置
JP2009043893A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法
US20120106085A1 (en) * 2009-02-19 2012-05-03 Takao Yamazaki Vacuum sealed package, printed circuit board having vacuum sealed package, electronic device, and method for manufacturing vacuum sealed package
US9263658B2 (en) * 2012-03-05 2016-02-16 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
US9806005B2 (en) * 2014-04-23 2017-10-31 Kyocera Corporation Electronic element mounting substrate and electronic device
JP6499042B2 (ja) * 2015-08-20 2019-04-10 京セラ株式会社 撮像素子実装用基板および撮像装置
JP6760796B2 (ja) * 2016-08-24 2020-09-23 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP7011395B2 (ja) * 2017-01-27 2022-01-26 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN108461453B (zh) * 2017-02-22 2021-10-26 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
WO2020138210A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 電子素子実装用基板、および電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119881A (ja) 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
JP2007128987A (ja) 2005-11-01 2007-05-24 Sharp Corp 半導体パッケージおよびこれを用いた半導体装置
JP2014030155A (ja) 2012-07-31 2014-02-13 Sharp Corp 筐体および固体撮像装置
JP2015216142A (ja) 2014-05-07 2015-12-03 キヤノン株式会社 容器の製造方法、容器用の部材、容器、固体撮像装置の製造方法及び固体撮像装置
JP2017169164A (ja) 2016-03-18 2017-09-21 京セラ株式会社 撮像素子実装用基板および撮像装置

Also Published As

Publication number Publication date
US20210407872A1 (en) 2021-12-30
WO2020111125A1 (ja) 2020-06-04
JPWO2020111125A1 (ja) 2021-10-07
CN113169129A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7025819B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP4859811B2 (ja) 電子部品収納用パッケージ
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
CN107615477B (zh) 电子元件安装用基板以及电子装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2014049482A (ja) 配線基板、電子装置および電子モジュール
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2019054074A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2019079987A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7242870B2 (ja) 実装基板および電子装置
JP2018107181A (ja) 電子装置および電子モジュール
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221019

R150 Certificate of patent or registration of utility model

Ref document number: 7163409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150