JP2004119881A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004119881A
JP2004119881A JP2002284291A JP2002284291A JP2004119881A JP 2004119881 A JP2004119881 A JP 2004119881A JP 2002284291 A JP2002284291 A JP 2002284291A JP 2002284291 A JP2002284291 A JP 2002284291A JP 2004119881 A JP2004119881 A JP 2004119881A
Authority
JP
Japan
Prior art keywords
frame
semiconductor device
cap
hollow
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002284291A
Other languages
English (en)
Inventor
Wataru Ishii
石井 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002284291A priority Critical patent/JP2004119881A/ja
Publication of JP2004119881A publication Critical patent/JP2004119881A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】半導体装置のセット基板への実装時の加熱による膨張圧力の緩和や中空内部と外部の温度差を無くすことができ、前記キャップと枠体の接着部での剥離、枠体とリードフレームとの境界面での剥離、そして中空内部での結露などの不具合の無い半導体装置を得ること。
【解決手段】本発明の第1実施形態の半導体装置1Aは、配線基板であるリードフレーム2と、そのリードフレーム2上に配設され、上方が開口し、その開口の上端縁の少なくとも2ヶ所に溝81が形成された中空の枠体8Aと、その枠体8A内のリードフレーム2上に実装された半導体素子Sと、枠体8Aの前記開口を閉鎖するキャップ9とを備えて構成されている。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を中空の枠体内に実装して閉鎖した半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
先ず、従来技術の半導体装置を図3を参照しながら説明する。
【0003】
図3は従来技術の半導体装置を示していて、同図Aはその平面図、同図Bは同図AのA−A線上における断面側面図である。
【0004】
従来、この種の中空型半導体装置は、通常、セラミックパッケージ内に半導体素子を収容し、そしてその内部に窒素ガスやドライエアー等を充満させて気密封止した構造が採られている。これはセット側基板への半田付け時にリフローにより熱が加わっても内部は余り膨張せず、結露もしないという特徴がある。しかし、セラミックパッケージは高価であり、半導体装置を安価に製作することができない。
【0005】
このような課題を解決するために、図3に示したような構造の半導体装置が提案されている。図3において、符号1Cはその半導体装置を指す。この半導体装置1Cは、配線基板であるリードフレーム2と、このリードフレーム2のダイパッド3に半導体素子Sを銀ペーストなどの接着剤4を介して固定する。符号5は複数本のアウターリードであり、符号6はダム樹脂である。半導体素子Sのそれぞれの電極はボンディングワイヤ7で対応するアウターリード5の内端部にワイヤボンディングされている。
【0006】
そして、この半導体素子Sを取り囲むように樹脂製の上方が開口した中空の枠体8をリードフレーム2上に固定されており、その開口は平板状のキャップ9で密閉し、内部が中空に形成されている。密閉される半導体素子Sとしては、CCD、フォトダイオードなどの光半導体素子などである。半導体素子Sが光半導体素子である場合には、キャップ9は光透過性材質である。
【0007】
【発明が解決しようとする課題】
半導体装置1Cはこのような構造で構成されているため、安価に製作できるものであるが、一方で下記のような問題点が生じた。それらは、
1.中空内部の残留エアー、残留水分、樹脂製の枠体8や接着剤からのアウトガス、或いは封止後に外部の湿気が樹脂製枠体8とリードフレーム2の界面、または、枠体8自体の吸湿から中空内部に浸入した水分などが半導体装置1Cのセット基板(不図示)への実装時の加熱で膨張し、その圧力によりキャップ9と枠体8の接着部や枠体8とリードフレーム2との境界面で剥離してしまう場
合がある。
2.キャップ9に光透過性のあるガラス板や樹脂板を用いた光半導体装置の場合
は、下記の事由により光透過率が低下し所要特性が得られない。即ち、
1)中空内部の前記水分がセット基板への実装時の加熱で水蒸気となり、キャ
ップ9の内面に付着する
2)中空内部の前記水分が使用環境下の中空内部と外部の温度差により、キャ
ップ9内面に結露し、前項同様に光透過率が低下する
などの問題点である。
【0008】
本発明はこのような課題を解決しようとするものであって、半導体装置のセット基板への実装時の加熱による膨張圧力の緩和や中空内部と外部の温度差を無くすことができ、前記キャップと枠体の接着部での剥離、枠体とリードフレームとの境界面での剥離、そして中空内部での結露などの不具合の無い半導体装置を得ることを目的とするものである。
【0009】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項1に記載の本発明の半導体装置は、配線基板と、その配線基板上に配設され、上方が開口した中空枠体と、その枠体内の前記配線基板上に実装された半導体素子と、前記中空枠体の前記開口を閉鎖するキャップとを具備して構成され、前記中空枠体と前記キャップとの間の少なくとも2ヶ所に通気孔が形成されていることを特徴とする。
【0010】
前記2ヶ所に通気孔は前記中空枠体の上方開口の上端縁の少なくとも2ヶ所に溝を形成して構成してもよく、また、前記中空枠体の前記開口の上端縁の少なくとも2ヶ所に相当する部分から前記中空枠体内に向かって溝を形成して構成するようにしてもよい。
【0011】
また、前記半導体装置は前記半導体素子が光半導体素子であってもよく、その場合には、前記キャップを光透過性部材で形成することを特徴とする。
【0012】
更にまた、前記配線基板をリードフレームで構成することが好ましい。
【0013】
そして更にまた、本発明の半導体装置の製造方法は、配線基板と、その配線基板上に配設され、上方が開口し中空の樹脂製枠体と、その樹脂製枠体内の前記配線基板上に実装された半導体素子と、前記樹脂製枠体の前記開口を閉鎖するキャップとを具備して構成され、前記樹脂製枠体と前記キャップとの間の少なくとも2ヶ所に通気孔が形成されている半導体装置において、前記樹脂製枠体が樹脂成型品であり、配線基板上の所定の位置に接着剤で接着固定することを特徴とする。その枠体は、配線基板上の所定の位置に直接モールド成形で形成するようにしてもよい。
【0014】
従って、本発明の半導体装置によれば、セット基板などに実装する場合に加熱された中空内部の残留エアー、残留水分、樹脂製の枠体や接着剤からのアウトガス、或いは封止後に外部から中空内部に進入した湿気が前記通気孔を通じて外部へ放出することができる。
【0015】
また、本発明の半導体装置の製造方法によれば、樹脂製枠体を配線基板上に容易に形成することができる。
【0016】
【発明の実施の形態】
以下、図を用いて、本発明の実施形態の半導体装置を説明する。
【0017】
図1は本発明の第1実施形態の半導体装置を示していて、同図Aはその平面図、同図Bは同図AのA−A線上における断面側面図、そして図2は本発明の第2実施形態の半導体装置を示していて、同図Aはその平面図、同図Bは同図AのA−A線上における断面側面図である。
【0018】
なお、本発明の各実施形態の半導体装置において、図3に示した半導体装置1Cの構成部分と同一の構成部分には同一の符号を付して説明する。
【0019】
先ず、図1を用いて本発明の第1実施形態の半導体装置の構造を説明する。
【0020】
図1において、符号1Aは本発明の第1半導体装置を指す。この半導体装置1Aは、前記の半導体装置1Cと同様に、配線基板であるリードフレーム2を中心に半導体素子Sが固定されている。このリードフレーム2はダイパッド3とアウターリード5とダム樹脂6を備え、半導体素子Sはダイパッド3に銀ペーストなどの接着剤4を介して固定されている。符号5は複数本のアウターリードであり、符号6はダム樹脂である。半導体素子Sのそれぞれの電極は金ワイヤ7で対応するアウターリード5の内端部にワイヤボンディングされている。
【0021】
そして半導体素子Sを取り囲むように樹脂製の中空の枠体8Aがリードフレーム2上に固定されており、その開口は平板状のキャップ9で密閉し、内部が中空に形成されている。
【0022】
本発明の半導体装置1Aにおける枠体8Aは上方が開口した中空のもので、その開口の上端縁の少なくとも2ヶ所に溝81が形成されていて、キャップ9で開口を閉鎖することで通気孔10を形成することができる。
【0023】
従来技術の半導体装置1Cと同様に、密閉される半導体素子Sとしては、CCD、フォトダイオードなどの光半導体素子などである。半導体素子Sが光半導体素子である場合には、キャップ9は光透過性材質である。
【0024】
通気孔10の幅は、例えば、半導体装置1Aの平面寸法が4mm×5mm程度であるならば、0.2mm程度でよい。
【0025】
通気孔はキャップ9側に溝91を設けて形成することもできる。図2にその構造を示した。この第2実施形態の半導体装置1Bも前記の半導体装置1Aとほぼ同様の構造で構成されているが、前記の通気孔10に相当する通気孔11は枠体8に形成した溝81で構成された通気孔ではなく、キャップ9Aの内面の枠体8の開口の上端縁の少なくとも2ヶ所に相当する部分から枠体8内に向かって形成された溝91で構成されている。
【0026】
このように通気孔10、11を設けたことにより、半導体装置1A、1Bのセット基板(不図示)への実装時の加熱による膨張圧力の緩和や中空内部と外部の温度差をなくすことができ、前記キャップと樹脂製の枠体の接着部や枠体8、枠体8Aとリードフレーム2との境界面での剥がれや中空内部の結露などの前記の課題を解決することができる。
【0027】
前記樹脂製の枠体は樹脂成形で形成でき、その枠体をリードフレームに固定するには接着剤で接着するか、通常の半導体装置のモールド工程でモールド装置を使つて形成することもできる。
【0028】
前記の実施形態では、配線基板としてリードフレーム2を採り上げて説明したが、本発明においてはリードフレームに限定されるものではなく、印刷配線基板、或いは絶縁基板上にメッキ、蒸着などの薄膜形成手段で配線を形成した基板にも適用できることを断っておく。
【0029】
【発明の効果】
以上の説明から明らかなように、本発明によれば、
1.通気孔から中空内部の膨張した空気等を外部へ放出することができるため、セット基板への実装時の加熱で中空内部の空気等や残留水分が膨張し、その圧力により生じるキャップと樹脂枠の接着部や樹脂枠とリードフレーム界面で剥
がれの問題が発生しない
2.光用途の中空型半導体装置の場合、内部の水分が外部へ放出されると共に、中空内部と外部の温度差がなくなるため、セット基板への実装時の加熱で中空内部の水分が水蒸気となり、ガラスキャップに付着したり、使用環境下の温度差で、ガラスキャップに結露することによる光透過性の低下という問題が発生
しない
3.パッケージがセラミック製ではないので、本発明の半導体装置は安価に製作
できる
など、数々の優れた効果がえられる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の半導体装置を示していて、同図Aはその平面図、同図Bは同図AのA−A線上における断面側面図である。
【図2】本発明の第2実施形態の半導体装置を示していて、同図Aはその平面図、同図Bは同図AのA−A線上における断面側面図である。
【図3】
【符号の説明】
1A…本発明の第1実施形態の半導体装置、1B…本発明の第2実施形態の半導体装置、2…配線基板(リードフレーム)、3…ダイパッド、5…アウターリード、6…ダム樹脂、7…金ワイヤ、8A…枠体、81…枠体8Aに形成された溝、9,9A…キャップ、91…キャップ9Aに形成された溝、10,11…通気孔、S…半導体素子

Claims (7)

  1. 配線基板と、
    該配線基板上に配設され、上方が開口した中空の枠体と、
    該枠体内の前記配線基板上に実装された半導体素子と、
    前記枠体の前記開口を閉鎖するキャップと
    を具備して構成され、
    前記枠体と前記キャップとの間の少なくとも2ヶ所に通気孔が形成されていることを特徴とする半導体装置。
  2. 配線基板と、
    該配線基板上に配設され、上方が開口し、該開口の上端縁の少なくとも2ヶ所に溝が形成された中空の枠体と、
    該枠体内の前記配線基板上に実装された半導体素子と、
    前記枠体の前記開口を閉鎖するキャップと
    を備えて構成されていることを特徴とする半導体装置。
  3. 配線基板と、
    該配線基板上に配設され、上方が開口した中空の枠体と、
    該枠体内の前記配線基板上に実装された半導体素子と、
    前記枠体の前記開口の上端縁の少なくとも2ヶ所に相当する部分から前記中空枠体内に向かって溝が形成されており、前記開口を閉鎖するキャップと
    を備えて構成されていることを特徴とする半導体装置。
  4. 前記半導体素子が光半導体素子であり、前記キャップが光透過性部材であることを特徴とする請求項1、請求項2、請求項3に記載の半導体装置。
  5. 前記配線基板がリードフレームであることを特徴とする請求項1、請求項2、請求項3、請求項4に記載の半導体装置。
  6. 配線基板と、該配線基板上に配設され、上方が開口し中空の樹脂製枠体と、該樹脂製枠体内の前記配線基板上に実装された半導体素子と、前記樹脂製枠体の前記開口を閉鎖するキャップとを具備して構成され、前記樹脂製枠体と前記キャップとの間の少なくとも2ヶ所に通気孔が形成されている半導体装置において、
    前記樹脂製枠体が樹脂成型品であり、配線基板上の所定の位置に接着剤で接着固定することを特徴とする半導体装置の製造方法。
  7. 配線基板と、該配線基板上に配設され、上方が開口し中空の樹脂製枠体と、該樹脂製枠体内の前記配線基板上に実装された半導体素子と、前記樹脂製枠体の前記開口を閉鎖するキャップとを具備して構成され、前記樹脂製枠体と前記キャップとの間の少なくとも2ヶ所に通気孔が形成されている半導体装置において、
    前記樹脂製枠体が配線基板上の所定の位置に直接モールド成形で形成することを特徴とする半導体装置の製造方法。
JP2002284291A 2002-09-27 2002-09-27 半導体装置及びその製造方法 Pending JP2004119881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002284291A JP2004119881A (ja) 2002-09-27 2002-09-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002284291A JP2004119881A (ja) 2002-09-27 2002-09-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004119881A true JP2004119881A (ja) 2004-04-15

Family

ID=32277899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002284291A Pending JP2004119881A (ja) 2002-09-27 2002-09-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004119881A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100425A (ja) * 2004-09-28 2006-04-13 Casio Comput Co Ltd 撮像素子ユニット
JP2007208045A (ja) * 2006-02-02 2007-08-16 Sony Corp 撮像装置、カメラモジュール、電子機器および撮像装置の製造方法
US8049318B2 (en) 2008-05-29 2011-11-01 Nichia Corporation Semiconductor light emitting device
JP2012253117A (ja) * 2011-06-01 2012-12-20 Canon Inc 半導体装置
JP2013044560A (ja) * 2011-08-22 2013-03-04 Nec Tokin Corp 赤外線センサおよびその製造方法
US20140070411A1 (en) * 2011-06-01 2014-03-13 Canon Kabushiki Kaisha Semiconductor device
WO2014042242A1 (ja) * 2012-09-17 2014-03-20 株式会社村田製作所 回路基板モジュール
EP2775538A4 (en) * 2011-10-31 2015-06-03 Seoul Viosys Co Ltd PACKAGING FOR LIGHT-EMITTING DIODES AND METHOD FOR THE PRODUCTION THEREOF
JP2016001674A (ja) * 2014-06-12 2016-01-07 浜松ホトニクス株式会社 投受光モジュール
WO2017028778A1 (zh) * 2015-08-18 2017-02-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
JP2017092395A (ja) * 2015-11-16 2017-05-25 住友電工デバイス・イノベーション株式会社 半導体装置
WO2020111125A1 (ja) * 2018-11-28 2020-06-04 京セラ株式会社 電子素子実装用基板、および電子装置
WO2020138210A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 電子素子実装用基板、および電子装置
JP2020136495A (ja) * 2019-02-20 2020-08-31 中央電子工業株式会社 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法
WO2020184003A1 (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置
CN113169129B (zh) * 2018-11-28 2024-06-04 京瓷株式会社 电子元件安装用基板以及电子装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100425A (ja) * 2004-09-28 2006-04-13 Casio Comput Co Ltd 撮像素子ユニット
JP4552580B2 (ja) * 2004-09-28 2010-09-29 カシオ計算機株式会社 撮像素子ユニット
JP2007208045A (ja) * 2006-02-02 2007-08-16 Sony Corp 撮像装置、カメラモジュール、電子機器および撮像装置の製造方法
US8049318B2 (en) 2008-05-29 2011-11-01 Nichia Corporation Semiconductor light emitting device
JP2012253117A (ja) * 2011-06-01 2012-12-20 Canon Inc 半導体装置
US20140070411A1 (en) * 2011-06-01 2014-03-13 Canon Kabushiki Kaisha Semiconductor device
US9275949B2 (en) 2011-06-01 2016-03-01 Canon Kabushiki Kaisha Semiconductor device
JP2013044560A (ja) * 2011-08-22 2013-03-04 Nec Tokin Corp 赤外線センサおよびその製造方法
EP2775538A4 (en) * 2011-10-31 2015-06-03 Seoul Viosys Co Ltd PACKAGING FOR LIGHT-EMITTING DIODES AND METHOD FOR THE PRODUCTION THEREOF
US9450159B2 (en) 2011-10-31 2016-09-20 Seoul Viosys Co., Ltd. Light-emitting diode package and method for manufacturing same
WO2014042242A1 (ja) * 2012-09-17 2014-03-20 株式会社村田製作所 回路基板モジュール
JP2016001674A (ja) * 2014-06-12 2016-01-07 浜松ホトニクス株式会社 投受光モジュール
WO2017028778A1 (zh) * 2015-08-18 2017-02-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
US10418296B2 (en) 2015-08-18 2019-09-17 China Wafer Level Csp Co., Ltd. Semiconductor chip package structure and packaging method therefor
JP2017092395A (ja) * 2015-11-16 2017-05-25 住友電工デバイス・イノベーション株式会社 半導体装置
JP7163409B2 (ja) 2018-11-28 2022-10-31 京セラ株式会社 電子素子実装用基板、および電子装置
CN113169129A (zh) * 2018-11-28 2021-07-23 京瓷株式会社 电子元件安装用基板以及电子装置
JPWO2020111125A1 (ja) * 2018-11-28 2021-10-07 京セラ株式会社 電子素子実装用基板、および電子装置
WO2020111125A1 (ja) * 2018-11-28 2020-06-04 京セラ株式会社 電子素子実装用基板、および電子装置
US11996339B2 (en) 2018-11-28 2024-05-28 Kyocera Corporation Electronic element mounting substrate, and electronic device
CN113169129B (zh) * 2018-11-28 2024-06-04 京瓷株式会社 电子元件安装用基板以及电子装置
WO2020138210A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 電子素子実装用基板、および電子装置
JPWO2020138210A1 (ja) * 2018-12-26 2021-10-21 京セラ株式会社 電子素子実装用基板、および電子装置
JP7237990B2 (ja) 2018-12-26 2023-03-13 京セラ株式会社 電子素子実装用基板、および電子装置
JP2020136495A (ja) * 2019-02-20 2020-08-31 中央電子工業株式会社 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法
WO2020184003A1 (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置

Similar Documents

Publication Publication Date Title
JP2004119881A (ja) 半導体装置及びその製造方法
US6509636B1 (en) Semiconductor package
US6255741B1 (en) Semiconductor device with a protective sheet to affix a semiconductor chip
US7312106B2 (en) Method for encapsulating a chip having a sensitive surface
US9227838B2 (en) Cavity-type semiconductor package and method of packaging same
KR100407747B1 (ko) 반도체장치
JP2002134640A (ja) 薄型感光式半導体装置
JP2002368028A (ja) 半導体パッケージ及びその製造方法
JP2007189032A (ja) 中空封止型半導体装置の製造方法
JP3801025B2 (ja) 半導体装置
US9570407B2 (en) Method for manufacturing semiconductor device and semiconductor device
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JP4326609B2 (ja) 半導体素子を製造する方法
US7705437B2 (en) Semiconductor device
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JPH10209314A (ja) 固体イメージセンサ装置
JP2009164362A (ja) 固体撮像装置及びその製造方法
JP2003133452A (ja) 電子装置の製造方法
JP2015130413A (ja) 電子部品およびその製造方法
JP3918303B2 (ja) 半導体パッケージ
JP2008198701A (ja) 半導体装置および電子機器
JP7168163B2 (ja) 電子部品およびその製造方法並びに電子部品の実装方法
TWI243456B (en) Image sensor chip package with level control and method for packaging the same
KR100336762B1 (ko) 칩 사이즈 패키지 및 그 제조방법
JPH07169870A (ja) 集積回路の製造方法