KR100407747B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100407747B1
KR100407747B1 KR10-2000-0026632A KR20000026632A KR100407747B1 KR 100407747 B1 KR100407747 B1 KR 100407747B1 KR 20000026632 A KR20000026632 A KR 20000026632A KR 100407747 B1 KR100407747 B1 KR 100407747B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
ring member
adhesive
package substrate
semiconductor chip
Prior art date
Application number
KR10-2000-0026632A
Other languages
English (en)
Other versions
KR20010049363A (ko
Inventor
마쓰시마히로노리
토미타요시히로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010049363A publication Critical patent/KR20010049363A/ko
Application granted granted Critical
Publication of KR100407747B1 publication Critical patent/KR100407747B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지 구조의 반도체장치를 실장 기판에 탑재하는 경우 등의 핸들링성을 향상시키는 동시에, 방열성을 향상시킨 반도체장치를 제공한다. 패키지 기판 위에 반도체 칩을 전기적으로 접속하여 밀봉하고, 상기 패키지 기판에 상기 반도체 칩을 둘러싸도록 링 부재를 부착하며, 더구나 상기 반도체 칩을 덮는 덮개 부재를 상기 링 부재에 부착하고, 상기 링 부재의 상기 패키지 기판에의 부착을 손상시키지 않고 상기 덮개 부재를 상기 링 부재로부터 제거가능하게 형성한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 소자를 수납한 패키지 구조의 반도체장치에 관한 것이다.
종래의 반도체장치로서, 반도체 칩을, 예를 들면 플립칩 또는 다이본드, 또는 TAP(Tape Attached Bonding) 방법에 의해, 유기재 또는 세라믹으로 구성된 패키지 기판에 수납하고, 더구나, 금속 또는 수지로 이루어진 덮개, 또는 히트 스프레더(heat spreader)와 링의 2층에 의해 밀봉한 구조, 또는 링만을 부착한 구조가 있다.
도 4는, 이와 같은 종류의 반도체장치의 일례를 나타낸 단면도이다. 이 종래의 반도체장치에서는, 패키지 기판(6)에 반도체 칩(5)이 예를 들면 플립칩 접속되고, 봉지재(6a)에 의해 밀봉되어 있다. 또한, 링(2)과 덮개(1)가 적층되어 접착제(4)로 패키지 기판(6)에 접착되고, 반도체 칩(5)을 내부에 수용하여 보호하고 있다. 반도체 칩(5)의 상측은 접착제(5a)에 의해 덮개(1)에 접속되어 있다.
도 5는, 종래의 반도체장치의 또 다른 일례를 나타낸 단면도이다. 이 예에서는, 도 4에 있어서 링(2)에 해당하는 것은 없으며, 덮개(1)가 평판부(1a)의 외주부에서 하측으로 뻗어 다리부(1b)를 형성하고 있으며, 이 다리부(1b)의 저면이 접착제(4)에 의해 패키지 기판(6)에 고정되어 있다. 또한, 반도체 칩(5)의 상측은 접착제(5a)에 의해 덮개(1)에 접속되어 있다.
도 6은, 종래의 반도체장치의 또 다른 일례를 나타낸 단면도이다. 이 예에서는, 도 4에 있어서 덮개(1)에 해당하는 것이 없다.
반도체장치를 실장 기판에 탑재하고, 방열 휜(fin)을 부착하여 한층 방열효과를 얻는 경우에는, 반도체 칩에 직접, 방열 휜을 부착하는 쪽이 열적으로 유리하지만, 도 4 또는 도 5에 나타낸 것과 같이, 덮개 또는 히트 스프레더로 밀봉된 종래의 장치에서는, 반도체 칩에 직접, 방열 휜을 부착하는 것은 불가능하며, 또한 그 때문에, 덮개, 또는 히트 스트레더를 방열 휜의 부착 전에 떼어내는 것이 곤란하다.
또한, 덮개(또는 히트 스프레더)(1)와 링(2)의 2층 구조에서는, 접착제(4)가 예를 들면 에폭시 수지계 재료로, 이것을 고온(150℃)으로 하여 벗겨내면 제거할 수는 있지만, 곤란을 수반한다.
이 때문에, 통상적으로는 방열 휜은 덮개(1)(또는 히트 스프레더)의 위치 부착하게 된다.
또한, 도 6에 나타낸 것과 같은 덮개가 없는 반도체장치에서는, 테스트시나, 실장 기판에의 탑재시에, 픽업 등의 핸들링에 있어서, 반도체 칩에 대미지를 미치는 경우가 있어, 핸들링이 곤란하다고 하는 문제가 있었다.
본 발명은, 이와 같은 종래의 문제를 해결하기 위해 이루어진 것으로, 실장 기판에 탑재하는 경우 등의 핸들링성을 향상하는 동시에, 방열성을 향상시킨 패키지 구조의 반도체장치를 얻는 것을 목적으로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 나타낸 단면도이고,
도 2는 본 발명의 또 다른 실시예를 나타낸, 반도체 장착의 구성 단면도이며,
도 3은 본 발명의 또 다른 실시예를 나타낸, 반도체 장착의 구성 단면도이고,
도 4는 종래의 반도체장치의 예를 나타낸 구성 단면도이며,
도 5는 종래의 반도체장치의 또 다른 예를 나타낸 단면도이고,
도 6은 종래의 반도체장치의 또 다른 예를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 덮개(덮개 부재) 2: 링(링 부재)
2a: 홈 3: 접착제(제 2 접착제)
4: 접착제(제 1 접착제) 5: 반도체 칩
6: 패키지 기판 6a: 봉지재
6b: 외부 전극 7: 실장 기판
8: 방열 휜 9: 접착제
10: 반도체장치
본 발명의 청구항 1에 관한 반도체장치는, 패키지 기판 위에 반도체 칩을 전기적으로 접촉하여 밀봉하고, 상기 패키지 기판에 상기 반도체 칩을 둘러싸도록 링 부재를 부착하며, 더구나 상기 반도체 칩을 덮는 덮개 부재를 상기 링 부재에 부착한 반도체장치에 있어서, 상기 링 부재의 상기 패키지 기판에의 부착을 손상시키지 않고 상기 덮개 부재를 상기 링 부재로부터 제거가능하게 형성한 것을 특징으로 하는 것이다.
본 발명의 청구항 2에 관한 반도체장치는, 청구항 1에 기재된 것에 있어서, 상기 링 부재를 제 1 접착제에 의해 상기 패키지 기판에 접착하고, 상기 덮개 부재를 제 2 접착제에 의해 상기 링 부재에 접착하는 동시에, 가열시에는, 상기 제 2 접착자의 접착력의 저하가, 상기 제 1 접착제의 접착력의 저하보다 큰 것을 특징으로 하는 것이다.
본 발명의 청구항 3에 관한 반도체장치는, 청구항 1에 기재된 것에 있어서, 상기 링 부재의 두께 방향의 중간부에서 상기 반도체 칩보다 높은 위치에서, 한쪽의 측면으로 개구하는 동시에 링 부재의 내측 주위로 연장되는 홈을 설치하고, 이 홈에 상기 덮개를 끼워넣어지도록 한 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 따른 반도체장치는, 청구항 1에 기재된 것에 있어서, 상기 덮개 부재를 상기 링 부재를 싸넣어 맞물리는 캡 형태로 형성하고, 상기 덮개 부재의 가열시에는 열팽창에 의해 상기 덮개 부재를 상기 링 부재로부터 제거가능하게 형성한 것을 특징으로 하는 것이다.
또한, 본 발명의 일면에 따른 반도체장치의 탑재방법은, 청구항 1에 기재된 반도체장치를 실장 기판에 탑재한 후에, 상기 덮개 부재를 제거하도록 한 것을 특징으로 하는 것이다.
(실시예)
실시예 1:
도 1은, 본 발명의 실시예 1에 따른 반도체장치의 구조, 형성방법 및 그것의 작용을 설명하기 위한 단면도이다.
먼저, 도 1a∼도 1e를 참조하여, 이 반도체장치의 형성방법을 설명한다.
우선, 도 1a에 나타낸 것과 같이 패키지 기판(6)을 준비한다.
다음에, 도 1b에 나타낸 것과 같이, 반도체 칩(5)을 패키지 기판(6)에 탑재하여 예를 들면 플립칩 접속하여, 봉지재(6a)에 의해 밀봉한다.
다음에, 도 1c에 나타낸 것과 같이, 링(2)(링 부재)을 접착제(4)(제 1 접착제)에 의해 패키지 기판(6)에 고정한다. 더구나, 링(2) 위에, 덮개(1)(또는, 히트 스프레더(1)(덮개 부재)를 접착제(3)(제 2 접착제)에 의해 부착하고, 반도체 칩을 보호하는 캐비티 구조를 형성한다.
이때, 링(2)은, 예를 들면, 사각 환형의 부재이며, 재료로서는 금속(Cu, Al, 42Alloy 등), 플라스틱 등이 사용된다. 또한, 그 치수는, 반도체 칩(5)의 두께와 동일 또는 그것보다 약간 두꺼운 것을 사용한다.
덮개(1)는 평판 형태의 부재로서, 핸들링시 등에 있어서 칩에의 손상 방지를 위해 부착하는 것이다. 또한, 그것의 재질로서는, 금속(Cu, Al, 42Alloy 등), 플라스틱 등이 사용되며, 그것의 치수는, 두께가 0.1∼1mm인 것으로, 패키지 기판(6)과 거의 동일한 사이즈의 크기이다.
접착제(4)로서는, 열경화 또는 열가소 테이프 또는 수지가 사용되며, 그것의 두께는 0.01∼0.1mm 정도이다.
또한, 접착제(3)로서는, 예를 들면 열가소 테이프 또는 수지가 사용되며, 그것의 두께는 0.01∼0.1mm이다.
그후, 도 1d에 나타낸 것과 같이, 패키지 기판(6)의 하면에 땜납 볼 또는 핀 등의 외부 전극(6b)(외부 단자)을 부착한다. 이와 같이 하여 본 실시예의 반도체장치(10)가 형성된다.
다음에, 도 1e∼도 1g를 참조하여, 이 반도체장치(10)의 실장방법과 작용에 대해 설명한다.
도 1e는, 반도체장치(10)를 실장 기판(7)에 탑재하였을 때의 구조 단면도이다. 도면에 나타낸 것과 같이, 실장 기판(7)의 표면의 전극(미도시)에, 반도체장치(10)의 패키지 기판(6) 하면의 외부 전극(6b)이 전기적으로 접속되고, 또한 고정된다.
다음에, 도 1f는, 반도체장치(10)를 실장 기판(7)에 탑재한 후, 반도체장치(10)의 덮개(1)를 제거한 후의 구조 단면도이다. 덮개(1)의 제거 방법에 대해서는 후술한다.
다음에, 도 1g는, 덮개(1)를 제거한 반도체장치(10)에 방열 휜(8)을 부착하였을 때의 구조 단면도이다.
방열 휜(8)의 형상, 재질은 특별히 한정되지 않는다.
방열 휜(8)의 고정방법은, 반도체장치(10)를 실장 기판에 탑재한 후, 열전도성 수지에 의해 부착하여 경화에 의해 접착하는 방법, 접착성 시이트를 거쳐 접착하는 방법 등이 있으며, 한정되는 것은 아니다.
이 방열 휜(8)은, 반도체 칩(5)에 직접적으로, 또는 얇으며 또한 열전도성이 높은 접착제(9)에 의해 접착되기 때문에, 반도체 칩(6)으로부터의 방열이 충분히 행해진다.
또한, 이 방열 휜(8)은, 양단은 링(2)에 고정되기 때문에 안정하고, 또한, 반도체 칩(5)에 과중한 압력이 걸리는 것을 방지할 수 있다.
본 실시예의 반도체장치는, 이상과 같이 구성되어 있기 때문에, 반도체장치의 실장 기판에의 탑재 전에는, 핸들링성이 우수하여 반도체 칩에 대미지를 일으키는 일이 없이 탑재할 수 있다. 또한, 실장 기판으로의 탑재 후에는 덮개 또는 히트 스프레더를 제거하여 방열 휜을 직접, 반도체 칩에 부착할 수 있기 때문에, 반도체장치의 방열성을 향상시킬 수 있다.
실시예 2:
본 발명의, 실시예 2에 따른 반도체장치에 대해, 도 1d를 참조하여 설명한다.
본 실시예 2에서는, 반도체 칩(5)이 패키지 기판(6) 위에, 링(2)과 덮개(1)(히트 스프레더)의 2층으로부터 밀봉되는 것에 있어서, 덮개(1)(또는 히트 스프레더(1))를 링(2)과 접착하는 접착제(3)와, 링(2)과 패키지 기판(6)을 접착하는 접착제(4)의 재질을 서로 다른 것으로 하고, 접착제(3)는 가열시에 용이하게 박리하는 것이 가능한 재질로 한다.
예를 들면, 구체적으로는, 가열시에 용이하게 박리하는 재질로서, 열가소성 테이프 재료를 사용한다.
이와 같은 구조로 하면, 100℃ 또는 그 이하의 온도로 승온하는 것으로 용이하게 덮개(1)(또는 히트 스프레더(1))를 제거할 수 있다. 재질은, 예를 들면, 열가소성 테이프 재료를 사용한다.
또한, 예를 들면, 반도체장치(1)를, 실장 기판에 탑재하기 위한 리플로에 건 후에, 냉각되기 전에 덮개(1)(또는 히트 스프레더(1))를 용이하게 제거하는 것이 가능하다.
이상 설명한 것과 같이, 본 실시예에 따르면, 핸들링성이 향상되고, 덮개의 제거가 용이하며, 또한 방열성의 향상을 도모할 수 있는 반도체장치를 얻을 수 있다.
실시예 3:
도 2는, 본 발명의 실시예 3에 따른 반도체장치를 설명하기 위한 도면으로, 도 2a는 덮개 및 링의 사시도, 도 2b는 반도체장치의 단면 구조도이다.
본 실시예에서는, 도 2a에 나타낸 것과 같이, 링 부재(2)는, 두께 방향의 중간 위치에 홈(2a)을 표면과 평행한 면에서 절단되고, 한쪽의 측면은 홈(2a)이 개구되어 있으며, 그 개구로부터, 덮개(1)(또는 히트 스프레더(1))를 슬라이드하여 맞물릴 수 있도록 한 것이다. 홈(2a)은, 덮개(1)를 맞물렸을 때, 반도체 칩(5)에 닿지 않는 위치에 설치한다.
도 2b는, 패키지 기판(6)에, 이와 같은 링 부재(2)를 접착제(4)로 접착하고, 또한, 덮개(1)를 홈(2)에 맞물려, 반도체장치(10)를 형성한 것의 단면도를 나타낸 것이다. 패키지 기판(6)에는, 미리 반도체 칩(5)이, 예를 들면 플립칩 접속되고, 봉지재(6a)에 의해 밀봉하여 고정되어 있다.
본 실시예에 따르면, 도 1g와 동일한 방열 휜(8)을 제거하기 전에, 용이하게 덮개(1)(또는 히트 스프레더(1))를 제거할 수 있다.
이상에서 설명한 것과 같이, 본 실시예에 따르면, 핸들링성이 향상되고, 덮개의 제거가 용이하며, 또한 방열성의 향상을 도모할 수 있는 반도체장치를 얻을 수 있다.
실시예 4:
도 3은, 본 발명의 실시예 4에 따른 반도체장치에 대해 설명하기 위한 도면으로, 도 3a는, 상온시의 반도체장치의 단면도, 도 3b는 가열시의 반도체장치의 단면도를 나타낸다.
도면에 나타낸 것과 같이, 본 실시예의 반도체장치(10)는, 패키지 기판(6)에 플립칩 접속 등으로 반도체 칩(5)이 접속, 고정되고, 봉지재(6a)에 의해 밀봉, 고정되어 있다.
패키지 기판(6)에는, 링 부재(2)가 접착제(4)에 의해 접착되어 있다.
본 실시예의 덮개(1)는, 캡 형태 또는 상자 형태로 형성되어 있으며, 평탄부(1a)의 가장자리부에서 다리부(1b)가 연장되어 있다.
다음에, 덮개(1)의 장착방법에 대해 설명한다.
우선, 도 3b에 나타낸 것과 같이, 덮개(1)를 가열하여 팽창시킨다. 팽창된 덮개(1)를 패키지 기판(6) 위에 링 부재(2)의 외측에 맞물려 넣는다.
이 덮개(1)가 상온으로 되돌아오면 그것의 내경이 수축하여, 도 3a에 나타낸 것과 같이, 덮개(1)는 링 부재(2)에 맞물린다.
또한, 도 3a의 상태의 반도체장치(10)를, 도 3b와 같이 가열하면, 덮개(1)가 팽창하여, 덮개(1)와 링(2)의 열팽창 차이에 의해 덮개(1)를 용이하게 제거하는 것이 가능하다.
이와 같이, 덮개(1)의 재료의 열팽창 계수를, 링 부재(2)의 재료의 열팽창보다 큰 것으로 하고, 승온한 덮개(1)를 링 부재(2)보다 외측에 놓은 것으로, 상온시에는, 도 3a와 같이 맞물리는 것이 가능하다.
여기에서, 링 부재(2)의 재료로서는, 예를 들면 Cu계의 합금을 사용할 수 있으며, 그것의 열팽창 계수는, α = 17ppm/k이다.
한편, 덮개(1)의 재료로서는, 수지재료를 사용할 수 있으며, 그것의 열팽창 계수는, α = 50ppm/k 이상이다.
이와 같이, 덮개(1)의 재료와 링 부재(2)의 재료 사이에서, 열팽창 계수에서, 20ppm/k 이상의 차이가 있으며, 50∼100℃의 승온시에서 덮개(1)를 제거가능하게 된다.
본 실시예에 따르면, 도 1g와 동일한 방열 휜(8)을 부착하기 전에, 용이하게 덮개(1)(또는 히트 스프레더(1))를 제거할 수 있다.
이상에서 설명한 것과 같이, 본 실시예에 따르면, 핸들링성이 향상되고, 덮개의 제거가 용이하며, 또한 방열성의 향상을 도모할 수 있는 반도체장치를 얻을 수 있다.
본 발명의 반도체장치는, 이상과 같이 구성되어 있기 때문에, 반도체장치의 실장 기판에의 탑재 전에는, 핸들링성이 우수하고 반도체 칩에 대미지를 일으키는 일 없이, 또한, 실장 기판에의 탑재 후에는 덮개 또는 히트 스프레더를 제거하여 방열 휜을 직접, 반도체 칩에 부착할 수 있기 때문에, 반도체장치의 방열성을 향상시킬 수 있다.

Claims (3)

  1. 패키지 기판 위에 반도체 칩을 전기적으로 접촉하여 밀봉하고, 상기 패키지 기판에 상기 반도체 칩을 둘러싸도록 링 부재를 부착하며, 더구나 상기 반도체 칩을 덮는 덮개 부재를 상기 링 부재에 부착한 반도체장치에 있어서,
    상기 링 부재의 상기 패키지 기판에의 부착을 손상시키지 않고 상기 덮개 부재를 상기 링 부재로부터 제거가능하게 형성한 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 링 부재를 제 1 접착제에 의해 상기 패키지 기판에 접착하고, 상기 덮개 부재를 제 2 접착제에 의해 상기 링 부재에 접착하는 동시에, 가열시에는, 상기 제 2 접착제의 접착력의 저하가, 상기 제 1 접착제의 접착력의 저하보다 큰 것을 특징으로 하는 반도체장치.
  3. 제 1항에 있어서,
    상기 링 부재의 두께 방향의 중간부에서 상기 반도체 칩보다 높은 위치에서, 한쪽의 측면으로 개구하는 동시에 링 부재의 내측 주위로 연장되는 홈을 설치하고, 이 홈에 상기 덮개를 끼워넣어지도록 한 것을 특징으로 하는 반도체장치.
KR10-2000-0026632A 1999-07-28 2000-05-18 반도체장치 KR100407747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11214363A JP2001044310A (ja) 1999-07-28 1999-07-28 半導体装置およびその搭載方法
JP11-214363 1999-07-28

Publications (2)

Publication Number Publication Date
KR20010049363A KR20010049363A (ko) 2001-06-15
KR100407747B1 true KR100407747B1 (ko) 2003-12-01

Family

ID=16654558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0026632A KR100407747B1 (ko) 1999-07-28 2000-05-18 반도체장치

Country Status (4)

Country Link
US (1) US6515360B2 (ko)
JP (1) JP2001044310A (ko)
KR (1) KR100407747B1 (ko)
TW (1) TW504777B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
TW561602B (en) * 2002-09-09 2003-11-11 Via Tech Inc High density integrated circuit packages and method for the same
US7094966B2 (en) * 2002-10-22 2006-08-22 International Business Machines Corporation Packaging integrated circuits with adhesive posts
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP4810235B2 (ja) * 2006-01-11 2011-11-09 株式会社東芝 半導体装置とそれを用いた電子部品モジュール
JP5211457B2 (ja) * 2006-09-19 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
US8611090B2 (en) 2010-09-09 2013-12-17 International Business Machines Corporation Electronic module with laterally-conducting heat distributor layer
US8779585B2 (en) 2011-08-05 2014-07-15 International Business Machines Corporation Implementing enhanced thermal conductivity in stacked modules
US8679900B2 (en) 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
US9018753B2 (en) * 2013-08-02 2015-04-28 Stmicroelectronics Pte Ltd Electronic modules
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
TWI555147B (zh) * 2015-03-20 2016-10-21 矽品精密工業股份有限公司 散熱型封裝結構及其散熱件
JP6627358B2 (ja) * 2015-09-17 2020-01-08 富士電機株式会社 半導体装置および電気装置
JP6477421B2 (ja) * 2015-10-29 2019-03-06 三菱電機株式会社 半導体装置
US10643913B2 (en) * 2017-12-06 2020-05-05 Google Llc Apparatus and mechanisms for reducing warpage and increasing surface mount technology yields in high performance integrated circuit packages
US12080614B2 (en) * 2020-10-26 2024-09-03 Mediatek Inc. Lidded semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174425A (ja) * 1997-06-03 1999-03-16 Lsi Logic Corp フリップチップパッケージ用高性能熱拡散装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353193A (en) * 1993-02-26 1994-10-04 Lsi Logic Corporation High power dissipating packages with matched heatspreader heatsink assemblies
US5313099A (en) * 1993-03-04 1994-05-17 Square Head, Inc. Heat sink assembly for solid state devices
JPH07142532A (ja) 1993-11-12 1995-06-02 Sharp Corp 回路部品の実装構造
US5789813A (en) * 1996-09-30 1998-08-04 Lsi Logic Corporation Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom
US5821161A (en) * 1997-05-01 1998-10-13 International Business Machines Corporation Cast metal seal for semiconductor substrates and process thereof
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US6172878B1 (en) * 1997-12-27 2001-01-09 Canon Kabushiki Kaisha Multi-element module and production process thereof
US6165612A (en) * 1999-05-14 2000-12-26 The Bergquist Company Thermally conductive interface layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174425A (ja) * 1997-06-03 1999-03-16 Lsi Logic Corp フリップチップパッケージ用高性能熱拡散装置

Also Published As

Publication number Publication date
US6515360B2 (en) 2003-02-04
KR20010049363A (ko) 2001-06-15
US20010040288A1 (en) 2001-11-15
JP2001044310A (ja) 2001-02-16
TW504777B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
KR100407747B1 (ko) 반도체장치
KR100222157B1 (ko) 반도체 패키지
KR100407746B1 (ko) 반도체장치
US5218759A (en) Method of making a transfer molded semiconductor device
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
US6342730B1 (en) Low-pin-count chip package and manufacturing method thereof
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US5175612A (en) Heat sink for semiconductor device assembly
US5610442A (en) Semiconductor device package fabrication method and apparatus
JP4103342B2 (ja) 半導体装置の製造方法
CA2453003A1 (en) Use of diverse materials in air-cavity packaging of electronic devices
JPWO2011042982A1 (ja) 半導体装置の製造方法
US20070152318A1 (en) Structure and process of chip package
JP2004119881A (ja) 半導体装置及びその製造方法
US20040245653A1 (en) Flip chip package having protective cap and method of fabricating the same
US6281045B1 (en) Semiconductor apparatus, manufacturing method thereof and electronic apparatus
JP2009302556A (ja) 半導体装置
WO2007143661A2 (en) Thermally enchanced bga packages and methods
JP4626445B2 (ja) 半導体パッケージの製造方法
KR100745644B1 (ko) 패키지 구조
US20210407874A1 (en) System and Method for a Device Package
US20020145207A1 (en) Method and structure for integrated circuit package
KR100631875B1 (ko) 마이크로 전자 부품 패키지 및 그 제조 방법
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
KR940011380B1 (ko) 반도체 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee