KR100631875B1 - 마이크로 전자 부품 패키지 및 그 제조 방법 - Google Patents

Abstract

본 발명은 높은 기계적 강도와 가격 절감효과를 동시에 만족하면서, 허메틱실링(hermetic sealing)을 유지할 수 있는 마이크로 전자 부품 패키지 및 그 제조 방법에 관한 것으로서, 본 발명은 상부 방향이 오픈된 수납공간이 형성된 세라믹 재질의 패키지몸체에 형성된 수납공간에 플립칩 본딩에 의하여 마이크로 전자 부품, 진동자, 쏘 필터를 포함하는 하나 이상의 마이크로 전자부품을 장착한 후, 상기 패키지몸체의 오픈된 상부면을 유기화합물 계열의 리드베이스로 덮고, 그 상부에 다시 금속층을 형성한 것으로서, 이때 금속층과 세라믹 재질의 패키지몸체가 일부 접합되어 허메틱 실링을 구현토록 함으로서, 완벽한 실링과 높은 기계적 강도를 동시에 만족시킨다.

수정 진동자, 마이크로 전자 부품, 표면탄성파 필터, 허메틱 실링, 플립칩본딩

Description

마이크로 전자 부품 패키지 및 그 제조 방법{Pakage for microelectric device and method for manufacturing thereof}

도 1의 (a) ~ (c)는 종래 마이크로 전자 부품 패키징 구조를 나타낸 도면이다.

도 2는 종래 다른 방식의 마이크로 전자 부품 패키징 구조를 나타낸 도면이다.

도 3은 본 발명에 의한 마이크로 전자 부품 패키징 구조를 나타낸 단면도이다.

도 4a ~ 도 4f는 본 발명에 의한 마이크로 전자 부품 패키지의 제조 공정을 순차적으로 나타낸 공정도이다.

도 5는 본 발명에 의한 마이크로 전자 부품 패키지에 있어서, 금속층의 상세 구조를 보인 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

31,41 : 패키지 몸체

32,42 : 마이크로 전자 부품

33,43,44 : 리드베이스

34 : 금속층

본 발명에 마이크로 전자 부품의 패키지에 관한 것으로서, 보다 상세하게는 높은 기계적 강도와 가격 절감효과를 동시에 만족하면서, 허메틱실링(hermetic sealing)을 유지할 수 있는 마이크로 전자 부품 패키지 및 그 제조 방법에 관한 것이다.

통상적으로, 전자부품의 패키지는 세라믹, 리드프레임, 인쇄회로기판, 써킷 테이프 또는 써킷 필름과 같은 기판에 마이크로 전자 부품이 장착되고, 상기 마이크로 전자 부품과 기판이 전기적으로 연결되며, 상기 기판에 외부 장치와 전기적으로 연결될 수 있도록 입출력 부재가 형성된 것으로서, 습기, 먼지, 온도 및 기계적 충격과 같은 외부 환경으로부터 마이크로 전자 부품을 보호하고, 또한 상기 마이크로 전자 부품이 외부 장치에 일정한 외형을 가지며 안정적으로 연결되도록 하며, 더불어 마이크로 전자 부품의 열을 외부에 효율적으로 방출시키기 위하여 사용된다.

그런데, 최근들어, CMOS 센서, 기계적 진동을 이용하는 각종 MEMS 계열 소자, 수정 진동자, SAW(Surface acoustic wave) 필터, FBAR(Film-bulk acoustic resonator) 필터 등과 같이, 빛을 감지하거나 기계적 진동을 이용한 마이크로 전자부품들이 많이 개발되고 이용되고 있다. 이러한 마이크로 전자 부품들은 공통적으로 패키지의 내부에 빈 공간이 있어야 하며, 이 공간에 이물질(수분 또는 먼지)등이 존재하지 않아야 하기 때문에, 외부로부터 완벽하게 밀봉되어 있어야 한다.

따라서, 이러한 마이크로 전자부품의 패키지에서는 완벽한 수준의 차단을 구현하면서, 기계적, 전기적 특성을 만족시키기 위해, 세라믹과 금속 접합을 이용하여 허메틱 실링(hermetic sealing)을 구현한다.

도 1의 (a) 내지 (c)에 허메틱 실링을 구현하는 종래의 대표적인 마이크로 전자 부품 패키지 구조를 나타낸다.

종래의 패키지 구조는 도 1의 (a)에 도시된 바와 같이, 리드베이스(11a)의 전후면에 Ni 도금층(11b)과 Au 도금층(11c)를 형성하고, 그 하면의 접합될 부위에 브레이징(brazing)용으로서, Au 80%, Sn 20%으로 이루어진 땜납(11d)를 부착한다.

이때, 상기 리드 베이스(11a)는 Fe-Ni-Co합금으로 이루어진 일명 KOVAR 소재로 불려지는 재료로 구현되는데, 상기 KOVAR 소재는 열팽창률이 세라믹소재와 동일하여, 세라믹소재와의 접합후 수축, 팽창에 따른 파손을 방지할 수 있다.

다음으로, 도 1의 (b)에 도시된 바와 같이, HTCC 공법에 의하여 다수의 장방형 세라믹 시트를 적층/압착하여 형성된 패키지 몸체(12)를 구비한다.

상기 패키지몸체(12)에는 마이크로 전자 부품들을 실장할 수 있는 소정의 수 납공간(12a)이 형성되며, 상기 패키지몸체(12)의 상부 접합면상에는 상기 리드(11)와의 접합이 잘 이루어지도록, W(13a)를 인쇄후 소성하고, 그 위에 Ni도금층(13b), Au도금층(13c)을 형성한다. 상기 패키지 몸체(12)에는 내부에 장착되는 마이크로 전자부품(14)을 외부(예를 들어, 인쇄회로기판등)와 전기적으로 연결하기 위한 구성이 더 포함되며, 더불어, 마이크로 전자부품(14)에서 발생되는 열을 방출하기 위한 구조를 더 포함할 수 있다.

그리고, 도 1의 (c)에 도시된 바와 같이, 상기 패키지 몸체(12)의 내부 수납공간(12a)에 플립칩 본딩에 의하여 해당 마이크로 전자부품(14)을 장착한 후, 상기 패키지몸체(12)의 상부면과 상기 리드(11)의 하부면을 접촉시킨 후, 심 실링(seam sealing), 용점, 융착 등의 방법에 의하여, 상기 땜납(11d)를 녹여 패키지몸체(12)와 리드(11)를 접합시킨다.

이러한 종래의 패키지 구조의 경우, 밀봉재료로 사용되는 땜납(11d)이 Au를 포함하여야 하기 때문에, 재료비가 높아진다는 문제점이 있으며, 또한, 상기 Au와 Sn으로 이루어진 땜납(11d)의 녹는 점이 280도로서, 융착 온도가 높기 때문에, 고온전용의 리플로우(reflow) 장치가 필요하며, 플럭스(flux)를 사용할 수 없기 때문에, 소량의 수소를 사용하는 분위기를 유지시켜야 하는 등, 밀봉 공정에 많은 어려움이 따른다. 또한, 밀봉시의 높은 공정온도로 인하여, 내부에 장착되는 마이크로 전자 부품(12)에 열적 손상이 나타날 수 있으며, 고온에서 분해되는 각종 재료는 전혀 사용할 수 없다는 문제점이 있다. 또한, 전기용접에 의해 상기 땜납(11d)을 녹이는 경우, 용접 불똥이 발생되어 내부 수납공간(12a)을 오염시킬 수 있다. 더불어, 패키지 하나당 밀봉 공정을 수행하여야 하기 때문에, 생산성이 떨어지고, 불량 여부의 검사에 비용이 많이 소모되는등 여러 문제점을 갖고 있다.

이러한 문제점들을 해결하고자, 도 2에 도시된 바와 같이, 드라이 필름 또는 에폭시 필름, 폴리이미드 필름을 이용한 칩 스케일 패키지 방식이 제안되었다.

도 2를 참조하면, 상기 종래의 칩 스케일 패키지 방식은 다수의 마이크로 전자 부품(22)에 솔더볼(23)을 형성한 후, 상기 솔더볼(23)을 통해 마이크로 전자 부품(22)을 웨이퍼(21) 상에 플립칩 본딩방식에 의하여 일정 간격으로 장착 한 후, 그 상부에 에폭시 계열의 드라이필름 혹은 에폭시 필름 혹은 폴리이미드 필름중의 하나로 선택되는 필름(24)을 코팅한다. 그리고, 상기 마이크로 전자 부품(22) 사이에 존재하는 여분의 필름(24)을 제거한 후, 그 상부에 금속 전도체를 형성하고, 필름(24)의 표면을 다시 티타늄/구리/니켈등으로 전기도금하여, 수분이 침투하지 않도록 금속층을 형성한다. 이후, 다이싱공정에 의하여, 개별 소자 단위로 절단하여 완성한다.

이상의 방식으로 패키징할 경우, 패키지 사이즈를 소형화할 수 있고, 다수의 마이크로 전자 부품에 대한 패키지를 하나의 시트 상에서 동시에 수행할 수 있기 때문에, 생산성이 우수하며, 가격절감, 고온 공정이 불필요하는 등 많은 부분에서 개선이 가능하다.

그러나, 이러한 칩 스케일의 패키지는, 마이크로 전자 부품(22)의 보호를 매우 얇은 필름 층(24)과 수십 ㎛내의 도금층이 담당하게 되므로, 기계적 강도가 약해 외부로부터 조금이라도 충격이 가해지거나 열적 스트레스에 의해 전기적 접촉이 단선될 수 있는 등의 문제점이 여전히 존재한다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 높은 기계적 강도와 가격 절감효과를 동시에 만족하면서, 허메틱실링(hermetic sealing)을 유지할 수 있는 마이크로 전자 부품 패키지 및 그 제조 방법을 제공하는 것이다.

상술한 목적을 달성하기 위한 구성수단으로서, 본 발명의 마이크로 전자 부품 패키지는, 상부 방향이 오픈된 수납공간이 형성된 세라믹 재질의 패키지몸체; 상기 패키지몸체에 형성된 수납공간에 플립칩 본딩에 의하여 장착되는 하나 이상의 마이크로 전자 부품; 상기 패키지몸체의 오픈된 상부면을 덮어 내부 수납공간을 밀폐시키는 유기화합물 계열의 물질로 이루지는 리드베이스; 상기 리드베이스의 상부 및 패키지몸체의 일부영역에 걸쳐 형성되며, 세라믹재질의 패키지 몸체와 접합되는 금속층으로 이루어지는 것을 특징으로 한다.

상기 본 발명에 의한 마이크로 전자 부품 패키지에 있어서, 상기 리드베이스 는 수지 또는 필름형태의 에폭시 또는 폴리이미드인 것을 특징으로 한다.

또한, 상기 본 발명에 의한 마이크로 전자 부품 패키지에 있어서, 상기 금속층은 구리도금층과 니켈도금층이 적층 형성된 것임을 특징으로 한다.

더하여, 본 발명에 의한 마이크로 전자 부품 패키지 제조 방법은 상술한 목적을 달성하기 위한 구성수단으로서, 상부방향이 오픈된 복수의 수납공간이 일정 간격으로 구비되는 세라믹 베이스를 형성하는 단계; 다수의 마이크로 전자 부품을 각각 상기 세라믹 베이스의 수납공간 내부에 플립칩본딩하는 단계; 마이크로 전자 부품이 플립칩본딩된 상기 세라믹 베이스의 상부면 전체에 유기화합물계열로 이루어진 리드베이스층을 형성하는 단계; 상기 세라믹 베이스상부의 각 수납공간사이에 위치한 소정 영역의 리드베이스층을 제거하여, 각 수납공간상부를 덮는 다수의 리드베이스를 형성하는 단계; 상기 다수 리드베이스 및 노출된 세라믹베이스 상부면에 금속층을 형성하는 단계; 및 상기 세라믹베이스의 상기 수납공간사이를 절단하는 단계를 포함하여 이루어진다.

상기 본 발명에 의한 마이크로 전자 부품 패키지 제조 방법에 있어서, 상기 리드베이스층을 형성하는 단계는 에폭시 또는 폴리이미드로 이루어진 수지 혹은 필름 혹은 드라이필름을 상기 세라믹베이스 상부에 라미네이팅한 후, 경화시키는 단계인 것을 특징으로 한다.

또한, 본 발명에 의한 마이크로 전자 부품 패키지 제조 방법에 있어서, 상기 리드베이스층을 형성하는 단계는, 0.1~0.5 Torr의 진공상태에서 30초~60초의 시간이 경과한 후, 8~15psi의 압력과 30~200도의 온도조건속에서 에폭시 혹은 폴리이미 드 필름을 3분~4분 동안 라미네이팅하여, 수납공간의 내부를 밀폐시킨 후, 열풍 오븐을 통해 경화시키는 단계로 구현될 수 도 있고, 또한, 상압상태의 롤라미네이팅 방식 또는 프레스 방식중 하나로 선택 구현될 수 있으며, 온도 및 압력은 재료에 따라 변동될 수 있다.

또한, 본 발명에 의한 마이크로 전자 부품 패키지 제조 방법에 있어서, 상기 다수 리드베이스를 형성하는 단계는, 상기 세라믹베이스의 수납공간 사이에 형성된 절단선을 기준으로 소정 거리까지를 리드베이스층을 제거하는 단계인 것을 특징으로 한다.

더하여, 상기 본 발명에 의한 마이크로 전자 부품 패키지 제조 방법에 있어서, 상기 금속층을 형성하는 단계는, 상기 세라믹베이스 및 리드베이스상에 잘 부착되도록, 우선 소정 두께로 박막 스퍼터링 공정을 수행하여, 금속박막층을 형성하고, 상기 금속박막층상에 소정 두께로 구리도금층을 형성한 후, 상기 구리도금층상에 니켈 도금층을 형성하는 단계이다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 동일한 번호가 부여된 구성요소는 동일한 기능을 수행하는 것으로 이해될 수 있다.

도 3은 본 발명에 의한 마이크로 전자 부품 패키지의 구조를 나타낸 도면이다.

상기 도 3을 참조하면, 본 발명에 마이크로 전자 부품 패키지(30)는, 그 내 부에 상부방향이 오픈된 소정의 수납공간을 구비한 세라믹 재질로 이루어진 패키지몸체(31)와, 상기 패키지몸체(31)의 수납공간 내부에 플립칩 본딩에 의하여 장착되는 하나 이상의 마이크로 전자 부품(32)과, 에폭시 또는 폴리이미드계열의 물질로 이루어지며 상기 패키지몸체(31) 상부면에 형성되어 수납공간의 상부 오픈면을 덮는 리드베이스(33)와, 상기 리드베이스(33)의 상부에서 패키지몸체(31)의 일부영역에 걸쳐 형성되는 금속층(34)으로 이루어진다.

상기에서, 패키지몸체(31)는 도 1에 보인 종래 마이크로 전자 부품 패키지에 있어서의 패키지몸체(12)와 마찬가지로 HTCC 공법에 의하여 각각의 형상을 갖는 다수의 세라믹 시트를 적층한 후 압착하여 형성할 수 있다. 다만, 상기 패키지몸체(31)의 내부에는 상부방향이 오픈된 소정 크기의 수납공간이 형성되며, 세라믹 소재로 이루어진다. 상기 패키지몸체(31)의 수납공간의 크기는 실장되는 마이크로 전자 부품의 크기 및 요구되는 실장면적에 따라 결정된다.

그리고, 상기 패키지몸체(31)의 수납 공간 내부에는 하나 이상의 마이크로 전자 부품(32)이 플립칩본딩에 의해 장착된다. 일반적으로 플립칩 본딩은 마이크로 전자 부품의 전극패드에 직접 돌기를 만들어, 상기 전극패드를 실장면에 직접 본딩하는 방식으로서, 이에 의하면, 상기 마이크로 전자 부품(32)의 기판부분이 상부방향을 향하게 된다.

따라서, 상기 에폭시 또는 폴리이미드 계열의 수지 혹은 필름 혹은 드라이필 름으로 형성된 리드베이스(33)는 상기 패키지몸체(31)의 상부면과 상기 플립칩본딩된 마이크로 전자 부품(32)의 상부면에 지지되며, 패키지몸체(31) 수납공간 상부의 오픈영역을 덮어, 내부를 밀폐시킨다.

그리고, 상기 금속층(34)은 상기 리드베이스(33)의 상부면에서 및 패키지몸체(31)의 일부 영역까지 걸치도록 금속박막으로 형성된다. 상기 금속층(34)은 구리도금층과 니켈도금층을 적층하여 형성할 수 있다. 상기 금속층(34)은 세라믹재질로 이루어진 패키지몸체(31)와는 세라믹-금속접합이 이루어져 허메틱 실링을 구현한다.

따라서, 본 발명에 의한 마이크로 전자 부품 패키지는, 1차적으로 에폭시 또는 폴리이미드 계열로 이루어진 리드베이스(33)로 마이크로 전자 부품(32)의 상부 오픈된 영역을 덮어, 큰 이물질의 침입을 방지하고, 이어서 2차적으로 금속층(34)으로 허메틱 실링을 구현하여, 수분을 포함한 미세한 이물질의 칩입을 저지시킨다.

더불어, 본 발명의 마이크로 전자 부품 패키지는 세라믹재질로 이루어진 패키지몸체(31)에 의해서 마이크로 전자 부품(32)의 하부와 측벽을 형성함으로서, 보다 견고한 패키징 구조를 구현할 수 있으면서, KOVAR에 비하여 현저히 낮은 가격의 에폭시 또는 폴리이미드 계열의 재료를 이용하여 리드베이스(33)를 구현함으로서, 가격 절감 효과를 얻을 수 있다.

또한, 본 발명에 의한 마이크로 전자 부품 패키지는 다수의 소자를 웨이퍼(혹은 시트)단위로 동시에 제작할 수 있어 생산성을 향상시킨다.

도 4a ~ 도 4f는 본 발명에 의한 마이크로 전자 부품 패키지의 제조 공정을 순차적으로 나타낸 공정도이다.

먼저, 도 4a에 도시된 바와 같이, 일정 간격으로 복수의 수납공간이 형성된 세라믹베이스(41)를 형성한다. 상기 세라믹베이스(41)는 다수의 세라믹 시트를 적층하여 형성될 수 있으며, 이때, 상부층에 적층되는 소정의 세라믹 시트의 동일 위치에 일정 간격으로 펀칭을 수행함으로서, 복수의 수납공간 형성이 가능하다.

이어서, 상기 세라믹베이스(41) 내부에 일정 간격으로 형성된 다수의 수납공간내에 마이크로 전자 부품(42)을 각각 플립칩 본딩한다. 도 4b는 수납공간내에 마이크로 전자 부품(42)들이 플립칩본딩된 상태를 나타낸다.

상기와 같이, 마이크로 전자 부품(42)이 모두 플립칩본딩되면, 에폭시 또는 폴리이미드계열의 수지 혹은 필름 혹은 드라이필름으로 상기 세라믹베이스(41)의 상부면 전체를 덮어 리드베이스층(43)을 도 4c에 도시된 바와 같이 형성한다. 상기 리드베이스층(43)은 에폭시 또는 폴리미이드계열의 수지를 도포하거나, 필름을 라미네이팅하여 형성할 수 있는데, 필름형태로 라미네이팅하는 경우, 소정의 진공상태에서, 필름에 소정 압력을 가하여 상기 세라믹베이스(41)의 상부에 붙인 후, 경화시키게 된다. 이 경우, 상기 리드베이스층(43)이 세라믹베이스(41)의 상부에 완전히 밀착되어, 마이크로 전자 부품(43)이 장착된 수납공간을 진공상태로 밀폐시킬 수 있다. 그런데, 압력이나 온도 조건이 너무 과할 경우, 상기 수지나 필름이 마이크로 전자 부품(43)과 세라믹베이스(41)사이의 빈 공간으로 깊에 유입되어, 마이크로 전자 부품(43)의 동작에 영향을 미칠수 도 있다. 이에 적절한 조건으로 리드베 이스층(43)을 형성할 필요가 있으며, 이에 대한 여러 실험결과, 진공상태에서 0.1~0.5 Torr의 진공상태에서 30초~60초의 시간이 경과한 후, 8~15psi의 압력과 60~200도의 온도조건속에서 에폭시 혹은 폴리이미드 필름을 3분~4분 간 라미네이팅한다. 이 경우, 마이크로 전자 부품(42)이 수납된 공간에 대해서 마이크로 전자 부품(42)의 손상없이 적절한 밀폐가 이루어질 수 있다. 이와 같이 라미네이팅이 완료된 후에는 열풍 오븐을 통해 상기 리드베이스층(43)을 경화시킨다. 이외에도 상기 리드베이스층(43)을 형성하는 방법은 상압 상태의 롤라미네이팅 방식이나 프레스 방식을 사용할 수 있으며, 온도 및 압력 조건은 재료에 따라서 변경된다.

상기와 같이, 리드베이스층(43)이 형성되면, 도 4d에 도시된 바와 같이, 상기 수납공간 사이의 세라믹베이스(41) 상부표면에 형성된 리드베이스층(43)의 일부를 제거하여 각 수납공간의 상부 커버로서 기능하는 리드베이스(44)를 형성한다. 상기 리드베이스층(43)이 제거되는 영역은 각 수납공간 사이의 절단선을 기준으로 소정 간격내의 영역에 해당되며, 이는 금속층과 허메틱 실링되는 영역이 된다.

상기와 같이 다수 소자에 대한 리드베이스(44)를 동시에 형성한 후, 도 4e에 도시된 바와 같이, 상기 리드베이스(44) 및 노출된 세라믹베이스(41)의 상부면에 금속층(45)을 도금한다.

이때, 상기 금속층(45)과 세라믹베이스(41)가 접하는 부위에서는 세라믹-금속 접합에 의한 허메틱 실링이 이루어진다.

마지막으로, 상기 세라믹베이스(41)를 절단선을 따라 절단한다. 이에, 다수 마이크로 전자 부품(46)에 대한 패키징이 동시에 완료된다.

상기에서, 금속층(45)은, 도 5에 도시된 바와 같이, 상기 세라믹베이스(41) 및 리드베이스(44)상에 잘 부착되도록, 우선 소정 두께(예를 들어, 0.3~1㎛)로 박막 스퍼터링 공정을 수행하여, 금속박막층(45a)을 형성하고, 상기 금속박막층(45a)상에 소정 두께(예를 들어, 10~20㎛)로 구리도금층(45b)를 형성한다. 상기 구리도금층(45b)은 도금을 용이하게 하면서, 완충기능을 수행한다. 그리고, 상기 구리도금층(45b)의 상부면에 부식방지를 위하여 대략 5㎛이하의 니켈 도금층(45c)을 형성하는 순서로 이루어질 수 있다.

이와 같이, 금속층(45)은 수분과 같은 미세한 이물질을 마이크로 전자 부품(42)이 실장된 진공영역으로 칩입하는 것을 방지할 수 있으며, 더불어, 상기와 같이 형성된 마이크로 전자 부품 패키지는 세라믹으로 이루어진 패키지몸체(41')가 외부로부터의 기계적인 충격으로부터 내부 마이크로 전자 부품(42)을 보호하므로, 종래 칩 스케일 패키지 방식의 드라이필름보다 견고하게 안전하게 마이크로 전자 부품(42)을 보호할 수 있게 된다.

이상에서는 본 발명의 구체적인 실시예에 관해 설명하였으나, 본 발명은 상기 설명된 실시예에 한정되지 않으며, 본 발명의 요지를 변경하지 않는 범위내에서 다양한 변형이 이루어질 수 있다.

상술한 바와 같이, 본 발명에 의한 마이크로 전자 부품 패키지은 우선적으로 세라믹 패키지를 통해 외부의 기계적 충격으로부터 마이크로 전자 부품을 보호함으로서, 기계적 충격에 강한 특성을 유지할 수 있으며, 더불어, 상부 리드를 고가의 KOVAR 소재가 아닌 유기화합물 계열의 수지로 사용함으로서, 가격을 절감시킬 수 있으며, 1차적으로 큰 이물질 침입은 상기 드라이필름의 리드베이스로 차단하고, 수분과 같은 미세한 이물질 칩입은 상기 금속층과 세라믹간의 허메틱 실링을 통해 차단함으로서, 내부 진공영역에 대한 기밀 신뢰성을 유지할 수 있다.

더불어, 본 발명에 의한 마이크로 전자 부품 패키지 제조 방법은 패키지 공정을 개별적으로 수행하지 않고, 다수의 마이크로 전자 부품에 대하여 동시에 진행할 수 있으며, 특히 밀봉공정이 다수 마이크로 전자 부품에 대해서 동시에 진행됨으로서, 생산성을 향상시킬 수 있는 우수한 효과가 있다.

Claims (8)

1. 상부 방향이 오픈된 수납공간이 형성된 세라믹 재질의 패키지몸체;

   상기 패키지몸체에 형성된 수납공간에 플립칩 본딩에 의하여 장착되는 하나 이상의 마이크로 전자 부품;

   상기 패키지몸체의 오픈된 상부면을 덮어 내부 수납공간을 밀폐시키는 유기화합물 계열의 물질로 이루지는 리드베이스; 및

   상기 리드베이스의 상부 및 패키지몸체의 일부영역에 걸쳐 형성되며, 세라믹재질의 패키지 몸체와 접합되는 금속층으로 이루어지는 것을 특징으로 하는 마이크로 전자 부품 패키지.
2. 제 1 항에 있어서,

   상기 리드베이스는 수지 또는 필름형태의 에폭시 또는 폴리이미드, 혹은 드라이필름인 것을 특징으로 하는 마이크로 전자 부품 패키지.
3. 제 1 항에 있어서,

   상기 금속층은 구리도금층과 니켈도금층이 적층 형성된 것임을 특징으로 하는 마이크로 전자 부품 패키지.
4. 상부방향이 오픈된 복수의 수납공간이 일정 간격으로 구비되는 세라믹 베이스를 형성하는 단계;

   다수의 마이크로 전자 부품을 각각 상기 세라믹 베이스의 수납공간 내부에 플립칩본딩하는 단계;

   마이크로 전자 부품이 플립칩본딩된 상기 세라믹 베이스의 상부면 전체에 유기화합물계열로 이루어진 리드베이스층을 형성하는 단계;

   상기 세라믹 베이스상부의 각 수납공간사이에 위치한 소정 영역의 리드베이스층을 제거하여, 각 수납공간상부를 덮는 다수의 리드베이스를 형성하는 단계;

   상기 다수 리드베이스 및 노출된 세라믹베이스 상부면에 금속층을 형성하는 단계; 및

   상기 세라믹베이스의 상기 수납공간사이를 절단하는 단계를 포함하는 마이크로 전자 부품 패키지 제조 방법.
5. 제 4 항에 있어서,

   상기 리드베이스층을 형성하는 단계는 에폭시 또는 폴리이미드로 이루어진 수지 혹은 필름 혹은 드라이필름을 상기 세라믹베이스 상부에 라미네이팅한 후, 경화시키는 단계인 것을 특징으로 하는 마이크로 전자 부품 패키지 제조 방법.
6. 제 5 항에 있어서,

   상기 리드베이스층을 형성하는 단계는

   진공상태에서 소정 시간 경과 후, 8~15psi의 압력과 60~200도의 온도조건속 에서 에폭시 혹은 폴리이미드 필름을 3분~4분 동안 라미네이팅하여, 수납공간의 내부를 밀폐시킨 후, 열풍 오븐을 통해 경화시키는 단계인 것을 특징으로 하는 마이크로 전자 부품 패키지 제조 방법.
7. 제 4 항에 있어서, 상기 다수 리드베이스를 형성하는 단계는

   상기 세라믹베이스의 수납공간 사이에 형성된 절단선을 기준으로 소정 거리까지를 리드베이스층을 제거하는 단계인 것을 특징으로 하는 마이크로 전자 부품 패키지 제조 방법.
8. 제 4 항에 있어서, 상기 금속층을 형성하는 단계는

   상기 세라믹베이스 및 리드베이스상에 잘 부착되도록, 우선 소정 두께로 박막 스퍼터링 공정을 수행하여, 금속박막층을 형성하고,

   상기 금속박막층상에 소정 두께로 구리도금층을 형성한 후,

   상기 구리도금층상에 니켈 도금층을 형성하는 단계인 것을 특징으로 하는 마이크로 전자 부품 패키지 제조 방법.

Images