JP2008124348A - 電子デバイスおよびその製造方法 - Google Patents
電子デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2008124348A JP2008124348A JP2006308497A JP2006308497A JP2008124348A JP 2008124348 A JP2008124348 A JP 2008124348A JP 2006308497 A JP2006308497 A JP 2006308497A JP 2006308497 A JP2006308497 A JP 2006308497A JP 2008124348 A JP2008124348 A JP 2008124348A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic device
- wafer
- electrode
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】中空部と貫通ビアとを備えた電子デバイスにおいてその機械的強度を高め、信頼性を向上せしめた電子デバイスおよびその製造方法を提供する。
【解決手段】機能素子11が形成され、表面電極12と裏面電極16とが貫通ビア13内の導電体15により電気的に接続されたチップ10と、側壁部26とキャップ17にてキャビティ18よりなる中空部を構成した電子デバイス1において、チップ10の機能素子11および表面電極12がキャビティ18に収納されるようキャップ17がチップ10に接合され、キャップ17とチップ10との接合部はその外周面に絶縁膜19が形成されている。これにより、キャップ17とチップ10とが単に接合されているだけでなく、絶縁膜19により一体化され、この結果、電子デバイス1の機械的強度を高めることができる。
【選択図】図1
【解決手段】機能素子11が形成され、表面電極12と裏面電極16とが貫通ビア13内の導電体15により電気的に接続されたチップ10と、側壁部26とキャップ17にてキャビティ18よりなる中空部を構成した電子デバイス1において、チップ10の機能素子11および表面電極12がキャビティ18に収納されるようキャップ17がチップ10に接合され、キャップ17とチップ10との接合部はその外周面に絶縁膜19が形成されている。これにより、キャップ17とチップ10とが単に接合されているだけでなく、絶縁膜19により一体化され、この結果、電子デバイス1の機械的強度を高めることができる。
【選択図】図1
Description
本発明は、例えばSAW(Surface Acoustic Wave)フィルタ、固体撮像素子、受光素子、MEMS(Micro Electro Mechanical System)、GaAsFET(Field Effect Transistor)に代表される高周波デバイス等の機能素子が中空部に収められ、かつ機能素子が形成されたチップに貫通ビアを有する電子デバイスおよびその製造方法に関する。
従来、携帯電話、情報通信端末等の電子機器の小型、軽量化に伴い、電子機器に搭載される電子デバイスへの小型、軽量化への要望が強まっている。中空部を有する電子デバイスに関してもその例外ではなく、図10に示すように、機能素子51を形成したチップ52内部に貫通ビア53を設けて表面電極54を、裏面電極(図示されていない)に接続し、封止樹脂56を介してチップ52と、このチップ52の機能素子51が設けられている面を覆うキャップ57とを接合してなる電子デバイス50およびその製造方法が、特許文献1において提案されている。
この電子デバイス50は以下の手順で製造される。すなわち、機能素子51と表面電極54とが形成されたウェハ(最終的にチップ52となる部分)表面に、機能素子51を取り囲むよう配置した封止樹脂56による枠体を介して、キャップ57となる基板を接合する。次に、ウェハ裏面からチップ52を貫通して表面電極54に達するビア53を形成すると同時に、個々のチップ52に分割するようエッチングし、さらに枠体もチップ52のサイズに合わせてキャップ57に達する深さまでエッチングして溝を形成する。次に、それらの全表面に絶縁膜58を形成した後、貫通ビア53の底部の絶縁膜58を除去して導電体59を埋め込み形成し、最後に、キャップ57を前記溝に沿って分割することで個々の電子デバイス50を得る(詳しくは、特開2006−19428号公報の図3等を参照のこと)。
特開2006−19428号公報
しかしながら、このようにして得られた電子デバイス50には機械的強度が弱いという課題があった。
例えば機能素子51がSAWの場合、チップにはタンタル酸リチウム、ニオブ酸リチウム等の圧電性単結晶基板、もしくはチタン酸鉛、チタン酸ジルコン酸鉛等の圧電セラミック基板が使用される。また機能素子51が固体撮像素子や受光素子、高周波デバイス等の半導体の場合、チップにはシリコン単結晶ウェハまたはガリウムヒ素等の化合物ウェハが使用される。これらはすべて脆性材料であり外力の印加に対し極めて脆い性質を有している。加えて、これらのチップ内部に設けられた貫通ビア53はチップの強度をより低下させる。
例えば機能素子51がSAWの場合、チップにはタンタル酸リチウム、ニオブ酸リチウム等の圧電性単結晶基板、もしくはチタン酸鉛、チタン酸ジルコン酸鉛等の圧電セラミック基板が使用される。また機能素子51が固体撮像素子や受光素子、高周波デバイス等の半導体の場合、チップにはシリコン単結晶ウェハまたはガリウムヒ素等の化合物ウェハが使用される。これらはすべて脆性材料であり外力の印加に対し極めて脆い性質を有している。加えて、これらのチップ内部に設けられた貫通ビア53はチップの強度をより低下させる。
一方、キャップ57の素材としてはガラスやシリコン等が用いられ、これらもチップ52と同じく脆性材料であり、外力の印加に対し極めて脆い性質を有している。
また、例えば特許文献1に開示されている構造では、封止樹脂56および絶縁膜58を介してチップ52とキャップ57とを単に接合させて内側に中空部を構成しているのみであり、電子デバイスの構造的強度を高める機能は特に担っていない。
また、例えば特許文献1に開示されている構造では、封止樹脂56および絶縁膜58を介してチップ52とキャップ57とを単に接合させて内側に中空部を構成しているのみであり、電子デバイスの構造的強度を高める機能は特に担っていない。
従って、これらの部材により構成される電子デバイス50は、総じて機械的外力や衝撃に対して弱く、部材が破壊されやすくなり故障が発生しやすくなる。特にこれらの電子デバイスが携帯機器に搭載された場合、これらが据え置き型の電子機器に搭載された場合よりも外力の集中にさらされる機会が増えるため、故障に至る危険がより高くなる。
本発明は上記課題を解決するためになされたもので、中空部と貫通ビアとを備えた電子デバイスにおいてその機械的強度を高め、信頼性を向上せしめた電子デバイスおよびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の電子デバイスは、一方の面に機能素子および表面電極が形成され、前記一方の面と反対側の他方の面に裏面電極が形成されているチップと、前記チップを貫通して配設されて表面電極と裏面電極とを接続する導電体と、所定の寸法のキャビティが設けられたキャップとを有し、前記チップの前記機能素子および表面電極が前記キャビティに収納されるよう前記キャップが前記チップに接合され、前記キャップと前記チップとの接合部はその外周面に絶縁膜が形成されている構成からなる。
このような構成とすることにより、キャップとチップとが単に接合されているだけでなく、絶縁膜により一体化され、この結果、電子デバイスの機械的強度を高めることができて、信頼性を向上させることができ、また、チップとキャップとの接合部の外周面が絶縁膜で被覆されていることにより、キャビティ内の気密性を高めることができる利点もある。
また、上記構成において、絶縁膜のキャップとチップとの接合部に対応する箇所の外周が、さらに金属材で覆われていることが好ましい。
これにより、さらに電子デバイスの機械的強度を高めることができて、信頼性を向上させることができ、また、キャビティ内の気密性を一層高めることができる利点もある。
これにより、さらに電子デバイスの機械的強度を高めることができて、信頼性を向上させることができ、また、キャビティ内の気密性を一層高めることができる利点もある。
また、本発明の電子デバイスの製造方法は、一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、キャビティが設けられた面と反対側に支持体が固定されたキャップ基板とを、前記機能素子および表面電極を前記キャビティに収納するよう位置決めして接合する工程(A)と、前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時に前記チップに分割する工程(B)と、前記工程(B)にて露出したキャップ基板を前記チップの外周に沿って溝状にエッチングして個々のキャップに分割する工程(C)と、前記貫通ビアの内面と前記溝の壁面とに絶縁膜を形成する工程(D)と、前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(E)と、前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(F)と、前記チップに前記導電体に接続する裏面電極を形成する工程(G)と、
前記支持体を電子デバイスのキャップから分離する工程(H)とを備えている。
前記支持体を電子デバイスのキャップから分離する工程(H)とを備えている。
このような製造方法を用いることにより、従来技術においては封止樹脂よりなる側壁部をキャップと一体化して機械的強度を高めた電子デバイスを得ることができる。
また、本発明の他の電子デバイスの製造方法は、一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、かつ所定の寸法の溝が前記チップの外周縁に沿うよう複数設けられたキャップ基板とを、前記機能素子および表面電極を前記キャビティに収納し、かつ前記溝が前記チップの外周縁に位置するよう位置決めして接合する工程(A)と、前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時に前記チップに分割する工程(B)と、前記貫通ビアの内面と前記工程(B)にて露出した前記チップの外周部端面と前記キャップ基板の溝部の壁面とに絶縁膜を形成する工程(C)と、前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(D)と、前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(E)と、前記チップに前記導電体に接続する裏面電極を形成する工程(F)と、前記キャップ基板を切断して個々の電子デバイスに分割する工程(G)とを備えている。
また、本発明の他の電子デバイスの製造方法は、一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、かつ所定の寸法の溝が前記チップの外周縁に沿うよう複数設けられたキャップ基板とを、前記機能素子および表面電極を前記キャビティに収納し、かつ前記溝が前記チップの外周縁に位置するよう位置決めして接合する工程(A)と、前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時に前記チップに分割する工程(B)と、前記貫通ビアの内面と前記工程(B)にて露出した前記チップの外周部端面と前記キャップ基板の溝部の壁面とに絶縁膜を形成する工程(C)と、前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(D)と、前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(E)と、前記チップに前記導電体に接続する裏面電極を形成する工程(F)と、前記キャップ基板を切断して個々の電子デバイスに分割する工程(G)とを備えている。
このような製造方法を用いることにより、従来技術においては封止樹脂よりなる側壁部をキャップと一体化して機械的強度を高めた電子デバイスを得ることができる。また、このような製造方法を用いることにより、キャップを各チップサイズに分割するようエッチングする工程を省略できて、生産能率を向上させることができる。
また、本発明の電子デバイスは、一方の面に機能素子および表面電極が形成され、前記一方の面と反対側の他方の面に裏面電極が形成されたチップと、前記チップの外周縁部の端面部が嵌合した状態で結合した側壁部と、前記チップの前記機能素子および表面電極が形成された面と対向し、前記側壁部と接合するキャップとを有し、前記チップの表面電極と裏面電極とが前記チップを貫通する導電体により接続されている構成よりなる。
この構成により、割れやすいチップを側壁部が強固な枠体として保護し、側壁部が電子デバイスの主要な構造体となることで、電子デバイスの機械的強度を高め、信頼性を向上させることができる。しかも、チップの外周縁部の端面部が側壁部に嵌合した状態で結合されているため、チップと側壁部とを単に接合させた場合と比較して、より機械的強度を高くすることができる。
また、上記構成において、前記チップの前記機能素子および表面電極とを囲む前記側壁部の内壁に絶縁膜が形成されていることが好ましい。
このような構成によると中空部の気密度を向上させ、電子デバイスの信頼性を向上させることができる。
このような構成によると中空部の気密度を向上させ、電子デバイスの信頼性を向上させることができる。
また更に、前記側壁部は金属よりなることが好ましい。
このような構成によると側壁部の強度をより向上させ、電子デバイスの信頼性を向上させることができる。
このような構成によると側壁部の強度をより向上させ、電子デバイスの信頼性を向上させることができる。
また、本発明の電子デバイスの製造方法は、一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、かつ所定の寸法の溝が前記チップの外周縁に沿うよう複数設けられた支持体とを、前記機能素子および表面電極を前記キャビティに収納し、かつ前記溝が前記チップの外周縁に位置するよう位置決めして接合する工程(A)と、前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時にチップ間に溝を形成して前記チップに分割する工程(B)と、前記貫通ビアの内面と前記工程(B)にて露出した前記チップの外周部端面および前記支持体の溝の壁面に絶縁膜を形成する工程(C)と、前記チップの外周部端面および前記支持体の溝が構成する溝部に側壁部材料を充填して側壁部を形成する工程(D)と、前記支持体を前記ウェハから分離する工程(E)と、前記側壁部の開口部にキャップ基板を接合する工程(F)と、前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(G)と、前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(H)と、前記チップに前記導電体に接続する裏面電極を形成する工程(I)と、前記側壁部を切断して個々の電子デバイスに分割する工程(J)とを備えている。
このような製造方法を用いることにより側壁部をチップの外周縁部の端面に接合させた機械的に強固で信頼性の高い電子デバイスを得ることができる。
また、上記製造方法において前記支持体の溝はその幅が前記ウェハに配列されたチップ間の間隔より大きいことが好ましい。
また、上記製造方法において前記支持体の溝はその幅が前記ウェハに配列されたチップ間の間隔より大きいことが好ましい。
このような製造方法を用いることにより、前記側壁部が前記チップの外周縁部端面を嵌合するよう形成することができ、一層強度の高い電子デバイスを製造することができる。
本発明の電子デバイスおよびその製造方法によれば、貫通ビアおよびキャビティを有する中空構造の電子デバイスにおいて、絶縁膜でチップとキャップとを一体化したり、側壁部を構造的または材質的に強固とすることで、電子デバイスの機械的強度を高め、高信頼性の電子デバイスを実現することができるという大きな効果を奏する。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、同じ構成要素には同じ符号を付しており、説明を省略する場合がある。
(第1の実施の形態)
図1(a)は、本発明の第1の実施の形態に係る電子デバイス1の構成を示す断面図である。
(第1の実施の形態)
図1(a)は、本発明の第1の実施の形態に係る電子デバイス1の構成を示す断面図である。
図1(a)に示すように、この電子デバイス1のチップ10には、一方の面に、機能素子11と、この機能素子11に電気的に接続する表面電極12とが形成されている。また、チップ10には貫通ビア13が穿たれており、その内側には絶縁膜14を介して導電体15が充填されている。この導電体15によって表面電極12は、チップ10における前記一方の面と反対側の他方の面に形成された裏面電極16と電気的に接続されている。チップ10の機能素子11と表面電極12とが形成された一方の面側はキャップ17で覆われて接合されている。ここで、キャップ17には所定の寸法のキャビティ18が形成されており、このキャビティ18内に機能素子11と表面電極12とが収納されることにより本電子デバイス1の中空部をなしている。チップ10の裏面および外周縁部(外周側面)と、キャップ17の側面とは、チップ10とキャップ17との接合部の外周面を含めて、絶縁膜19で被覆されている。
なお、機能素子11がSAWの場合、チップ10にはタンタル酸リチウム、ニオブ酸リチウム等の圧電性単結晶基板、もしくはチタン酸鉛、チタン酸ジルコン酸鉛等の圧電セラミック基板が使用される。また、機能素子11が固体撮像素子や受光素子、高周波デバイス等の半導体の場合、チップ10にはシリコン単結晶ウェハまたはガリウムヒ素等の化合物ウェハが使用される。一方、キャップ17の素材としてはガラスやシリコン等が用いられる。
また、表面電極12および裏面電極16の材料としてはアルミニウム、銅、金、クロム、アルミニウム−シリコン合金、アルミニウム−シリコン−銅合金等が使用できる。これらには必要に応じてその表面に金属膜を被覆してもよい。例えば錫、ニッケル、金、銀などのめっきが使用できる。導電体15の材料としては、銅、インジウム、錫、金−錫合金や各種の半田合金等が使用できる。絶縁膜14および絶縁膜19の材料としては酸化シリコン膜や窒化シリコン膜、リンシリケートガラス、ボロンリンシリケートガラス等が使用できる。ここで貫通ビア内壁における絶縁膜14と電子デバイス1の外装に形成した絶縁膜19とは同一材料であっても良いし、また異なっていても構わない。
この構成によれば、チップ10とキャップ17とは、単に接合されているだけではなくて、これらの接合部の外周面(すなわち、電子デバイス1の側壁部となる箇所)が、絶縁膜19で被覆された状態で一体化されているので、チップ10とキャップ17との接合強度が向上し、この結果、電子デバイス1としての機械的強度を高めることができる。したがって、この電子デバイス1を携帯電話、情報通信端末等の電子機器に用いるなどして、機械的外力や衝撃が作用した場合でも、この電子デバイス1が故障することを最小限に抑えることができ、良好な信頼性を得ることができる。また、チップ10とキャップ17との接合部の外周面が絶縁膜19で被覆されていることにより、キャビティ18内の気密性が高められる利点もある。
次に、図2に従って、この電子デバイス1の製造方法について説明する。
まず、図2(a)に示すように、一方の面に機能素子11および表面電極12が形成されたチップ10(詳しくは、最終的に電子デバイス1のチップ10となる領域部分)を、所定の間隔で平面的に複数配列させたウェハ20を製造する。ここで機能素子11とは、例えばSAWフィルタのIDT(Interdigital Transducer)電極、固体撮像素子の画素アレイやマイクロレンズアレイ、またMEMSのマイクロジャイロや圧力センサーや加速度センサー、高周波回路のFET等である。機能素子11と表面電極12とは電気的に接続されており、機能電極11への電源供給、信号の入出力、グランド接地は表面電極12より行なう。
まず、図2(a)に示すように、一方の面に機能素子11および表面電極12が形成されたチップ10(詳しくは、最終的に電子デバイス1のチップ10となる領域部分)を、所定の間隔で平面的に複数配列させたウェハ20を製造する。ここで機能素子11とは、例えばSAWフィルタのIDT(Interdigital Transducer)電極、固体撮像素子の画素アレイやマイクロレンズアレイ、またMEMSのマイクロジャイロや圧力センサーや加速度センサー、高周波回路のFET等である。機能素子11と表面電極12とは電気的に接続されており、機能電極11への電源供給、信号の入出力、グランド接地は表面電極12より行なう。
次に、図2(b)に示すように、所定の寸法のキャビティ18がウェハ20に配列されたチップ10の配列に沿って複数配列されたキャップ基板21と、ウェハ20とを、ウェハ20上の機能素子11および表面電極12が前記キャビティ18に収納されるよう位置決めして接合する(接合工程)。接合の手法としてはエポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂系接着剤、低融点ガラス等のガラス系接着剤、半田等による金属ろう材による接着、また金−シリコン共晶による接合等が使用できる。なお、この接合工程は清浄で乾燥した環境下で行なうことが望ましく、特に真空または窒素等の不活性ガス雰囲気のもとで行なうことが望ましい。また、接合をより強固にするために、ウェハ20またはキャップ基板21の接合部を事前にプラズマ洗浄することが好ましい。
ここで、キャップ基板21におけるキャビティ18が形成されていない側の面は、支持体22にて固定する。この支持体22は、後の工程でウェハ20が個々の電子デバイス1に切断されたときに、ばらばらに分離しないよう固定する役割がある。従って、支持体22に固定する方法としては、後工程での熱処理やUV照射等で固定力が弱まって分離可能となる接着剤や接着フィルムを使用することが望ましい。
次に、図2(c)に示すように、エッチングにより、ウェハ20に貫通ビア13を形成すると同時に分割用の溝23を形成してウェハ20を個々のチップ10に分割する(エッチング工程)。ここで、貫通ビア13は、表面電極12と整合する位置に設けて、表面電極12が露出する深さまでウェハ20の裏面からエッチングすることで形成する。また、ウェハ20をチップ10に分割する溝23は、キャップ基板21の底面が露出する深さまで同様にエッチングする。これらのエッチングは、フォトリソグラフィー法にて、前記貫通ビア13や溝23に対応する所定の開口部を有するマスク24を形成した後に行なうことで、所望の位置での穴開けおよび溝形成をすることができる。エッチングの手法としては反応性イオンエッチング等のドライプロセスや水酸化カリウム水溶液等のエッチャントに浸漬してエッチングするウェットプロセスが使用できる。
次に、図2(d)に示すように、溝23の底面が露出したキャップ基板21に対して、更に溝25をエッチングして、個々のキャップ17に分割する(分割工程)。これによりウェハ20およびキャップ基板21よりなる構造体は、チップ10とキャップ17よりなる電子デバイス1に分離されるが、前述したようにこれらは支持体22にて固定されているため、個々の電子デバイスがばらばらに分離することはない。
次に、図2(e)に示すように、貫通ビア13の内壁部に絶縁膜14を成膜し、また同時にチップ10(ウェハ20)裏面および溝23および溝25の内壁に絶縁膜19を成膜する(絶縁膜形成工程)。ここで成膜法としては熱CVD法、プラズマCVD法が使用できる。絶縁膜14、19が酸化膜の場合は熱酸化法が使用できる。
次に、図示しないが、貫通ビア13の底部の絶縁膜14を除去した(絶縁膜除去工程)後に、図2(f)に示すように、貫通ビア13に導電体15を埋め込んで(導電体形成工程)導電体15を表面電極12と接続させる。そしてこの導電体15に対応するチップの他方の面(裏面)に裏面電極16を形成して接続させる(裏面電極形成工程)。導電体15を形成する工法としては、溶融金属を加圧して埋め込む手法やめっき処理が適用できる。これらの工程はフォトリソグラフィー法にて所定の開口部を有するマスク(図示せず)を形成した後に行なうことで所望の位置での金属の埋め込みおよび裏面電極16の形成をすることができる。ここで、導電体15の形成と裏面電極16の形成とで同一のマスクを使用する必要は特に無く、適宜、別マスクを形成して構わない。また、先にウェハ20の裏面全面に金属を堆積して貫通ビアの埋め込みおよび成膜を行なった後、マスクを形成して不要な金属を除去する工法も適用可能である。なお、この際に、溝25の底の絶縁膜19を除去してもよいが、この絶縁膜19の除去を行なわなくてもよく、後述する支持体22の分離工程において、溝25の底の絶縁膜19は除去される。
この後、上記の工程により形成した個々の電子デバイス1を支持体22から分離すること(支持体分離工程)で、図1(a)に示す第1の実施の形態の電子デバイス1を良好に得ることができる。
なお、本実施の形態に基づく電子デバイスの変形例として、図3(a)に示した工程(図2(f)に示した工程と略同じ工程であるが、後述する金属材9の充填用に、溝25の寸法幅を若干大きめに形成してもよい)において、図3(b)に示すように、溝23および溝25に金属材9を充填した後、支持体22を分離し、図3(c)に示すように、個々の電子デバイスへの切断を行なうことで、図1(b)に示すように、絶縁膜のキャップとチップとの接合部に対応する箇所の外周部を、さらに金属材9を配設させて覆っている電子デバイス1’を得ることができる。これにより、第1の実施の形態の電子デバイス1よりもさらに強度が高く気密性も高い、一層高信頼性な電子デバイス1’を得ることができる。
(第2の実施の形態)
図4(a)は、本発明の第2の実施の形態に係る電子デバイス2を示す断面図である。上記第1の実施の形態の電子デバイス1との違いは、絶縁膜19がキャップ17の側面の一部までしか成膜されていない点である。最も気密性が求められる箇所はチップ10とキャップ17との接合部であるため、この部分を被覆しておれば実用上十分な気密性が得られる。
図4(a)は、本発明の第2の実施の形態に係る電子デバイス2を示す断面図である。上記第1の実施の形態の電子デバイス1との違いは、絶縁膜19がキャップ17の側面の一部までしか成膜されていない点である。最も気密性が求められる箇所はチップ10とキャップ17との接合部であるため、この部分を被覆しておれば実用上十分な気密性が得られる。
また、この構成によっても、チップ10とキャップ17との接合部の外周面が、絶縁膜19で被覆された状態で一体化されるので、チップ10とキャップ17との接合強度が向上し、この結果、電子デバイス2としての機械的強度を高めることができ、この電子デバイス2を携帯電話、情報通信端末等の電子機器に用いるなどして、機械的外力や衝撃が作用した場合でも、この電子デバイス2が故障することを最小限に抑えることができ、良好な信頼性を得ることができる。
次に、図5に従って、この電子デバイス2の製造方法について説明する。なお、図2での説明と重複する箇所の説明は省略する。
まず、図5(a)に示すように、一方の面に機能素子11および表面電極12が形成されたチップ10を、所定の間隔で平面的に複数配列させたウェハ20を製造する。
まず、図5(a)に示すように、一方の面に機能素子11および表面電極12が形成されたチップ10を、所定の間隔で平面的に複数配列させたウェハ20を製造する。
次に、図5(b)に示すように、所定の寸法のキャビティ18がウェハ20におけるチップ10の配列ピッチと同じ間隔で複数配列されたキャップ基板21と、ウェハ20とを、ウェハ20上の機能素子11および表面電極12が前記キャビティ18に収納されるよう位置決めして接合する(接合工程)。ここで、キャップ基板21には、チップ10の外周縁に対応する位置に所定の寸法の溝25があらかじめ形成されている。
次に、図5(c)に示すように、エッチングにより、ウェハ20に貫通ビア13を形成すると同時にチップ10の外周に分割用の溝23を形成して溝25を露出させる(エッチング工程)。ここで、貫通ビア13は、表面電極12と整合する位置に設け、また溝23はウェハ20を個々のチップ10に分割する線に沿って設ける。これらのエッチングは、フォトリソグラフィー法にて、前記貫通ビア13や溝23に対応する所定の開口部を有するマスク24を形成した後に行なうことで、所望の位置での穴開けおよび溝形成をすることができる。キャップ基板21にはあらかじめ溝25が形成されているため、本製造方法によれば、図2(d)で示した電子デバイスの製造方法でキャップ基板21に溝25をエッチングする工程を省略でき、生産効率を向上させることができる。
次に、図5(d)に示すように、貫通ビア13の内壁部に絶縁膜14を成膜し、また同時にチップ10(ウェハ20)裏面および溝23および溝25の内壁に絶縁膜19を成膜する(絶縁膜形成工程)。
次に、図示しないが、貫通ビア13の底部の絶縁膜14を除去した(絶縁膜除去工程)後に、図5(e)に示すように、貫通ビア13に導電体15を埋め込んで(導電体形成工程)導電体15を表面電極12と接続させる。そしてこの導電体15に対応するチップの他方の面(裏面)に裏面電極16を形成して接続させる(裏面電極形成工程)。この後、キャップ基板21の溝25の内壁に沿って切断することで、図4(a)に示す第2の実施の形態の電子デバイス2を良好に得ることができる。
本実施の形態によれば、図5(c)に示すエッチング工程にて個々の電子デバイスが完全に分離されることが無いため、第1の実施の形態に示した支持体22は必ずしも必要でない。これにより生産性の向上に寄与する。
なお、本実施の形態に基づく電子デバイスの変形例として、図6(a)に示した工程(図5(e)示した工程と同じ工程)において、図6(b)に示すように、溝23および溝25に金属材9を充填した後、支持体22を分離し、図6(c)に示すように、個々の電子デバイスへの切断を行なうことで、図4(b)に示すように、外周部に金属材9を配設させて覆っている配置した電子デバイス2’を得ることができる。これにより、第2の実施の形態の電子デバイス2よりも強度が高く気密性も高い、より高信頼性な電子デバイス2’を得ることができる。
(第3の実施の形態)
図7(a)は、本発明の第3の実施の形態に係る電子デバイス3を示す断面図である。図7(a)に示すように、この電子デバイス3が、第1および第2の実施の形態の電子デバイス1、2と異なる点は、キャビティ18からなる中空部は平坦なキャップ17と側壁部26とに囲まれることによって構成され、更に側壁部26はチップ10の外周縁部の端面と嵌合した状態で結合されていることである。すなわち、側壁部26には、チップ10の外周縁部が嵌合する凹部26aが形成され、この側壁部26の凹部26aにチップ10の外周縁部が嵌め込まれた姿勢で結合されている。ここで、側壁部26は樹脂よりなり、また絶縁膜19は側壁部26の内側に設けられていることにより、中空部の気密性を確保している。
図7(a)は、本発明の第3の実施の形態に係る電子デバイス3を示す断面図である。図7(a)に示すように、この電子デバイス3が、第1および第2の実施の形態の電子デバイス1、2と異なる点は、キャビティ18からなる中空部は平坦なキャップ17と側壁部26とに囲まれることによって構成され、更に側壁部26はチップ10の外周縁部の端面と嵌合した状態で結合されていることである。すなわち、側壁部26には、チップ10の外周縁部が嵌合する凹部26aが形成され、この側壁部26の凹部26aにチップ10の外周縁部が嵌め込まれた姿勢で結合されている。ここで、側壁部26は樹脂よりなり、また絶縁膜19は側壁部26の内側に設けられていることにより、中空部の気密性を確保している。
割れやすいチップ10を側壁部26が強固な枠体として保護し、側壁部26が電子デバイス3の主要な構造体となることで、電子デバイス3の機械的強度を高め、信頼性を向上させることが可能となる。
また、側壁部26がチップ10の外周縁部の端面10aのみで絶縁膜19を介して接合している図8に示す比較例としての電子デバイス4に比べて、本実施の形態の電子デバイス3では側壁部26がチップ10の外周縁部の表面10bと端面10aと裏面10cとの3つの面で絶縁膜19を介して接合しているため、より機械的強度が高くなる。したがって、この電子デバイス3を携帯電話、情報通信端末等の電子機器に用いるなどして、機械的外力や衝撃が作用した場合でも、この電子デバイス3が故障することを最小限に抑えることができ、良好な信頼性を得ることができる。
次に、図9に従って、この電子デバイス3の製造方法について説明する。なお、第1、第2の実施の形態での説明と重複する箇所の説明は省略する。
まず、図9(a)に示すように、一方の面に機能素子11および表面電極12が形成されたチップ10を、所定の間隔で平面的に複数配列させたウェハ20を製造する。
まず、図9(a)に示すように、一方の面に機能素子11および表面電極12が形成されたチップ10を、所定の間隔で平面的に複数配列させたウェハ20を製造する。
次に、図9(b)に示すように、所定の寸法のキャビティ18がウェハ20におけるチップ10の配列ピッチと同じ間隔で複数配列された支持体22と、ウェハ20とを、ウェハ20上の機能素子11および表面電極12が前記キャビティ18に収納されるよう位置決めして接合する(接合工程)。ここで、支持体22には、チップ10の外周縁に対応する位置に所定の寸法の溝25があらかじめ形成されている。この溝25の幅は次の工程にて形成する溝23の幅よりも広く設計されている。また、支持体22の材料としては、サファイアウェハや金属等の硬質な塑性体が使用され、あるいは硬質ゴム等の弾性体が適宜使用される。支持体22とウェハ20とを接合する手段としては、例えばキャビティ18に穿たれた穴22aを通じて真空引きし、キャビティ18内部を減圧することで実現できる。
次に、図9(c)に示すように、エッチングにより、ウェハ20に貫通ビア13を形成すると同時にチップ10の外周に分割用の溝23を形成して溝25を露出させる(エッチング工程)。これらのエッチングは、フォトリソグラフィー法にて、所定の開口部を有するマスク24を形成した後に行なうことで、所望の位置での穴開けおよび溝形成をすることができる。ここで貫通ビア13は表面電極12と整合する位置に設け、また溝23はウェハ20を個々のチップ10に分割する線に沿って設ける。ここで図示している通り、支持体22に設けられた溝25の幅W1は、本工程にてエッチングする溝23の幅W2よりも所望の寸法分大きく設計されている。
次に、図9(d)に示すように、貫通ビア13の内壁部に絶縁膜14を成膜し、また同時にチップ10(ウェハ20)裏面および溝23および溝25の内壁に絶縁膜19を成膜する(絶縁膜形成工程)。
次に、図9(e)に示すように、溝23および溝25に樹脂を注入して、最終的には側壁部26となる部分を形成する(樹脂注入工程)。樹脂の充填時には誤って貫通ビア13に樹脂が充填されないようマスク24にてマスキングを行なう。樹脂としてはエポキシ樹脂、シリコーン樹脂等が使用でき、また工法としてはディスペンス法や印刷法が使用できる。これらの工法では樹脂を溝部に充填後、所定の時間熱硬化させることで側壁部26を形成できる。熱硬化にかける前に減圧雰囲気にて樹脂の脱泡を行なうと、樹脂内部のボイドを低減させて側壁部26の品質を向上させることができる。なお、樹脂と絶縁膜19との密着性を向上させるため、事前にプラズマ洗浄を行なうことが望ましい。
次に、貫通ビア13の底部の絶縁膜14を除去した(図示せず)(絶縁膜除去工程)後に、図9(f)に示すように、貫通ビア13に導電体15を埋め込んで(導電体形成工程)導電体15を表面電極12と接続させる。そして、この導電体15に対応するチップの他方の面(裏面)に裏面電極16を形成して接続させる(裏面電極形成工程)。
次に、図9(g)に示すように、支持体22をウェハ20から分離し、キャップ基板21を側壁部26の開口部に接合する(接合工程)。つまり、図9(b)に示す工程から引き続いて、支持体22を、キャビティ18に面して設けられた穴22aからの真空引きによりウェハ20と接合させていた場合、真空引きを取り止め、キャビティ18の内部と外部とで差圧が生じないようにすることで支持体22をウェハ20から容易に分離することができる。その他の方法として、熱やUV照射により固定力を弱める接着剤にて接合していた場合、それぞれ所定の処方を施すことで分離することができる。また、キャップ基板21を側壁部26に接合する方法としては、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂系接着剤、低融点ガラス等のガラス系接着剤、半田等による金属ろう材による接着、また金−シリコン共晶による接合等が使用できる。なお、接合をより強固にするために側壁部26の開口部端面またはキャップ基板21の接合部を事前にプラズマ洗浄することが望ましい。
この後、側壁部26の中心線に沿って側壁部26およびキャップ基板21を切断する(切断工程)。これにより、図7に示す第3の実施の形態の電子デバイス3を良好に得ることができる。
なお、以上の工程フローの中で、図9(f)に示した工程は、図9(e)に示した工程の前、あるいは図9(g)に示した工程の後に行なうことも可能である。
なお、側壁部26を、樹脂に代えて、金属にて構成するよう製造することは、本実施の形態に対しても適用可能である。その製造方法は、図9(e)で示した工程で形成する側壁部26を樹脂に替えて金属で行なうことで実現できる。この場合、図9(g)に示した導電体15や裏面電極16を埋め込み形成する工程と同じ材料と手法が適用でき、さらには、側壁部26の金属による埋め込み形成は貫通ビア13への導電体15や裏面電極16の埋め込み形成と同時に行なうことが可能であり、これにより工程フローの簡略化を図ることができる。
なお、側壁部26を、樹脂に代えて、金属にて構成するよう製造することは、本実施の形態に対しても適用可能である。その製造方法は、図9(e)で示した工程で形成する側壁部26を樹脂に替えて金属で行なうことで実現できる。この場合、図9(g)に示した導電体15や裏面電極16を埋め込み形成する工程と同じ材料と手法が適用でき、さらには、側壁部26の金属による埋め込み形成は貫通ビア13への導電体15や裏面電極16の埋め込み形成と同時に行なうことが可能であり、これにより工程フローの簡略化を図ることができる。
この構成を採用することにより、側壁部26が金属よりなり、第3の実施の形態の電子デバイス3よりも、さらに強度が高く気密性も高い、より高信頼性な電子デバイスを得ることができる。
本発明に係る電子デバイスおよびその製造方法は、中空部を有し貫通ビアを備えた電子デバイスをより強固な構造にして高い信頼性を確保でき、種々の電子機器、特に携帯用電子機器分野に有用である。
1,1’,2,2’,3 電子デバイス
9 金属材
10 チップ
11 機能素子
12 表面電極
13 貫通ビア
14 絶縁膜
15 導電体
16 裏面電極
17 キャップ
18 キャビティ
19 絶縁膜
20 ウェハ
21 キャップ基板
22 支持体
23 溝
24 マスク
25 溝
26 側壁部
9 金属材
10 チップ
11 機能素子
12 表面電極
13 貫通ビア
14 絶縁膜
15 導電体
16 裏面電極
17 キャップ
18 キャビティ
19 絶縁膜
20 ウェハ
21 キャップ基板
22 支持体
23 溝
24 マスク
25 溝
26 側壁部
Claims (9)
- 一方の面に機能素子および表面電極が形成され、前記一方の面と反対側の他方の面に裏面電極が形成されているチップと、
前記チップを貫通して配設されて表面電極と裏面電極とを接続する導電体と、
所定の寸法のキャビティが設けられたキャップとを有し、
前記チップの前記機能素子および表面電極が前記キャビティに収納されるよう前記キャップが前記チップに接合され、
前記キャップと前記チップとの接合部はその外周面に絶縁膜が形成されていることを特徴とした電子デバイス。 - 絶縁膜のキャップとチップとの接合部に対応する箇所の外周が、金属材で覆われていることを特徴とした請求項1記載の電子デバイス。
- 一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、キャビティが設けられた面と反対側に支持体が固定されたキャップ基板とを、前記機能素子および表面電極を前記キャビティに収納するよう位置決めして接合する工程(A)と、
前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時に前記チップに分割する工程(B)と、
前記工程(B)にて露出したキャップ基板を前記チップの外周に沿って溝状にエッチングして個々のキャップに分割する工程(C)と、
前記貫通ビアの内面と前記溝の壁面とに絶縁膜を形成する工程(D)と、
前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(E)と、
前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(F)と、
前記チップに前記導電体に接続する裏面電極を形成する工程(G)と、
前記支持体を電子デバイスのキャップから分離する工程(H)とを備えた電子デバイスの製造方法。 - 一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、かつ所定の寸法の溝が前記チップの外周縁に沿うよう複数設けられたキャップ基板とを、前記機能素子および表面電極を前記キャビティに収納し、かつ前記溝が前記チップの外周縁に位置するよう位置決めして接合する工程(A)と、
前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時に前記チップに分割する工程(B)と、
前記貫通ビアの内面と前記工程(B)にて露出した前記チップの外周部端面と前記キャップ基板の溝部の壁面とに絶縁膜を形成する工程(C)と、
前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(D)と、
前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(E)と、
前記チップに前記導電体に接続する裏面電極を形成する工程(F)と、
前記キャップ基板を切断して個々の電子デバイスに分割する工程(G)とを備えた電子デバイスの製造方法。 - 一方の面に機能素子および表面電極が形成され、前記一方の面と反対側の他方の面に裏面電極が形成されたチップと、
前記チップの外周縁部の端面部が嵌合した状態で結合した側壁部と、
前記チップの前記機能素子および表面電極が形成された面と対向し、前記側壁部と接合するキャップとを有し、
前記チップの表面電極と裏面電極とが前記チップを貫通する導電体により接続されていることを特徴とした電子デバイス。 - チップの機能素子および表面電極とが形成された面を囲む側壁部の内面に絶縁膜が形成されていることを特徴とする請求項5記載の電子デバイス。
- 側壁部は金属によりなることを特徴とする請求項5または6に記載の電子デバイス。
- 一方の面に機能素子および表面電極が形成されたチップが所定の間隔で平面的に複数配列されたウェハと、所定の寸法のキャビティが前記ウェハに配列された前記チップの配列に沿って複数配列され、かつ所定の寸法の溝が前記チップの外周縁に沿うよう複数設けられた支持体とを、前記機能素子および表面電極を前記キャビティに収納し、かつ前記溝が前記チップの外周縁に位置するよう位置決めして接合する工程(A)と、
前記ウェハをエッチングして前記表面電極に達する貫通ビアを形成すると同時にチップ間に溝を形成して前記チップに分割する工程(B)と、
前記貫通ビアの内面と前記工程(B)にて露出した前記チップの外周部端面および前記支持体の溝の壁面に絶縁膜を形成する工程(C)と、
前記チップの外周部端面および前記支持体の溝が構成する溝部に側壁部材料を充填して側壁部を形成する工程(D)と、
前記支持体を前記ウェハから分離する工程(E)と、
前記側壁部の開口部にキャップ基板を接合する工程(F)と、
前記貫通ビアの底部に形成された前記絶縁膜を除去する工程(G)と、
前記貫通ビアに導電体を埋め込み形成して前記表面電極と接続する工程(H)と、
前記チップに前記導電体に接続する裏面電極を形成する工程(I)と、
前記側壁部を切断して個々の電子デバイスに分割する工程(J)とを備えた電子デバイスの製造方法。 - 支持体の溝はその幅がウェハに複数配列されたチップ間の溝の幅より大きいことを特徴とする請求項8に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308497A JP2008124348A (ja) | 2006-11-15 | 2006-11-15 | 電子デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308497A JP2008124348A (ja) | 2006-11-15 | 2006-11-15 | 電子デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124348A true JP2008124348A (ja) | 2008-05-29 |
Family
ID=39508757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006308497A Withdrawn JP2008124348A (ja) | 2006-11-15 | 2006-11-15 | 電子デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124348A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086588A (ja) * | 2012-10-24 | 2014-05-12 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
WO2015189903A1 (ja) * | 2014-06-09 | 2015-12-17 | 三菱電機株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
-
2006
- 2006-11-15 JP JP2006308497A patent/JP2008124348A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086588A (ja) * | 2012-10-24 | 2014-05-12 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
WO2015189903A1 (ja) * | 2014-06-09 | 2015-12-17 | 三菱電機株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
JP6005280B2 (ja) * | 2014-06-09 | 2016-10-12 | 三菱電機株式会社 | 半導体パッケージの製造方法 |
US9953844B2 (en) | 2014-06-09 | 2018-04-24 | Mitsubishi Electric Corporation | Manufacturing method of semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5849130B2 (ja) | 弾性波装置および弾性波モジュール | |
JP3905041B2 (ja) | 電子デバイスおよびその製造方法 | |
US7351641B2 (en) | Structure and method of forming capped chips | |
KR101561316B1 (ko) | Mems 소자, mems 소자를 제조하는 방법 및 mems 소자를 처리하는 방법 | |
JP2004209585A (ja) | 電子デバイス及びその製造方法 | |
JP2004129222A (ja) | 圧電部品およびその製造方法 | |
JP2007318058A (ja) | 電子部品及びその製造方法 | |
KR20060051108A (ko) | 전자 부품, 회로 기판, 전자 기기, 전자 부품의 제조 방법 | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
JP6449836B2 (ja) | 電子部品およびその製造方法 | |
JP2007005948A (ja) | 電子部品及びその製造方法 | |
JP2006202918A (ja) | 機能素子パッケージ体及びその製造方法 | |
JP2007173915A (ja) | 圧電デバイスユニット及びその製造方法 | |
JP4403977B2 (ja) | 機能素子体及びその製造方法並びに回路モジュール | |
JP2008124348A (ja) | 電子デバイスおよびその製造方法 | |
JP4825111B2 (ja) | 圧電薄膜デバイスの製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP4706452B2 (ja) | 電子部品モジュール | |
CN113659954B (zh) | 一种体声波谐振器及其封装方法和电子设备 | |
JP5252007B2 (ja) | 電子部品の製造方法 | |
KR100843419B1 (ko) | 반도체 칩 패키지 및 제조방법 | |
US8093101B2 (en) | Electronic device and method of fabricating the same | |
JP4535778B2 (ja) | デバイス装置の製造方法 | |
JP4556637B2 (ja) | 機能素子体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091008 |
|
A977 | Report on retrieval |
Effective date: 20100405 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A761 | Written withdrawal of application |
Effective date: 20110916 Free format text: JAPANESE INTERMEDIATE CODE: A761 |