JP3905041B2 - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法 Download PDF

Info

Publication number
JP3905041B2
JP3905041B2 JP2003000789A JP2003000789A JP3905041B2 JP 3905041 B2 JP3905041 B2 JP 3905041B2 JP 2003000789 A JP2003000789 A JP 2003000789A JP 2003000789 A JP2003000789 A JP 2003000789A JP 3905041 B2 JP3905041 B2 JP 3905041B2
Authority
JP
Japan
Prior art keywords
electrode
sealing
electronic device
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003000789A
Other languages
English (en)
Other versions
JP2004214469A (ja
Inventor
伸一 藤原
正英 原田
邦夫 松本
永二 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Media Electronics Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Media Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Media Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2003000789A priority Critical patent/JP3905041B2/ja
Priority to EP04000078A priority patent/EP1445861A3/en
Priority to US10/750,821 priority patent/US7211934B2/en
Publication of JP2004214469A publication Critical patent/JP2004214469A/ja
Application granted granted Critical
Publication of JP3905041B2 publication Critical patent/JP3905041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、気密封止が必要とされる電子部品及びその製造技術に関し、特に、表面弾性波デバイスに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
携帯電話機などの高周波フィルタとして使用される表面弾性波デバイスは、リチウムタンタレート（ＬｉＴａＯ３）あるいはリチウムナイオベート（ＬｉＮｂＯ３）などの圧電性単結晶チップ（以下、ＳＡＷチップと記す）表面に櫛歯状電極対を形成し、これをパッケージ基板に搭載して、パッケージ基板の入出力電極と前記櫛歯状電極対とを電気的に接続して構成される。
【０００３】
通常、ＳＡＷチップは表面弾性波が伝播するチップ面、すなわち櫛歯状電極対の形成された面を上にセラミックパッケージ基板にダイボンドされ、櫛歯状電極対につながるチップ電極とそのパッケージ基板の内部電極とをＡｌまたはＡｕを主材とする金属ワイヤでボンディングして電気的接続を行っている。その後、金属性キャップで気密封止して表面弾性波デバイスが構成される。
【０００４】
しかし近年、携帯電話機などの部品に対する小形化の要求が強く、表面弾性波デバイスではＳＡＷチップをパッケージ基板にフリップチップ接続することによりワイヤボンディング領域を省いてその小形化を図っている。
【０００５】
特開平８−３１６７７８号公報（特許文献１）にはその代表的なデバイス構造が開示されており、図１７はその概念図である。これによると、櫛歯状電極１１０を囲むように流動防止枠３２０が設けられたＳＡＷチップ１００をパッケージ基板２００にバンプ４００を介してフリップチップ接続し、ＳＡＷチップ１００の側面から封止樹脂３１０を注入硬化して表面弾性波デバイスを構成している。
【０００６】
封止樹脂３１０は注入のとき流動防止枠３２０で堰き止められるため、櫛歯状電極１１０表面側に空隙５００が形成され、表面弾性波の伝播が確保される。バンプ４００はＡｕワイヤバンプ法で形成され、はんだや導電性レジンなどでパッケージ基板２００に接続される。
【０００７】
なお、本発明に関連する公知文献としては、上記の特開平８−３１６７７８号公報の他に、特開２００１−９４３９０号公報（特許文献２）、特開平４−２９３３１１号公報（特許文献３）、特開平９−２８９４２９号公報（特許文献４）がある。
【０００８】
【特許文献１】
特開平８−３１６７７８号公報
【特許文献２】
特開２００１−９４３９０号公報
【特許文献３】
特開平４−２９３３１１号公報
【特許文献４】
特開平９−２８９４２９号公報
【０００９】
【発明が解決しようとする課題】
しかし、このようなフリップチップパッケージデバイスには次のような問題が考えられる。
【００１０】
（１）製造上の問題として、流動防止枠３２０の高さをバンプ接続高さより僅かに低く作る必要があるが、バンプ４００の高さバラツキ及びパッケージ基板２００の平坦性バラツキがあるため、流動防止枠３２０とパッケージ基板２００に隙間ができ、封止樹脂３１０の流入を完全に止められない場合が生じる。
【００１１】
（２）信頼性上の問題として、封止材料に樹脂を採用しているため、長時間の使用に対し水分が浸入し櫛歯状電極部で結露した場合、表面弾性波の伝播特性不良が発生する。さらに、櫛歯電極の腐食断線に至る場合がある。
【００１２】
（３）構造上の問題として、ＳＡＷチップ１００のサイズより大き目のパッケージ基板２００が必要であるため従来のパッケージデバイスは小型化に限界がありチップサイズまで小さくできない。
【００１３】
また特開２００１−９４３９０号公報では基板とチップを同サイズとし、外周封止を導電性接着剤とする方式があり、チップサイズの電子部品の形成が可能となる。しかし、導電性接着剤は電気抵抗が高くなること、導電性接着剤は気密パッケージに適していないことが問題となる。
【００１４】
以上述べたように従来のフリップチップパッケージでは、製造上、信頼性上及び構造上の問題があった。その解決課題として、（１）製造上では封止材料が櫛歯状電極に達しない封止工法の開発であり、（２）信頼性上では完全な気密封止が可能な材料の選択、（３）構造上では最小サイズとしてＳＡＷチップサイズのパッケージデバイスの開発である。
【００１５】
また、特開平４−２９３３１１号公報の図１のように、半導体チップを基板にはんだを用いて接合する場合、リフロー時に生じるはんだの酸化膜を除去するためにフラックスを用いる必要があるため、リフロー時にフラックスからガスが発生する。このガスは、ＩＤＴ（くし歯電極）を腐食したり、ＩＤＴの表面にガス成分を付着させるため、ＳＡＷフィルタの周波数特性の劣化（通過損失増大、断線不良、通過周波数シフト）を引き起こす要因となる。ＳＡＷフィルタは、一定範囲の特性周波数を取り出す機能デバイスであるため、このような周波数特性が劣化することは大きな問題で、このようなＳＡＷフィルタを携帯電話に用いると受信機能に障害が発生する。
【００１６】
また、ＳＡＷフィルタを他の電子部品とともにインターポーザ基板に搭載したＭＣＭ（Ｍulti Ｃhip Ｍodule）構造を採用する場合、ＳＡＷフィルタを搭載した後の接続工程で用いる接合材の溶融温度が低いため、接続材、特に、はんだの選択性が低いという問題がある。
【００１７】
本発明の目的は、封止材料が櫛歯状電極に達しないで、信頼性ならびに生産性の向上、ならびにコストの低減が図れる表面弾性波デバイスおよびその製造方法を提供することにある。
【００１８】
本発明の目的は、ＳＡＷフィルタの周波数特性の劣化を抑制することが可能な技術を提供することにある。
【００１９】
本発明の目的は、ＳＡＷフィルタをインターポーザ上に搭載したＭＣＭ構造を採用する電子モジュールの周波数特性の劣化を抑制しつつ、温度階層を高い温度で設定可能にする技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
上記目的を達成するために本発明における電子デバイスは、電極を有する電子回路素子と、前記電子回路素子の前記電極との接続が可能である部位を有する基板からなる電子部品において、前記電子回路素子と前記基板間の電気的接続を取ると同時に前記電子回路素子上デバイス面を封止し前記基板と前記電子回路素子間に空間を確保することを特徴とする。
【００２３】
本発明のチップサイズ電子デバイスはＳＡＷチップとパッケージ基板との電気的接続及び封止について次の２つの手段を例とした。
【００２４】
第１の手段では、ＳＡＷチップとパッケージ基板との電気的接続及び封止に熱圧着による金属接続を行う。予め多数個取りパッケージ基板の内部電極と封止部にはＳｎ、ＡｇまたはＡｕをめっきしておくとともに、表面弾性波ウエハのチップ電極部とチップ周縁部にＡｕめっきを施し、両者を対向位置合せし加熱、加圧して複数チップの電極接続と封止を一括して行う。このような接続により電極接続と封止部は、Ａｕ−Ｓｎ接合、Ａｕ−Ａｇ接合、Ａｕ−Ａｌ接合またはＡｕ−Ａｕ接合が形成されるが、接続時に接合金属が流動することはなく、ＳＡＷチップとパッケージ基板の接続後の間隔はほぼ両者のめっき厚さになり、ＳＡＷチップ櫛歯電極部の空隙形成を確実にする。
【００２５】
第２の手段では、前記電気的接続及び封止材料に流動性の低い導電性ガラスを用いた。予め内外部電極が形成されたセラミックまたはガラス製の多数個取りパッケージ基板には、載置されるＳＡＷチップの周縁部及び電極位置に前記導電性ガラスフリットを印刷、溶融しておく。これにウエハ状態のＳＡＷを対向載置し、加熱、加圧することで導電性ガラスをウエハに融着させ、ウエハに形成された複数チップを一括で封止するとともに電極接続を行う。なお、予め導電性ガラスに数μｍのスペーサガラス球、スペーサガラスロッドあるいは導電粒子からなる微粒子状のスペーサを混入させ、接続高さを確保し、ＳＡＷチップ櫛歯電極部の空隙形成を確実にする。
【００２６】
最終工程では、封止部の中心線をダイサーにて分離することで、チップサイズ表面弾性波デバイスが得られる。あるいは封止部の中心部分をＳＡＷチップ搭載方向からサンドブラストにてパッケージ基板に達する溝加工を施し、上面より蒸着またはめっき法でメタライズ処理し、さらにこの溝加工部をブレークまたはダイシング分離してチップサイズ表面弾性波デバイスを形成する。後者の方法によれば、デバイス背面のメタライズ処理により電磁シールドされたチップサイズ表面弾性波デバイスを得ることができる。また、電磁シールド部と基板のグランド端子を接続することにより電磁シールドの効果向上が可能となる。
【００２７】
導電性ガラスで接続および封止する場合は、ＳＡＷチップ電極とパッケージ基板電極の電気接続を確実にするために、これらの電極はあらかじめＡｕめっきしておくとよい。
【００２８】
以上述べたように、封止材料に熱圧着接合金属を用いた場合、封止時に封止材料はほとんど流動しないため、流動防止枠は不要となる。また、封止材料に導電性ガラスを用いた場合、溶融時でもその流動性が低く、流動防止枠がなくても封止材料が櫛歯状電極に達することはない。これにより前記（１）の課題が解決される。また、封止材料が金属あるいはガラスであるため、完全な気密封止が可能となり（２）の課題が解決される。さらに、封止および電極接続をウエハレベルで行い、最終工程で個片のＳＡＷチップパッケージデバイスに分離するため（３）の課題が解決される。
【００２９】
また、上記目的を達成するために、本発明では、ＳＡＷフィルタの接続方式として、フラックスを使用しない金属接合方式を採用した。
【００３０】
また、ＳＡＷフィルタを搭載した後に、他の電子部品の搭載に用いる接合材料の選択幅を広げる（高い融点を持つ接合材料を利用できるようにする）ために、フラックスを使用しない金属接合方式のうちの金スズ接合方式を採用した。
【００３１】
このように温度階層を容易につけることができるようになるのは、金スズ接合が加熱加圧により、スズの融点よりはるかに高い２８０度程度の融点を備えた金スズ合金を作り出すからである。特に、ＳＡＷフィルタ接合後に、ＳＡＷフィルタの接合に用いた温度よりも高い温度で、かつ金スズ合金の融点よりも低い融点のはんだ（特に、共晶はんだや鉛フリーはんだ）を採用することができるようになる。この特性を、特にはんだを用いたＳＡＷフィルタをインターポーザ基板に他の電子部品とともに搭載したＭＣＭ構造を採用すると、マザー基板へのインターポーザ基板の搭載に用いる接合温度を上げることが可能になる。
【００３２】
また、封止を信号電極の周囲に形成した接続部で行う場合、この接合方式にフラックスを使用しない金属接合方式を採用すると、信号端子の接合と、封止とを同一工程で行えるので、工程数を減らすことができる。
【００３３】
ただし、信号用バンプ又は封止バンプにはんだを用いた場合、雰囲気中にガスが逃げなくなるため、封止空間にガスが溜まることになり、周波数特性の劣化がひどくなる。
【００３４】
そこで、本発明では、信号用バンプと封止用バンプの両方に同じ接合方式を採用している。具体的には、双方に金スズ接合を採用している。特に、部品あるいはモジュール基板側表面メタライズをスズとし、ＳＡＷチップ側バンプ（電気接続部および封止部）を金とし、接続はＳＡＷチップを加熱加圧して行う。こうすることで、スズ融点（２３１．９度）で、接続・封止するにもかかわらず、スズ金化合物が形成されるため、再溶融温度を高温化（２８０度）できるため、融点の高い接合材料をマザーボードへのインターポーザの搭載に採用することができるようになる。
【００３５】
【発明の実施の形態】
以下、本発明の実施例を図面に基づき説明する。なお、全図を対象に同一機能を示す要素には同じ符号を付した。
【００３６】
図１は本発明による電子デバイスの第１の実施例を示す断面図である。
【００３７】
図２に本発明による電子デバイスの第１の実施例をより詳細に説明する。なお図２は図１の組立工程を示すものであり、図２（ａ）は配線を形成したＳＡＷチップ１００およびパッケージ基板２００を、図２（ｂ）は金バンプ４００、外周封止用金突起４１０および錫めっき３４１を形成したＳＡＷチップ１００およびパッケージ基板２００を、図２（ｃ）はＳＡＷチップ１００およびパッケージ基板２００を接続する工程を、図２（ｄ）は完成後の外観を示している。
【００３８】
まず、図２（ａ）のように、櫛歯電極１１０，チップ電極１２０、外周封止用チップ電極１２３をアルミなどの金属で配線を形成したＳＡＷチップ１００と、内部電極２１０、外周封止用内部電極２１３を銅などの金属で配線を形成したパッケージ基板２００を形成する。このパッケージ基板２００はセラミック基板やシリコン基板やガラス基板など耐湿性に優れた材料であればよい。
【００３９】
図２（ｂ）で図２（ａ）のチップ電極１２０および外周封止用チップ電極１２３上に金バンプ４００および外周封止用金突起４１０をめっきなどにて形成し、また内部電極２１０と外周封止用内部電極２１３上に錫をめっきする。金バンプ４００の形状は四角柱や円柱などどのような形状でも構わない。内部電極２１０および外周封止用内部電極２１３上の錫は印刷方式により形成しても構わない。
【００４０】
上記のように形成したＳＡＷチップ１００およびパッケージ基板２００の位置あわせを行い（図２（ｃ））、加熱および加圧を行う。錫めっき３４１が錫単体である場合、加熱温度は錫融点（２３２℃）以上とし、接触界面で錫のみ溶融させる。金バンプ４００および外周封止金突起４１０と錫めっき３４１界面では錫が溶融し、金と反応することにより金−錫系金属間化合物を形成する。錫が反応すると金バンプ４００および外周封止金突起４１０と錫めっき３４１を塗布した内部電極２１０および外周封止用内部電極２１３間は金属結合される。これにより形成される金−錫系金属間化合物（金属接続部３４０、外周封止用金属接続部３４２）の融点は錫融点である２３２℃より高いため、他の部品を搭載する二次リフローを行っても、リフロー温度が金−錫系金属間化合物融点以下である場合は再溶融せずに金バンプ４００および外周封止金突起４１０と錫めっき３４１を塗布した内部電極２１０および外周封止用内部電極２１３は接続が保たれる。
【００４１】
また、外周が外周封止金突起４１０、金−錫系金属間化合物に囲まれているために、図２（ｄ）のように櫛歯電極１１０は気密封止される。なお、外周封止部はグランドとして利用してもよい。
【００４２】
また、ＳＡＷチップ１００を他の電子部品とともにインターポーザ基板に搭載するＭＣＭ構造を採用する場合、マザーボードへのインターポーザ基板の搭載に用いる接合温度を上げることが可能になる。
【００４３】
図３に図１で示した第１の実施例のウェハ一括形成方式の工程図を示す。図１および図２に対応する部位は同様な番号で記している。図３（ａ）は個片切断前に配線を形成したパッケージ基板２００を、図３（ｂ）は錫めっき３４１を個片切断前に形成したパッケージ基板２００を、図３（ｃ）は電極上に金バンプ４００および外周封止金突起４１０を形成したＳＡＷウェハ１０１およびパッケージ基板２００の位置合わせ工程を、図３（ｄ）は加熱・加圧によりＳＡＷウェハ１０１とパッケージ基板２００を接合する工程を、図３（ｅ）は接続後個片にダイシングする工程を示している。
【００４４】
まず図３（ａ）のように、内部電極２１０、外周封止用内部電極２１３を銅などの金属で形成した個片切断前のパッケージ基板２００を形成する。このパッケージ基板２００はセラミック基板やシリコン基板やガラス基板など耐湿性に優れた材料であればよい。
【００４５】
図３（ｂ）で内部電極２１０と外周封止用内部電極２１３上に錫をめっきする。内部電極２１０および外周封止用内部電極２１３上の錫はめっきの代わりに印刷方式により作製しても構わない。
【００４６】
図３（ｃ）のように、ＳＡＷウェハの状態で櫛歯電極１１０、チップ電極１２０、外周封止用チップ電極１２３をアルミなどの金属で配線を形成したのち、チップ電極１２０および外周封止用チップ電極１２３上に金バンプ４００および外周封止金突起４１０をめっきにて形成する。金バンプ４００の形状は四角柱や円柱などどのような形状でも構わない。また金バンプ４００形成方法はめっきでなくともボールボンディングなどで形成しても構わない。ＳＡＷチップ１００およびパッケージ基板２００の位置あわせを行い（図３（ｃ））、加熱および加圧を行う。
【００４７】
ウェハ上ＳＡＷチップ１００と個片接続前のパッケージ基板２００の線膨張係数差を少なくすることにより、熱収縮によるＳＡＷチップ１００とパッケージ基板２００間のパターンずれは抑えることが可能である。錫めっき３４１が錫単体である場合、加熱温度は錫融点（２３２℃）以上とし、接触界面で錫のみ溶融させる。金バンプ４００および外周封止金突起４１０と錫めっき３４１界面では錫が溶融し、金と反応することにより金−錫系金属間化合物を形成する。錫が反応すると金バンプ４００および外周封止金突起４１０と錫めっき３４１を塗布した内部電極２１０および外周封止用内部電極２１３は金属結合される。これにより形成される金−錫系金属間化合物（金属接続部３４０、外周封止用金属接続部３４２）の融点は錫融点である２３２℃より高いため、他の部品を搭載する二次リフローを行っても、リフロー温度が金−錫系金属間化合物融点以下である場合は再溶融せずに金バンプ４００および外周封止金突起４１０と錫めっき３４１を塗布した内部電極２１０および外周封止用内部電極２１３間は接続が保たれる。また外周が外周封止金突起４１０、金−錫系金属間化合物に囲まれているために、図３（ｄ）のように櫛歯電極１１０は気密封止される。なお、外周封止部はグランドとして利用してもよい。上記のような工程で図３（ｄ）の構造を形成すると、耐湿性も良好でかつ信頼性も向上したパッケージを提供できる。
【００４８】
最後に図３（ｅ）のように、ダイサーを用いて個片に切断することにより、図１の第１の実施例が実現される。切断方法はルータで切断しても構わないし、図７で示したようなサンドブラスト法などで切断しても構わない。上記利点に加え一括して接続することにより、接続工程が個片から一括となること、およびＳＡＷチップ１００とパッケージ基板２００の切断を一括して行うことよりタクトが短縮される。また櫛歯電極１１０が封止されてから切断するため、異物混入による不良の発生を防ぐことができる。
【００４９】
図４は、本発明による第２の実施例でありチップサイズの表面弾性波デバイス９００の断面図である。予め内部電極２１０、外部電極２２０及び両者を接続するスルーホール２３０が形成されたパッケージ基板２００に、導電性ガラス３００を用いてＳＡＷチップ１００が接続かつ封止された構造になっている。
【００５０】
図４の構造では導電性ガラス３００にスペーサとして数μｍのガラス球を混入させて接続高さを制御し、櫛歯電極１１０部の空隙５００を確保する。スペーサ材料としてはガラス球の他、ガラスロッドまたはＡｕめっきしたＮｉ球などの導電粒子を用いてもよい。導電性ガラス３００は、ＳＡＷチップ電極１２０とパッケージ基板２００の内部電極２１０を電気接続するとともにＳＡＷチップ１００の周辺を封止する。
【００５１】
図５は前記チップサイズの表面弾性波デバイス９００の分解斜視図で、導電性ガラス３００の部分でパッケージ基板２００からＳＡＷチップ１００を取り外した状態を示した。導電性ガラス３００は、ＳＡＷチップ１００の信号用チップ電極１２１とパッケージ基板２００の信号用内部電極２１１を接続するとともにＳＡＷチップ１００周縁を封止するよう配置されている。ＧＮＤ用チップ電極１２２はパッケージ基板２００のＧＮＤ用内部電極２１２に導電性ガラス３００で接続されるが、ＳＡＷチップ１００周縁の封止を兼ねている。
【００５２】
図６は、前記チップサイズの表面弾性波デバイス９００の組立工程図である。図６（ａ）において、予め内部電極２１０、外部電極２２０及び両者を接続するスルーホール２３０が形成されたパッケージ基板２００を準備し、
図６（ｂ）において、前記パッケージ基板２００のＳＡＷチップ搭載面に導電性ガラス３００用フリットを印刷・溶融し、パッケージ基板２００の所望の位置に導電性ガラス３００を供給する。
【００５３】
図６（ｃ）において、導電性ガラス３００が付着されたパッケージ基板２００に、ＳＡＷウエハ１０１を対向するように載置し、加熱加圧する。
【００５４】
図６（ｄ）に前記工程後の接続状態を示した。ＳＡＷウエハ１０１はチップ電極１２０と多数個取りパッケージ基板２００の内部電極２１０とに接続されるとともに、各ＳＡＷチップの周縁部は導電性ガラス３００で封止される。
【００５５】
図６（ｅ）において、前記多数個取りパッケージ基板２００の封止部３３０の中心をダイサー８１０にて切断分離することによりチップサイズ表面弾性波デバイス９００を得ることができる。
【００５６】
図７は、図６で説明した工程（ｄ）以降を変更した組立工程図である。図７（ｅ’）において、ＳＡＷウエハ１０１が接続封止されている多数個取りパッケージ基板２００の封止部３３０中心をＳＡＷウエハ１０１搭載方向からサンドブラスト８２０にてパッケージ基板２００に達するまで溝加工し、ＳＡＷチップ１００を分離する。
【００５７】
次に図７（ｆ）において、前記溝加工部を含みＳＡＷチップ１００背面全体を蒸着またはめっき法でメタライズ処理する。メタライズ用金属としてＣｕ、ＮｉあるいはＡｌを用いる。また、背面全体を導電塗料で覆ってもよい。
【００５８】
最後に図７（ｇ）において、前記パッケージ基板２００の溝加工部をブレークまたはダイシング分離して、個別のチップサイズ表面弾性波素子を得る。
【００５９】
図８は本発明による電子デバイスの第３の実施例を示す断面図であって図１に対応する部位は同様な番号で示している。なお６００はシールド材である。
【００６０】
図８の構造は第１の実施例で提案した構造のチップ面および側面をシールド材で封止した構造である。シールド材６００の材質は金属もしくは金属コーティングされた樹脂など外周が金属に囲まれたものであればよい。シールド材６００をもうけることにより、他部品からの電磁波の影響を防止したり、外力によるチップ欠けを防止する効果がある。また、外周封止部と接続することによりグランドとしての利用も可能である。さらには放熱性の向上も期待できる。シールド材６００の形成方法は外周を樹脂でモールドしたのちに表面に金属めっきを施す方法や、防水スプレーもしくは金属粒子入りスプレーを塗布する方法や、金属キャップを張り付ける方法などが考えられる。
【００６１】
図９は本発明による電子デバイスの第４の実施例を示す断面図であって図１に対応する部位は同様な番号を示している。なお、２０１は樹脂層、２０２はコアメタル、２０３は貫通スルーホールである。
【００６２】
本実施例では、ＳＡＷチップ１００には櫛歯電極１１０、金バンプ４００、チップ電極１２０、外周封止用金突起４１０、外周封止用チップ電極１２３がもうけられており、基板はコアメタル２０２の両面に樹脂層２０１を張り付けたのちに配線形成を行い、内部電極２１０や外部電極２２０、外周封止用内部電極２１３、錫めっき３４１、貫通スルーホール２０３を形成したメタルコア基板から構成されている。ここでコアメタル２０２は例えば銅やアルミや４２アロイなどの金属からなり、樹脂層２０１の層数との組み合わせによりメタルコア基板の線膨張係数を調整することができる。上記のＳＡＷチップ１００とメタルコア基板を図２、図３もしくは図７の工程により形成することにより本実施例は実現される。
【００６３】
本実施例では第１の実施例の利点に加えて、メタルコア基板はコアメタル２０２と樹脂層２０１の組み合わせによって線膨張係数を調整することが可能であるため、ＳＡＷチップ１００と線膨張係数差が極めて少ないパッケージ基板を形成することが可能である。このため温度変化による応力が抑えられるため、接続部信頼性は向上する。また外周封止部をコアメタル２０２と接続することにより、外部封止部をグランド端子とすることができる。
【００６４】
また、コアメタル２０２を電磁波のバリアとして使用できるため、他部品からの電磁波の影響を防止することができる。
【００６５】
図１０は本発明による電子デバイスの第５の実施例を示す断面図であって図８および図９に対応する部位は同様な番号で示している。なお６００はシールド材である。
【００６６】
本実施例は第４の実施例で提案した構造のチップ面および側面をシールド材で封止した構造である。シールド材６００の材質は金属もしくは金属コーティングされた樹脂など外周が金属に囲まれたものであればよい。
【００６７】
本実施例では第４の実施例の利点に合わせて、シールド材６００をもうけることにより、他部品からの電磁波の影響を防止したり、外力によるチップ欠けを防止する効果がある。また、外周封止部とコアメタル２０２をシールド材６００で接続することが可能であるため、容易にグランドとして使用できる。さらには放熱性の向上も期待できる。シールド材６００の形成方法は外周を樹脂でモールドしたのちに表面に金属めっきを施す方法や、防水スプレーもしくは金属粒子入りスプレーを塗布する方法や、金属キャップを張り付ける方法などが考えられる。
【００６８】
図１１は本発明による電子デバイスの第６の実施例を示す断面図であって図９に対応する部位は同様な番号を示している。なお、２０４はコアメタル２０２上メタライズである。
【００６９】
本実施例では、ＳＡＷチップ１００には櫛歯電極１１０、金バンプ４００、チップ電極１２０、外周封止用金突起４１０、外周封止用チップ電極１２３がもうけられており、基板はコアメタル２０２の両面に樹脂層２０１を張り付けたのちに配線形成を行い、内部電極２１０や外部電極２２０、メタライズ２０４、錫めっき３４１、貫通スルーホール２０３を形成したメタルコア基板から構成されている。ここでコアメタル２０２は例えば銅やアルミや４２アロイなどの金属からなり、樹脂層２０１の層数との組み合わせによりメタルコア基板の線膨張係数を調整することができる。上記のＳＡＷチップ１００とメタルコア基板を図２、図３もしくは図７の工程により形成することにより形成される。本実施例ではあらかじめ外部封止部となる部位の樹脂層２０１に穴を形成し、コアメタル２０２を露出させる。この穴はレーザ加工やエッチングなどで形成可能である。この穴に必要に応じてメタライズ２０４を施し、さらに錫めっき３４１を形成する。メタライズ２０４はコアメタル２０２上に錫めっき３４１が形成しにくい場合に必要となり、銅、ニッケル、金などがあげられる。この錫めっき３４１の施されたメタルコア基板と上記ＳＡＷチップ１００の位置あわせを行い、加熱加圧することにより本実施例が実現される。
【００７０】
本実施例では第４の実施例の利点に加えて、外周封止部とコアメタル２０２を内部配線を形成せずに接続する事が可能である。
【００７１】
図１２は本発明による電子デバイスの第７の実施例を示す断面図であって図８および図９に対応する部位は同様な番号で示している。
【００７２】
本実施例は第６の実施例で提案した構造のチップ面および側面をシールド材で封止した構造である。シールド材６００の材質は金属もしくは金属コーティングされた樹脂など外周が金属に囲まれたものであればよい。
【００７３】
本実施例では第６の実施例の利点に合わせて、シールド材６００をもうけることにより、他部品からの電磁波の影響を防止したり、外力によるチップ欠けを防止する効果がある。さらには放熱性の向上も期待できる。シールド材６００の形成方法は外周を樹脂でモールドしたのちに表面に金属めっきを施す方法や、防水スプレーもしくは金属粒子入りスプレーを塗布する方法や、金属キャップを張り付ける方法などが考えられる。
【００７４】
図１３は本発明による電子デバイスの第８の実施例を示す断面図であって図８および図９に対応する部位は同様な番号で示している。
【００７５】
本実施例では、ＳＡＷチップ１００には櫛歯電極１１０、金バンプ４００、チップ電極１２０がもうけられており、基板はコアメタル２０２の両面に樹脂層２０１を張り付けたのちに配線形成を行い、内部電極２１０や外部電極２２０、メタライズ２０４、錫めっき３４１、貫通スルーホール２０３を形成したメタルコア基板と、シールド材接続用金めっき６１０を有するシールド材（キャップ）６００から構成されている。ここでコアメタル２０２は例えば銅やアルミや４２アロイなどの金属からなり、樹脂層２０１の層数との組み合わせによりメタルコア基板の線膨張係数を調整することができる。シールド材６００は金属製キャップや、樹脂の外周を金属で覆ったキャップなど外周が金属で覆われたものであればよい。本実施例ではあらかじめ外部封止部となる部位の樹脂層２０１に穴を形成し、コアメタル２０２を露出させる。この穴はレーザ加工やエッチングなどで形成可能である。この穴に必要に応じてメタライズ２０４を施し、さらに錫めっき３４１を形成する。メタライズ２０４はコアメタル２０２上に錫めっき３４１が形成しにくい場合に必要となり、銅、ニッケル、金などがあげられる。上記のＳＡＷチップ１００とメタルコア基板を図２、図３もしくは図７の工程により接続すると同時に上記シールド材６００を接続することにより本実施例は実現される。またシールド材接続用金めっき６１０ははんだでも代替可能である。
【００７６】
本実施例では第７の実施例の利点に加えて、ＳＡＷチップ１００とメタルコア基板の接続と、キャップ６００封止を一括で行えるため外周封止および外力からの保護のための工程が削減できる。
【００７７】
図１４は本発明による電子デバイスの第９の実施例を示す断面図であって図８に対応する部位は同様な番号で示している。
【００７８】
本実施例では、ＳＡＷチップ１００には櫛歯電極１１０、金バンプ４００および外周封止金突起４１０、チップ電極１２０がもうけられており、基板は内部電極２１０や外部電極２２０、メタライズ２０４、錫めっき３４１、貫通スルーホール２０３を形成したフレキシブル基板２０５から構成されている。本実施例では表裏に銅などで形成された配線、内部電極２１０および外部電極２２０を有したフレキシブル基板２０５のデバイス接続面の内部電極２１０と外部電極２２０もしくはすべての配線上に錫めっき３４１を形成する。配線、内部電極２１０および外部電極２２０上に錫めっき３４１が形成しにくい場合はメタライズ２０４を形成するが、それらはニッケル、金などで形成される。上記のＳＡＷチップ１００とフレキシブル基板２０５を図２もしくは図３の工程により接続することにより本実施例は実現される。また図８のように外周にシールド材６００を形成してもよい。シールド材接続用金めっき６１０ははんだでも代替可能である。
【００７９】
本実施例では第１の実施例の利点に加えて、フレキシブル基板２０５の剛性が低いため、使用環境下で温度変化が生じＳＡＷチップ１００とフレキシブル基板２０５の収縮量の違いが発生した場合でもフレキシブル基板２０５が変形することによって接続部への応力集中が低減される。また、フレキシブル基板はプリント基板やセラミック基板に比べて薄いため、電子回路素子の薄型化が可能である。
【００８０】
なお実施例２から９では、パッケージ基板２００の外周封止用内部電極２１３及び内部電極２１０のめっき材をＳｎとして説明したが、これをＡｇまたはＡｕに代え、ＳＡＷウエハ１０１の外周封止用チップ電極１２３及びチップ電極１２０のＡｕバンプとの間でＡｕ−Ａｇ、Ａｕ−ＡｌまたはＡｕ-Ａｕの拡散接合を行なってもよい。さらに外周封止部は図１５に示すように櫛歯電極１１０を取り囲むような形状でもよい。
【００８１】
次に図１６において、ＳＡＷウエハ１０１のチップ電極１２０あるいは外周封止用チップ電極１２３にＡｕめっきを選択的に施す方法をチップ電極１２０を例にとって説明する。
【００８２】
同図１６（ａ）において、櫛歯電極１１０およびチップ電極１２０が形成されたＳＡＷウエハ１０１を準備し、
同図１６（ｂ）において、前記ＳＡＷウエハ１０１のチップ電極１２０形成面にスパッタあるいは蒸着法にて、ＣｒあるいはＣｕをめっき下地膜１０２として成膜する。
【００８３】
同図１６（ｃ）において、前記めっき下地膜１０２が成膜されたＳＡＷウエハ１０１にめっきレジスト膜１０３をスピン塗布し、加熱硬化させる。
【００８４】
同図１６（ｄ）において、前記めっきレジスト膜１０３が塗布・硬化されたＳＡＷウエハ１０１のチップ電極１２０の部分に紫外線照射・現像し選択的にめっきレジスト膜１０３をパターニング除去１０４する。
【００８５】
同図１６（ｅ）において、前記めっきレジスト膜１０３がパターニング除去部１０４されたチップ電極１２０の部分に電解Ａｕめっき１０５を施す。
【００８６】
同図１６（ｆ）において、前記めっきレジスト膜１０３全体をアセトン等により除去する。
【００８７】
同図１６（ｇ）において、硝酸２アンモニウムセリウムにて櫛歯電極１１０及びチップ電極１２０のＡｌに影響を与えないよう、ＣｒあるいはＣｕからなるめっき下地膜１０２を選択エッチング除去し、所望のＡｕめっき付きＳＡＷウエハ１０１を形成する。
【００８８】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９０】
本発明のチップサイズ表面弾性波デバイスは封止材料に流動性の低い導電性ガラスあるいは金属接合材を用いているため、流動防止枠がなくても封止材料が櫛歯状電極に達することはなく、流動防止枠の部品コストおよび組立コストの低減効果が期待できる。また、完全な気密封止が可能となり信頼性の向上が図れる。さらに、封止および電極接続をウエハレベルで行い,最終工程で個片のＳＡＷチップパッケージデバイスに分離するため、デバイスをチップそのもののサイズまで小さくできるとともに、ウエハサイズの一括工程で製造できるため大幅なコストダウンが可能となる。
【００９１】
本発明によれば、ＳＡＷフィルタの周波数特性の劣化を抑制することが可能になる。
【００９２】
本発明によれば、ＳＡＷフィルタをインターポーザ上に搭載したＭＣＭ構造を採用する電子モジュールの周波数特性の劣化を抑制しつつ、温度階層を高い温度で設定可能になる。
【図面の簡単な説明】
【図１】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第１実施例の断面図である。
【図２】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第１実施例の分解斜視図である。
【図３】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第１実施例の組立工程図である。
【図４】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第２実施例の断面図である。
【図５】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第２実施例の分解斜視部である。
【図６】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第２実施例の作製工程図である。
【図７】本発明によるチップサイズ表面弾性波デバイスの第２実施例の他の組立工程図である。
【図８】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第３実施例の断面図である。
【図９】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第４実施例の断面図である。
【図１０】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第５実施例の断面図である。
【図１１】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第６実施例の断面図である。
【図１２】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第７実施例の断面図である。
【図１３】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第８実施例の断面図である。
【図１４】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの第９実施例の断面図である。
【図１５】本発明によるＳＡＷチップとパッケージ基板を接続する電子デバイスの他の外周封止図である。
【図１６】本発明によるＳＡＷウエハへの金めっきプロセス図である。
【図１７】従来の小形表面弾性波デバイスの概念図である。
【符号の説明】
１００…ＳＡＷチップ
１０１…ＳＡＷウエハ
１０２…めっき下地膜
１０３…めっきレジスト膜
１０４…パターニング除去部
１０５…Ａｕめっき
１１０…櫛歯電極
１２０…チップ電極
１２１…信号用チップ電極
１２２…ＧＮＤ用チップ電極
１２３…外周封止用チップ電極
２００…パッケージ基板
２０１…樹脂層
２０２…コアメタル
２０３…貫通スルーホール
２０４…メタライズ
２０５…フレキシブル基板
２１０…内部電極
２１１…信号用内部電極
２１２…ＧＮＤ用内部電極
２１３…外周封止用内部電極
２２０…外部電極
２３０…スルーホール
３００…導電性ガラス
３１０…封止樹脂
３２０…流動防止枠
３３０…封止部
３４０…金属接合部
４００…金バンプ
４１０…外周封止用金突起
５００…空隙
６００…シールド材
６１０…シールド材接続用金めっき
８１０…ダイサー
８２０…サンドブラスト
８３０…メタライズ
９００…チップサイズ表面弾性波デバイス

Claims (14)

  1. チップ電極と該チップ電極の外周を囲む外周封止用電極とが形成されたデバイス面を有する電子回路素子と、
    前記チップ電極に接続される内部電極と該内部電極を囲み且つ前記外部封止用電極と接続される封止用電極とが形成された基板とを備え、
    前記基板上に前記電子回路素子がフリップチップ接続される電子デバイスにおいて、
    前記電子回路素子の前記チップ電極と前記基板の前記内部電極、並びに前記電子回路素子の前記外周封止用電極と前記基板の封止用電極の各々は、該チップ電極上及び該外周封止用電極上に形成された金と該内部電極上及び該封止用電極上に形成された錫との夫々の接合界面に錫より融点の高い金−錫系金属間化合物を形成して成る金−錫（Ａｕ−Ｓｎ）接合で接続され、且つ
    前記基板の前記内部電極に前記金−錫系金属間化合物を介して接合された前記電子回路素子の前記チップ電極及びその周縁は、該電子回路素子の該外周封止用電極とこれに対向する前記基板の封止用電極との間に形成された前記金−錫系金属間化合物により気密封止されていることを特徴とする電子デバイス。
  2. 請求項１に記載の電子デバイスにおいて、
    前記電子回路素子は圧電素子であることを特徴とする電子デバイス。
  3. 請求項１に記載の電子デバイスにおいて、
    前記電子回路素子は、ＳＡＷチップ、ＦＢＡＲ（圧電薄膜共振器）、又はＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）であることを特徴とした電子デバイス。
  4. 請求項１に記載の電子デバイスにおいて、
    前記電子回路素子の前記チップ電極及び前記外周封止用電極の各々の表面は金（Ａｕ）めっきされ、且つ前記基板の前記内部電極及び前記封止用電極の各々の表面は錫（Ｓｎ）めっきされていることを特徴とする電子デバイス。
  5. 請求項１に記載の電子デバイスにおいて、
    前記基板はプリント基板、又はフレキシブル基板であることを特徴とする電子デバイス。
  6. 請求項１に記載の電子デバイスにおいて、
    前記基板は、メタルコア基板であることを特徴とする電子デバイス。
  7. 請求項１に記載の電子デバイスにおいて、
    前記基板は、ガラス基板、又はセラミック基板であることを特徴とする電子デバイス。
  8. 請求項１に記載の電子デバイスにおいて、
    前記基板は、シリコン基板であることを特徴とする電子デバイス。
  9. 請求項６に記載の電子デバイスにおいて、
    前記メタルコア基板のコアメタルと、前記電子回路素子の前記外周封止用電極及び前記基板の前記封止用電極並びにこれらを接続する前記金−錫系金属間化合物からなる外周封止部とは電気的に接続されていることを特徴とする電子デバイス。
  10. 内部電極及びこれを囲む封止用電極、並びに外部電極及びこれと該内部電極とを接続するスルーホール配線が複数箇所に夫々形成された多数個取り基板と、チップ電極及びこれを囲む外部封止用電極が形成されたデバイス面を各々有する複数の電子回路素子が形成されたウエハとを用いた電子デバイスの製造方法であって、
    前記多数個取り基板の前記複数箇所の各々に形成された前記内部電極及び前記封止用電極の夫々に錫（Ｓｎ）めっきを施し、且つ前記ウエハに形成された前記電子回路素子の各々の前記チップ電極及び前記外部封止用電極に金（Ａｕ）めっきを施した後、
    前記ウエハを前記複数の電子回路素子の前記デバイス面が前記多数個取り基板の前記複数箇所に夫々対向するように該多数個取り基板上に載置し且つ加熱加圧することにより、該複数箇所の各々とこれに対向する該電子回路素子の該デバイス面との間において前記内部電極と前記チップ電極とを接続するとともに前記封止用電極と前記外部封止用電極とを接続することにより該内部電極と該チップ電極との接続を封止する第１工程と、
    前記ウエハ及び前記多数個取り基板から前記複数の電子回路素子の各々とこれに対向する該多数個取り基板の部分を、前記封止用電極と前記外部封止用電極との接続で形成された封止部で順次分離して前記電子デバイスを該電子回路素子のチップサイズで得る第２工程とをこの順に行い、
    前記第１工程において、前記内部電極及び前記封止用電極にめっきされた錫のみを該内部電極と前記チップ電極との接触界面及び該封止用電極と前記外部封止用電極との接触界面で夫々溶融させることにより、該接触界面の各々に錫より融点の高い金−錫系金属間化合物を形成し、これにより該内部電極と該チップ電極との間並びに該封止用電極と該外部封止用電極との間を夫々金−錫（Ａｕ−Ｓｎ）接合で接続することを特徴とする電子デバイスの製造方法。
  11. 前記第２工程において、前記封止部に、前記ウエハ上面から前記多数個取り基板に達する溝加工を施し、該ウエハ上面及び溝加工部をメタライズ処理して、
    前記溝加工部を順次分離して前記チップサイズの電子デバイスを得ることを特徴とする請求項１０に記載の電子デバイスの製造方法。
  12. 前記電子回路素子は、その各々の前記デバイス面にアルミニウム（Ａｌ）を主成分とする櫛歯電極及び前記チップ電極が形成された表面弾性波ウエハとして供給され、
    前記表面弾性波ウエハにめっき下地膜としてクロム（Ｃｒ）または銅（Ｃｕ）を成膜し、これにめっきレジスト膜を塗布して加熱硬化させ、前記チップ電極のめっきレジストを部分的に紫外線照射および現像で除去後、
    そのチップ電極部に所望の厚さの金（Ａｕ）めっきを施し、
    その後にめっきレジストを除去し、
    前記アルミニウム（Ａｌ）を主成分とする櫛歯電極及びチップ電極に影響を与えないよう前記めっき下地膜のクロム（Ｃｒ）または銅（Ｃｕ）を硝酸２アンモニウムセリウム（（ＣｅＮＨ４）２（ＮＯ３）６）にて選択エッチング除去して形成した金（Ａｕ）めっき付き表面弾性波ウエハを用いて、前記請求項１０または請求項１１の方法で製造することを特徴とする電子デバイスの製造方法。
  13. 請求項１０乃至請求項１２のうちの何れか一項に記載の電子デバイスの製造方法において、
    前記基板は、メタルコア基板であることを特徴とする電子デバイスの製造方法。
  14. 請求項１３に記載の電子デバイスの製造方法において、
    前記メタルコア基板のコアメタルと、前記電子回路素子の前記外周封止用電極及び前記基板の前記封止用電極並びにこれらを接続する前記金−錫系金属間化合物からなる外周封止部とを電気的に接続することを特徴とする電子デバイスの製造方法。
JP2003000789A 2003-01-07 2003-01-07 電子デバイスおよびその製造方法 Expired - Fee Related JP3905041B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003000789A JP3905041B2 (ja) 2003-01-07 2003-01-07 電子デバイスおよびその製造方法
EP04000078A EP1445861A3 (en) 2003-01-07 2004-01-05 Electronic device and method of manufacturing the same
US10/750,821 US7211934B2 (en) 2003-01-07 2004-01-05 Electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003000789A JP3905041B2 (ja) 2003-01-07 2003-01-07 電子デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004214469A JP2004214469A (ja) 2004-07-29
JP3905041B2 true JP3905041B2 (ja) 2007-04-18

Family

ID=32652771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003000789A Expired - Fee Related JP3905041B2 (ja) 2003-01-07 2003-01-07 電子デバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US7211934B2 (ja)
EP (1) EP1445861A3 (ja)
JP (1) JP3905041B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099088A1 (en) * 2004-03-26 2005-10-20 Cypress Semiconductor Corp. Integrated circuit having one or more conductive devices formed over a saw and/or mems device
JP2006086701A (ja) * 2004-09-15 2006-03-30 Kyocera Corp 弾性表面波装置およびその製造方法ならびに通信装置
JP4514571B2 (ja) * 2004-09-15 2010-07-28 京セラ株式会社 弾性表面波装置およびその製造方法ならびに通信装置
JP4514572B2 (ja) * 2004-09-15 2010-07-28 京セラ株式会社 弾性表面波装置および通信装置
JP4514562B2 (ja) * 2004-08-26 2010-07-28 京セラ株式会社 弾性表面波装置および通信装置
JP2006050592A (ja) * 2004-07-06 2006-02-16 Matsushita Electric Ind Co Ltd 圧電共振器及びその製造方法
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
JP4583123B2 (ja) * 2004-09-28 2010-11-17 京セラ株式会社 高周波モジュール
JP2006210638A (ja) * 2005-01-28 2006-08-10 Sony Corp パッケージ構造の製造方法
WO2006080388A1 (ja) * 2005-01-28 2006-08-03 Matsushita Electric Industrial Co., Ltd. 電子素子パッケージの製造方法および電子素子パッケージ
EP1842232B1 (en) 2005-01-29 2019-04-03 Astrium Limited High frequency circuit package including a ceramic substrate and its manufacturing method
JP4057017B2 (ja) 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
JP4692024B2 (ja) * 2005-03-04 2011-06-01 パナソニック株式会社 弾性表面波デバイス
US7362038B1 (en) * 2005-04-18 2008-04-22 Amkor Technology, Inc. Surface acoustic wave (SAW) device package and method for packaging a SAW device
JP4619201B2 (ja) * 2005-06-01 2011-01-26 三菱電機株式会社 ウェハレベル気密パッケージの製造方法および気密パッケージ
US7316965B2 (en) * 2005-06-21 2008-01-08 Freescale Semiconductor, Inc. Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level
JP4744213B2 (ja) 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
FR2890065B1 (fr) * 2005-08-30 2007-09-21 Commissariat Energie Atomique Procede d'encapsulation d'un composant, notamment electrique ou electronique au moyen d'un cordon de soudure ameliore
JP2007069320A (ja) * 2005-09-08 2007-03-22 Sony Corp 機能素子およびその製造方法
JP4770643B2 (ja) * 2005-10-12 2011-09-14 エプソントヨコム株式会社 圧電デバイス及び、その製造方法
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
US20070120270A1 (en) * 2005-11-23 2007-05-31 Kuroda Roger T Flip chip hermetic seal using pre-formed material
US7651879B2 (en) * 2005-12-07 2010-01-26 Honeywell International Inc. Surface acoustic wave pressure sensors
JP4964505B2 (ja) * 2006-06-06 2012-07-04 株式会社フジクラ 半導体装置およびその製造方法、並びに電子部品
JP2008051686A (ja) * 2006-08-25 2008-03-06 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2008147427A (ja) * 2006-12-11 2008-06-26 Shinko Electric Ind Co Ltd 電子部品装置及び電子部品の実装方法
JP2008182014A (ja) * 2007-01-24 2008-08-07 Fujikura Ltd パッケージ基板及びその製造方法
US7954215B2 (en) * 2007-03-19 2011-06-07 Epson Toyocom Corporation Method for manufacturing acceleration sensing unit
US7564130B1 (en) * 2007-07-06 2009-07-21 National Semiconductor Corporation Power micro surface-mount device package
JP4661885B2 (ja) * 2008-02-04 2011-03-30 セイコーエプソン株式会社 電子部品及びその製造方法、並びに電子機器
JP2009252869A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp 半導体装置の製造方法およびこの方法により製造された半導体装置
JP5248179B2 (ja) * 2008-04-17 2013-07-31 新光電気工業株式会社 電子装置の製造方法
JP2010021219A (ja) 2008-07-09 2010-01-28 Nec Schott Components Corp パッケージングデバイス装置およびパッケージ用ベース部材
US8618670B2 (en) * 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
US8138062B2 (en) * 2009-12-15 2012-03-20 Freescale Semiconductor, Inc. Electrical coupling of wafer structures
EP2553525A1 (de) 2010-04-01 2013-02-06 Conti Temic Microelectronic GmbH Vorrichtung mit optischem modul und trägerplatte
TWI420810B (zh) 2010-12-17 2013-12-21 Ind Tech Res Inst 石英振盪器及其製造方法
JP2013157483A (ja) * 2012-01-30 2013-08-15 Osaka Univ 電子回路装置およびその製造方法
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
JP2016206458A (ja) * 2015-04-23 2016-12-08 株式会社フジクラ 光学装置および光学装置の製造方法
US10580710B2 (en) 2017-08-31 2020-03-03 Micron Technology, Inc. Semiconductor device with a protection mechanism and associated systems, devices, and methods
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
US20190221607A1 (en) * 2018-01-14 2019-07-18 Innovative Micro Technology Microfabricated device with piezoelectric substrate and method of manufacture
US10475771B2 (en) 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods
CN108155287A (zh) * 2018-02-11 2018-06-12 海宁市瑞宏科技有限公司 一种具有抗温度冲击效果的晶圆级sawf封装结构
US11152147B2 (en) * 2018-02-22 2021-10-19 Samsung Electro-Mechanics Co., Ltd. Coil component
CN109037426A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及金属层的芯片封装结构及其制作方法
KR102224307B1 (ko) * 2018-11-30 2021-03-08 삼성전기주식회사 음향 공진기 모듈
US11476832B2 (en) 2018-11-30 2022-10-18 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic resonator module
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
KR20230147601A (ko) 2021-02-19 2023-10-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 전자 기기
WO2024029255A1 (ja) * 2022-08-02 2024-02-08 ソニーセミコンダクタソリューションズ株式会社 電子機器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478693A (en) * 1977-12-05 1979-06-22 Matsushima Kogyo Co Ltd Crystal vibrator
CH625372A5 (ja) * 1979-07-06 1981-09-15 Ebauchesfabrik Eta Ag
WO1982003727A1 (en) * 1981-04-21 1982-10-28 Seiichiro Aigoo Method of making a semiconductor device having a projecting,plated electrode
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
JPH0349246A (ja) 1989-07-17 1991-03-04 Hitachi Ltd 半導体集積回路装置
JPH0448733A (ja) * 1990-06-15 1992-02-18 Hitachi Ltd 多層膜配線体およびその製造方法，およびそれを用いた薄膜トランジスタマトリクス
JPH04293311A (ja) 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH04293310A (ja) 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH05161268A (ja) * 1991-12-02 1993-06-25 Yokogawa Electric Corp ノイズフィルタの実装構造
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH0661368A (ja) * 1992-08-05 1994-03-04 Nec Corp フリップチップ型半導体装置
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
JPH0818390A (ja) 1994-07-01 1996-01-19 Kokusai Electric Co Ltd 弾性表面波装置
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH08316778A (ja) 1995-05-23 1996-11-29 Mitsumi Electric Co Ltd 表面弾性波デバイスの実装構造
JP3380097B2 (ja) 1995-11-01 2003-02-24 新光電気工業株式会社 半導体装置用基板、半導体装置用基板の製造方法、半導体装置用基板を用いた半導体装置の製造方法及び半導体装置
JP3683032B2 (ja) 1996-04-22 2005-08-17 沖電気工業株式会社 弾性表面波デバイスの実装構造及び実装方法
JPH1032223A (ja) 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置
JP3284916B2 (ja) 1997-03-12 2002-05-27 日立電線株式会社 半導体装置およびその製造方法
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3887137B2 (ja) * 1999-01-29 2007-02-28 セイコーインスツル株式会社 圧電振動子の製造方法
JP2001094390A (ja) 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
JP2001110845A (ja) 1999-10-04 2001-04-20 Mitsubishi Electric Corp フリップチップの実装構造
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2003000789A (ja) 2001-06-21 2003-01-07 Katsuya Seo グリップ補助手袋および補助ベルト
JP2003078389A (ja) 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd 弾性表面波装置及びその製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法

Also Published As

Publication number Publication date
US20040159960A1 (en) 2004-08-19
EP1445861A3 (en) 2009-10-28
JP2004214469A (ja) 2004-07-29
US7211934B2 (en) 2007-05-01
EP1445861A2 (en) 2004-08-11

Similar Documents

Publication Publication Date Title
JP3905041B2 (ja) 電子デバイスおよびその製造方法
US7042056B2 (en) Chip-size package piezoelectric component
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
JP4766831B2 (ja) 電子部品の製造方法
US7816794B2 (en) Electronic device and method of fabricating the same
US7486160B2 (en) Electronic component and manufacturing method thereof
JP4712632B2 (ja) 弾性波デバイス及びその製造方法
JP2004129222A (ja) 圧電部品およびその製造方法
JP2012151698A (ja) 弾性波デバイス
JP5206377B2 (ja) 電子部品モジュール
KR20010020699A (ko) 전자 부품
JP2013251323A (ja) 電子部品
KR20010081032A (ko) 탄성 표면파 디바이스 및 그 제조방법
KR20080048432A (ko) 탄성파 디바이스
KR100891418B1 (ko) 탄성파 디바이스 및 그 제조 방법
JP2006229632A (ja) 弾性表面波デバイス
WO2015046402A1 (ja) 弾性波装置および弾性波モジュール
JP2003283289A (ja) 弾性表面波装置
US8093101B2 (en) Electronic device and method of fabricating the same
JP4556637B2 (ja) 機能素子体
CN210041774U (zh) 弹性波装置
JP2004129193A (ja) 弾性表面波装置
JP4673670B2 (ja) 圧電デバイスの製造方法
JP4186677B2 (ja) 弾性表面波装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees