KR20010020699A - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR20010020699A
KR20010020699A KR1020000016488A KR20000016488A KR20010020699A KR 20010020699 A KR20010020699 A KR 20010020699A KR 1020000016488 A KR1020000016488 A KR 1020000016488A KR 20000016488 A KR20000016488 A KR 20000016488A KR 20010020699 A KR20010020699 A KR 20010020699A
Authority
KR
South Korea
Prior art keywords
electronic component
base member
bumps
electrode
component element
Prior art date
Application number
KR1020000016488A
Other languages
English (en)
Inventor
시모에가즈노부
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20010020699A publication Critical patent/KR20010020699A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 전자부품은 베이스 부재에 전기적·기계적으로 접합된 전자부품소자와, 전자부품소자의 복수개의 전극 패드, 및 베이스 부재와 대향하는 전자부품소자와 범프를 통해 함께 접합되는 베이스 부재의 대응 전극 영역을 포함한다. 전자부품소자의 주변부에 위치된 범프는 전자부품소자의 중심부에 위치된 범프의 높이보다 더 높은 높이를 포함한다.

Description

전자 부품{Electronic component}
본 발명은 탄성표면파소자 또는 반도체 소자 등의 전자부품소자가 범프 접합을 통해 베이스 부재와 전기적·기계적으로 접합되는 전자부품에 관한 것이다.
전자부품소자가 범프 접합에 의해 베이스 부재 위에 탑재되는 전자부품으로서는, 예를 들어 도 8에 도시된 구조의 탄성표면파 장치가 알려져 있다. 상술한 탄성표면파 장치에서는, 탄성표면파 소자 20이 베이스 부재 10과 전기적·기계적으로 접합된다. 탄성표면파 소자 20의 전파면이 베이스 부재 10과 대향하고, 동시에 탄성표면파 소자 20의 입력/출력용 전극 패드 25a와 25b 및 접지용 전극 패드 25c는 Au 등의 재료로 형성된 범프 51a 내지 51c를 통해 베이스 부재의 대응 입력/출력용 전극 영역 12a와 12b 및 접지용 전극 영역 12c와 각각 접합된다. 각 범프들 51a 내지 51c는 동일한 높이로 형성되어 있다. 그리고, 탄성표면파 소자 20을 덮도록 캡(cap) 부재 30이 베이스 부재 10과 접합하고, 탄성표면파 소자 20이 베이스 부재 10과 캡 부재 30으로 형성되는 패키지 내에 기밀 봉지된다.
하지만, 종래의 탄성표면파 장치에서는, 장치에 낙하 충격 등의 기계적 스트레스(stress) 또는 주위 온도 변화 등의 열적 스트레스가 가해진 경우에, 범프 51a와 51b 및 각각 범프 접합되어 있는 전극 패드 25a와 25b에 파손(fracture)과 박리(exfoliation) 등의 기계적인 손상이 발생된다. 상술한 기계적인 손상은 보통 베이스 부재 10과 탄성표면파소자 20의 주변부에서 발생하고, 이러한 범프 접합 공정에서의 불량은 장치가 불량한 특성을 포함하도록 한다. 이것은 기계적인 스트레스와 열적인 스트레스에 기인한 손상이 대체로 중앙부에 위치하는 범프에 비해서 주변부에 위치하는 범프 상에 집중되기 때문이다.
상술한 문제를 해결하기 위하여, 본 발명의 특정 구현은 베이스 부재와 전자부품소자의 주변부에 위치하는 범프에 가해지는 응력(stress)을 완화하여 범프 접합시에 발생하는 종래의 문제와 접속 불량을 방지하고 고도의 신뢰성을 가진 전자부품를 제공하는 것이다.
도 1은 본 발명의 제 1 구현예에 따른 탄성표면파 장치의 단면도이다.
도 2는 본 발명의 제 1 구현예에 따른 탄성표면파 소자의 평면도이다.
도 3은 본 발명의 제 2 구현예에 따른 탄성표면파 장치의 단면도이다.
도 4는 본 발명의 제 3 구현예에 따른 탄성표면파 장치의 단면도이다.
도 5는 본 발명의 제 4 구현예에 따른 탄성표면파 장치의 단면도이다.
도 6은 범프의 높이와 열적 스트레스에 의해 기인된 스트레스와의 관계를 나타내는 그래프이다.
도 7은 범프 높이의 차이와 스트레스에 기인한 고장율과의 관계를 나타내는 그래프이다.
도 8은 종래의 탄성표면파 장치의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명＞
10 ... 베이스 부재
12a ~ 12c ... 전극 영역
16 ... 오목부
20 ... 탄성표면파 소자
25a ~ 25c ... 전극 패드
30 ... 캡(cap) 부재
51 ... 범프
본 발명의 특정 구현예에 의하면, 탄성표면파장치는, 복수개의 전극 영역을 구비한 베이스 부재와; 상기 베이스 부재와 전기적·기계적으로 접합되고 복수개의 전극 패드를 구비한 전자부품소자와; 상기 전자부품소자와 상기 베이스 부재와의 사이에 위치한 복수개의 범프들; 및 상기 전자부품소자의 복수개의 전극 패드 및 상기 베이스 부재의 대응 전극 영역을 포함하며, 상기 전자부품소자의 주변부에 위치한 범프가 상기 전자부품소자의 중심부에 위치한 범프보다 더 높은 높이를 포함함을 특징으로 한다.
상술한 특유의 구성과 같이, 응력이 집중하기 쉬운 주변부에 위치하는 범프가 중앙부에 위치하는 범프보다 더 높은 높이를 갖기 때문에, 주변부에 위치하는 범프에 가해지는 응력이 완화된다. 따라서, 전극 또는 범프 접합부의 손상과 박리 등의 접속 문제가 신뢰할만하게 방지되고, 전자부품의 신뢰성을 향상시키게 된다.
주변부에 위치하는 범프의 높이를 중앙부에 위치하는 범프의 높이보다 더 높게 하기 위하여, 베이스 부재상에 형성된 전극 영역의 막 두께를 변화시키는 방법; 베이스 부재를 볼록한 모양으로 형성하는 방법; 베이스 부재를 굽은 모양으로 형성하는 방법; 또는 탄성표면파소자의 전극 패드의 막 두께를 변화시키는 방법 등의 다양한 방법이 이용될 수 있다. 또한, 상술한 방법을 조합한 방법이 이용될 수도 있다.
상술한 구성에서, 범프들의 높이의 차이는 약 1㎛ 내지 약 10㎛인 것이 바람직하다.
또한, 본 발명의 특정 구현예는 탄성표면파 소자 또는 반도체 소자 등의 적절한 전자부품소자가 범프 접합을 통해 베이스 부재와 전기적·기계적으로 접합된 전자부품을 제공한다.
본 발명의 특정 구현예에 의하면, 주변부에 위치하는 범프에 가해지는 응력이 완화하기 위하여, 응력이 집중하기 쉬운 주변부에 위치하는 범프가 중앙부에 위치하는 범프보다 더 높은 높이를 갖으며, 따라서 범프에 위치한 전극 또는 범프 접합부의 손상과 박리 등의 접합 문제가 신뢰할만하게 방지된다.
본 발명을 설명하기 위하여, 바람직한 몇가지 형태가 도면에 도시되었지만, 본 발명이 도시된 특정 배치과 구성으로 한정되지 않는다는 것은 당업자에게 명백하다.
이하, 본 발명의 특정 구현예를 도면을 참조하여 상세하게 설명한다.
본 발명의 특정 구현예에 따른 전자부품으로서 탄성표면파 장치를 예를 들어 아래에 설명한다. 하지만, 본 발명의 전자 부품의 다른 유형내에 다른 전자부품소자들도 포함된다.
본 발명의 제 1 구현예에 따른 탄성표면파 장치의 구성이 도 1 및 도 2에 도시되어 있다. 도 1은 탄성표면파 장치의 단면도이도, 도 2는 탄성표면파 소자의 평면도이다.
본 구현예의 탄성표면파 장치에서, 탄성표면파 소자 20의 복수개의 전극 패드 25a 내지 25c 및 베이스 부재 10의 오목부 내 상면의 복수개의 전극 영역 12a 내지 12c가 범프 51a 내지 51c를 통해 서로 각각 범프 접합되고, 탄성표면파 소자 20을 덮도록 캡 부재 30이 베이스 부재 10과 접합되며, 탄성표면파 소자 20이 베이스 부재 10과 캡 부재 30으로 형성된 패키지 내(공간 내)에 기밀 봉지된다.
베이스 부재 10은 바람직하게는 복수개의 세라믹 재료로 형성된 복수개의 층을 적층하여 오목한 모양으로 형성되고, 탄성표면파 소자의 실장면이 되는 오목부 내 상면에 입력-출력용 전극 영역 12a와 12b 및 접지용 전극 영역 12c를 포함한 전극 패턴이 제공된다. 베이스 부재 10의 하면에는 입력-출력용의 단자 전극 14a와 14b 및 접지용 단자 전극 14c가 제공된다. 전극 영역 12a 내지 12c는 W 또는 Mo 등의 적절한 재료의 후막 전극으로 형성하고 그 위에 Ni도금 또는 Au도금을 실시하는 것이 바람직하다. 전극 영역 12a, 12b, 12c는 관통홀 전극 또는 단면 전극(도시하지 않음)을 통해 단자 전극 14a, 14b, 14c와 각각 접속된다. 상술한 탄성표면파 장치는 실장면으로서 베이스 부재 10의 하면을 이용하여, 실장 기판(회로 기판)에 실장된다.
탄성표면파 소자 20은 예를 들어 도 2에 도시된 것과 같은 압전 기판 21을 포함하는 것이 바람직하다. 압전 기판 21의 상면에는, IDT 전극 22와, 반사기 전극 23, 및 각 IDT 전극 22와 접속된 전극 패드 25a 내지 25c를 포함한 전극 패턴이 제공된다. 상술한 전극 패턴은 Al 또는 Al을 포함한 합금으로 이루어지고 주지의 박막 형성법에 의해 형성되는 것이 바람직하다. 또한, 도 2에서 파선의 원으로 표시된 부분은 범프 접합부의 위치를 나타낸다. 압전 기판 21은 티탄산리튬(lithium tantalate), 니오브산리튬(lithium niobate), 및 수정 또는 다른 적절한 재료 등의 압전성 재료로 형성되는 것이 바람직하다.
탄성표면파 소자 20은, 페이스 다운 구성, 즉 IDT 전극 22 등이 형성된 탄성표면파 장치의 전파면을 베이스 부재 10의 소자 탑재면과 대향하도록 베이스 부재 10과 전기적·기계적으로 접합된다. 전극 패드 25a, 25b, 25c는 각 범프 51a, 51b, 51c를 통해 베이스 부재 10의 대응 전극 영역 12와 각각 접합된다. 상술한 접합은 열을 인가하거나 또는 초음파와 열을 동시에 인가하여 범프 51a 내지 51c를 용해시켜 실시된다. 상술한 범프 51a 내지 51c는 Au 또는 Au를 주성분으로 포함한 금속으로 형성되는 것이 바람직하다. 상술한 범프 51a 내지 51c는 탄성표면파 소자 20의 전극 패드 25a 내지 25c 위에 볼 본딩법을 통해 미리 제공되는 것이 바람직하다. 또한, 상술한 범프를 형성하기 위해 땜납(solder)이 사용될 수도 있고, 베이스 부재의 전극 영역 위에 인쇄 등의 방법에 의해 형성될 수도 있다.
캡 부재 30을 형성하는 데는 Fe-Ni을 함유한 합금 등의 적절한 금속성 재료가 사용되고, 필요에 따라 도금이 실시되는 것이 바람직하다. 상술한 캡 부재 30은 탄성표면파 소자 20을 덮도록 고융점 땜납, Au-Sn 함금, 또는 저융점 유리 또는 다른 적절한 재료 등의 솔더링(soldering) 재료를 통해 베이스 부재 10과 접합된다.
본 구현예에 따른 탄성표면파 장치에서, 베이스 부재 10의 대략 중앙부에 위치하는 접지용의 전극 영역 12c의 막 두께는 주변부에 위치하는 입력-출력용의 전극 영역 12a와 12b의 막 두께보다도 더 두꺼운 두께를 포함한다. 즉, 접지용 전극 영역 12c의 상면이 입력-출력용 전극 영역 12a와 12b보다도 더 높다. 이것에 의해서, 탄성표면파 소자 20의 주변부에 위치하는 범프 51a와 51b가 탄성표면파 소자 20의 중앙부에 위치하는 범프 51c의 높이 "h2"보다도 더 높은 높이 "h1"을 포함한다. 접지용 전극 영역 12c의 막 두께를 증가시키기 위하여, W 또는 Mo, 또는 Ni 또는 Au도금으로 바람직하게 형성된 상술한 전극막은 입력-출력용 전극 영역 12a와 12b의 두께보다 더 두껍게 형성된다.
"중심부에 제공된" 범프와 "주변부에 제공된" 범프는 탄성표면파 소자 20의 중심으로부터의 거리와 관련되어 있다. 보다 구체적으로, 도 2에 도시된 바와 같이, 탄성표면파 소자 20의 대략 중심 "C"와 범프 51c의 위치를 나타내는 전극 패드 25c 상의 원과의 거리는 상술한 대략 중심 "C"와 범프 51a와 51b의 위치를 나타내는 전극 패드 25a와 26b 상의 원과의 사이의 거리보다 더 작다. 즉, 범프 51a와 51b는 탄성표면파 소자의 대략 중심으로부터 범프 51c보다도 더 멀리 떨어져 위치한다.
상술한 특유의 구성과 배치에 의해, 기계적 또는 열적 스트레스가 가해진 경우에도, 응력이 집중하기 쉬운 주변부에 위치하는 범프 51a와 51b에 가해지는 응력이 완화되고, 그래서 범프와 범프 접합된 전극 패드에 발생하던 파손과 박리 등의 기계적인 손상이 방지된다. 따라서, 본 구현예에 의하면, 범프 내의 단선 등과 같은 불량 접속과 불량 범프 접합이 신뢰할만하게 방지되고, 전자부품의 신뢰성을 크게 향상시킬 수 있다.
다음으로, 제 2 구현예에 따른 탄성표면파 장치를 도 3을 참조하여 설명한다. 본 구현예에서, 소자 탑재면의 대략 중앙부에 해당되는 접지용 전극 영역 12c의 형성부분이 탄성표면파 소자 20측으로 돌출하도록, 베이스 부재 10에 오목부 16이 적절하게 형성된다. 각 전극 영역 12a 내지 12c는 동일한 막 두께로 형성되는 것이 바람직하다. 그 외의 구성은 제 1 구현예의 경우와 유사하다. 즉, 본 구현예에서, 베이스 부재 10의 일부 두께를 두껍게 하여, 접지용 전극 영역 12c의 상면이 입력-출력용 전극 영역 12a와 12b보다도 더 높게 된다. 이것에 의해, 탄성표면파 소자 20의 주변부에 위치하는 범프 51a와 51b가 대략 중앙부에 위치하는 범프 51c의 높이보다 더 높은 높이를 갖는다. 상술한 특유의 구성에 의해 제 1 구현예에의해 성취된 동일한 효과가 제 2 구현예에서도 성취된다.
다음으로, 제 3 구현예에 따른 탄성표면파 장치를 도 4를 참조하여 설명한다. 본 구현예에서, 소자 탑재면의 중앙부에 해당하는 접지용 전극 영역 12c의 형성부분이 탄성표면파 소자 20측에 근접하도록 베이스 부재 10이 구부려진다. 각 전극 영역 12a 내지 12c는 동일한 막 두께를 갖는 것이 바람직하다. 상술한 구현예의 다른 구성은 제 1 구현예의 구성과 유사하다. 즉, 제 3 구현예에서, 베이스 부재 10의 상술한 부분이 소자 탑재면의 중앙부의 높이를 증가시키도록 대략 원형의 곡면으로 형성되고, 그래서 접지용 전극 영역 12c의 상면이 입력-출력용 전극 영역 12a와 12b의 상면보다도 더 높게 된다. 이것에 의해 탄성표면파 소자 20의 주변부에 위치하는 범프 51a와 51b가 중앙부에 위치하는 범프 51c보다도 더 높은 높이를 갖게 된다.
상술한 특유의 구성과 배치에 의해, 상술한 구현예들에 의해 성취된 효과가 본 제 3 구현예에서도 성취된다. 본 제 3 구현예의 구성은 제 1 및 제 2 구현예의 구성에 비해 단순하고, 따라서 제조가 용이하다.
다음으로, 제 4 구현예에 따른 탄성표면파 장치를 도 5를 참조하여 설명한다. 본 제 4 구현예에서, 탄성표면파 소자의 대략 중앙부에 위치하는 접지용 전극 패드 25c의 막(film)은 탄성표면파 소자의 주변부에 위치하는 입력-출력용의 전극 패드 25a와 25b의 두께보다 더 두꺼운 두께로 형성된다. 베이스 부재 10의 전극 영역 12a 내지 12c는 동일한 막 두께로 적절하게 형성된다. 본 제 4 구현예의 다른 구성은 제 1 구현예의 구성과 매우 유사하다. 즉, 본 제 4 구현예에서 접지용 전극 패드 25c의 하면은 입력-출력용 전극 패드 25a와 25b의 하면보다 더 낮다. 이것에 의해 탄성표면파 소자 20의 주변부에 위치하는 범프 51a와 51b는 대략 중앙부에 위치하는 범프 51c의 높이보다 더 높은 높이를 포함한다. 상술한 특유의 구성과 배치에 의해 상술한 구현예에 의해 성취된 효과가 본 제 4 구현예에서도 성취된다.
또한, 상술한 구현예들에서 설명한 각 구성을 조합하여 주변부에 위치하는 범프가 중앙부에 위치하는 범프보다 더 높은 높이로 형성되도록 할 수도 있다.
도 6은 범프의 높이와 열적 스트레스에 의한 응력과의 관계를 보여주는 도면이다. 도 6에 도시된 예에서, 베이스 부재를 알루미나로 형성하고, 범프의 직경을 120㎛로 하며, 탄성표면파 소자의 대략 중심과 범프와의 두 거리를 300㎛와 600㎛로 형성하여 범프의 높이를 변화시킨 경우에, 범프에 가해지는 응력이 상대적으로 도시되어 있다. 또한, 열적 스트레스에 기인한 응력으로서는 예를 들어 범프 접합 또는 베이스 부재와 캡 부재의 접합시의 온도가 상온으로 감소되는 경우에 발생되는 응력이 있다.
도 6에 도시된 바와 같이, 범프에 가해지는 응력은 범프의 높이를 증가시키는 만큼 감소되고, 탄성표면파 소자의 대략 중심과 범프 간의 거리를 증가시키는 만큼 커진다. 즉, 범프의 형성 위치와 탄성표면파 소자의 대략 중심과의 간격이 증가한 만큼 응력이 증가된다. 따라서, 범프의 높이가 동일한 경우, 상대적으로 주변부에 위치한 범프에 인가되는 응력은 대략 중심부에 위치한 범프에 가해지는 응력에 비해 더 크다.
따라서, 본 발명의 구현예들에서, 주변부에 위치한 범프가 대략 중심부에 배치된 범프보다도 더 높은 높이를 가짐으로써, 주변부에 위치한 범프에 가해지는 응력이 크게 감소된다. 그 이유는 범프의 높이가 증가함에 따라서 범프 자체에 응력이 흡수되기 때문이다.
즉, 상술한 각 구현예에서, 베이스 부재의 전극 영역의 막 두께, 오목부의 두께, 만곡 정도 또는 탄성표면파 소자의 전극 패드의 막 두께는 각 범프의 높이가 탄성표면파 소자의 대략 중심으로부터의 거리의 증가에 따라 더 높게 형성되도록 설정된다.
다음으로, 범프의 높이에서의 차이를 설명한다. 도 7은 주변부에 배치된 범프와 중앙부에 배치된 범프와의 높이에서의 차이와 기계적·열적 스트레스에 의한 고장률과의 관계를 보여주는 그래프이다. 보다 구체적으로는, 도 7에서, 실선은 구현예의 각 도면에 있어서 기계적·열적 스트레스에 기인한 입력-출력용 전극 패드 25a와 25b의 박리에 의한 고장이며, 파선은 입력-출력용 전극 영역 12a, 12b와 범프 51a, 51b와의 불량 접합에 기인한 고장이다.
도 7에 도시된 바와 같이, 주변부에 배치된 범프의 높이와 대략 중앙부에 배치된 범프의 높이의 차이가 약 1㎛ 이상이면, 기계적·열적 스트레스에 의한 고장이 방지된다. 하지만, 범프들의 높이의 차이가 약 10㎛ 이상이면, 탄성표면파 장치의 조립시에 범프와 전극 영역과의 접합력이 악화되고, 그래서 전극 영역과 범프와의 사이에 불충분한 접합 등의 접합 문제에 기인하는 고장이 발생한다. 따라서, 주변부에 위치하는 범프의 높이를 대략 중앙부에 위치하는 범프의 높이보다도 더 높게 형성하면서 그 높이의 차이를 약 1㎛ 내ㅈ 약 10㎛의 범위가 되도록 하는 것이 바람직하다.
게다가, 전극 패턴을 도 2에 도시된 것으로 한정되지 않는다. 상술한 탄성표면파 소자는 1개 또는 3개 이상의 IDT로 형성된 전극 패턴을 포함할 수 있다. 즉, 탄성표면파 소자의 전극 패드의 수와 위치 및 베이스 부재의 전극 영역의 수와 위치는 상술한 구현예에 기재된 것으로 한정되지 않는다. 입력-출력용 전극 패드와 전극 영역은 대략 중앙부측에 형성되고 동시에 접지용 전극 패드와 전극 영역이 주변부에 배치될 수도 있다.
또한, 베이스 부재 및 캡 부재의 형상은 상술한 구현예로 한정되지 않는다. 상술한 패키지(package)는 평판 형상의 베이스 부재와 오목 형상의 캡 부재로 형성될 수도 있다.
상술한 구현예에서는 탄성표면파 장치를 예로 들어 설명하였다. 하지만, 본 발명은 반도체 소자가 베이스 부재 또는 다른 전자 부품에 범프 접합된 반도체 장치에도 적용될 수 있다.
이상 설명한 바와 같이, 본 발명의 전자부품에 의하면, 응력이 집중하기 쉬운 주변부에 위치하는 범프의 높이를 중앙부에 위치하는 범프의 높이보다도 높게 형성하여, 주변부에 위치하는 범프에 가해지는 응력을 완화하기 때문에, 기계적·열적 스트레스에 기인하여 발생하는 범프와 범프 접합부의 전극의 파손, 박리 등의 접속 문제를 방지할 수 있다.
본 발명의 구현예를 설명하였지만, 본 명세서에 기재된 기술적 사상에 따른 다양한 변형이 본원 특허청구범위 내에서 실시될 수 있다. 따라서, 본 발명의 범위는 특허청구범위에 의해서만 한정된다는 것은 당업자에게 명백하다.

Claims (20)

  1. 복수개의 전극 영역을 구비한 베이스 부재와;
    상기 베이스 부재와 전기적·기계적으로 접합되고 복수개의 전극 패드를 구비한 전자부품소자와;
    상기 전자부품소자와 상기 베이스 부재와의 사이에 위치한 복수개의 범프들과, 상기 전자부품소자의 복수개의 전극 패드, 및 상기 전자부품소자가 상기 베이스 부재와 대향하도록 상기 범프들을 통해 서로 각각 접합되는 상기 베이스 부재의 대응 전극 영역을 포함하는 전자 부품으로서,
    상기 전자부품소자의 주변부에 위치한 상기 범프가 상기 전자부품소자의 대략 중심부에 위치한 범프보다 더 높은 높이를 포함함을 특징으로 전자 부품.
  2. 제 1항에 있어서, 상기 베이스 부재의 대략 중심부에 위치한 전극 영역은 상기 주변부에 위치한 전극 영역의 두께보다 더 두꺼운 두께를 포함함을 특징으로 하는 전자 부품.
  3. 제 1항에 있어서, 상기 베이스 부재는 상기 대략 중심부에 위치한 전극 영역의 형성부가 상기 전자부품소자측으로 돌출하도록 형성됨을 특징으로 하는 전자 부품.
  4. 제 1항에 있어서, 상기 베이스 부재는 상기 대략 중심부에 위치한 전극 영역의 형성부가 상기 전자부품소자측에 근접하도록 구부려짐을 특징으로 하는 전자 부품.
  5. 제 1항에 있어서, 상기 전자부품소자의 대략 중심부에 위치한 상기 전극 패드는 상기 주변부에 위치한 전극 패드의 두께보다 더 두꺼운 두께를 포함함을 특징으로 하는 전자 부품.
  6. 제 1항에 있어서, 상기 범프들의 높이의 차이는 약 1㎛ 내지 약 10㎛임을 특징으로 하는 전자 부품.
  7. 제 1항에 있어서, 상기 전자부품소자는 탄성표면파 소자임을 특징으로 하는 전자 부품.
  8. 제 1항에 있어서, 상기 전자 부품은, 상기 전자부품소자가 상기 베이스 부재와 캡(cap) 부재에 의해 형성된 패키지(package) 내에 기밀 봉지되도록 상기 전자부품소자를 덮고 상기 베이스 부재와 접합되는 캡 부재를 더 포함함을 특징으로 하는 전자 부품.
  9. 제 1항에 있어서, 상기 전극 영역은 W 또는 Mo의 후막 전극으로 형성되고 그 위에 Ni 또는 Au 도금을 포함함을 특징으로 하는 전자 부품.
  10. 제 1항에 있어서, 상기 전극 패드는 Al과 Al을 포함한 합금 중의 하나로 형성됨을 특징으로 하는 전자 부품.
  11. 제 1항에 있어서, 상기 범프들은 Au와, 주성분으로 Au을 포함한 금속, 및 땜납(solder) 중의 하나로 형성됨을 특징으로 하는 전자 부품.
  12. 복수개의 전극 영역을 구비한 베이스 부재를 제공하는 단계와;
    상기 베이스 부재와 전기적·기계적으로 접합되고 복수개의 전극 패드를 구비한 전자부품소자를 제공하는 단계와;
    상기 전자부품소자와 상기 베이스 부재 중의 하나 위에 복수개의 범프들을 형성하는 단계와;
    상기 베이스 부재와 대향하여 상기 전자부품소자를 배치하는 단계; 및
    상기 베이스 부재와 상기 전자부품소자가 상기 전자부품소자와 상기 베이스 부재 사이에 위치한 복수개의 범프들을 통해 접합되고 동시에 상기 전자부품소자가 상기 베이스 부재와 대향하도록 상기 전자부품소자의 복수개의 전극 패드와 상기 베이스 부재의 대응 전극 영역이 상기 범프들을 통해 서로 각각 접합되는 단계를 포함하는 전자 부품의 제조방법으로서,
    상기 범프들을 형성하는 단계는 상기 전자부품소자의 주변부에 위치한 상기 범프가 상기 전자부품소자의 대략 중심부에 위치한 범프보다 더 높은 높이를 포함하도록 형성함을 특징으로 전자 부품의 제조 방법.
  13. 제 12항에 있어서, 상기 베이스 부재의 대략 중심부에 위치한 상기 전극 영역은 상기 주변부에 위치한 전극 영역의 두께보다 더 두꺼운 두께를 포함함을 특징으로 하는 전자 부품의 제조 방법.
  14. 제 12항에 있어서, 상기 베이스 부재는 상기 대략 중심부에 위치한 전극 영역의 형성부분이 상기 전자부품소자측으로 돌출되도록 형성됨을 특징으로 하는 전자 부품의 제조 방법.
  15. 제 12항에 있어서, 상기 베이스 부재는 상기 대략 중심부에 위치한 전극 영역의 형성부분이 상기 전자부품소자측에 근접하도록 구부려짐을 특징으로 하는 전자 부품의 제조 방법.
  16. 제 12항에 있어서, 상기 전자부품소자의 대략 중심부에 위치한 상기 전극 패드는 상기 주변부에 위치한 전극 패드의 두께보다 더 두꺼운 두께를 포함함을 특징으로 하는 전자 부품의 제조 방법.
  17. 제 12항에 있어서, 상기 범프들의 높이의 차이는 약 1㎛ 내지 약 10㎛임을 특징으로 하는 전자 부품의 제조 방법.
  18. 제 12항에 있어서, 상기 전자부품소자는 탄성표면파 소자임을 특징으로 하는 전자 부품의 제조 방법.
  19. 제 12항에 있어서, 상기 방법은, 상기 베이스 부재와 상기 전자부품소자를 접합하는 단계 동안에 상기 범프들이 용해되도록 열과 초음파 중의 적어도 하나를 인가하는 단계를 더 포함함을 특징으로 하는 전자 부품의 제조 방법.
  20. 제 12항에 있어서, 상기 방법은, 볼 볼딩법(ball bonding process)을 통해 상기 전자부품소자의 전극 패드 위에 상기 범프들을 형성하는 단계를 더 포함함을 특징으로 하는 전자 부품의 제조 방법.
KR1020000016488A 1999-04-01 2000-03-30 전자 부품 KR20010020699A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09500099A JP3726998B2 (ja) 1999-04-01 1999-04-01 表面波装置
JP11-95000 1999-04-01

Publications (1)

Publication Number Publication Date
KR20010020699A true KR20010020699A (ko) 2001-03-15

Family

ID=14125595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016488A KR20010020699A (ko) 1999-04-01 2000-03-30 전자 부품

Country Status (6)

Country Link
US (2) US6437439B1 (ko)
EP (1) EP1041715B8 (ko)
JP (1) JP3726998B2 (ko)
KR (1) KR20010020699A (ko)
CN (1) CN1156970C (ko)
DE (1) DE60035917D1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348739B1 (en) * 1999-04-28 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2003087080A (ja) * 2001-07-06 2003-03-20 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP2003068901A (ja) * 2001-08-30 2003-03-07 Murata Mfg Co Ltd 電子部品
US20030137039A1 (en) * 2001-11-16 2003-07-24 Tdk Corporation Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
CN1742430B (zh) * 2002-02-12 2010-04-28 松下电器产业株式会社 弹性表面波装置
US20040070073A1 (en) * 2002-10-15 2004-04-15 Shirish Shah Underfill gap enhancement
JP2005203889A (ja) * 2004-01-13 2005-07-28 Fujitsu Media Device Kk 弾性表面波デバイス
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US7303941B1 (en) 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
US7798970B2 (en) * 2004-11-17 2010-09-21 Salutron, Inc Ultrasonic monitor for measuring blood flow and pulse rates
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
JP4315174B2 (ja) * 2006-02-16 2009-08-19 セイコーエプソン株式会社 ラム波型高周波デバイスの製造方法
KR101097544B1 (ko) * 2010-04-19 2011-12-22 삼성전기주식회사 반도체 패키지 및 그 제조방법
US8952532B2 (en) 2013-05-13 2015-02-10 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
JP6555942B2 (ja) * 2015-06-15 2019-08-07 キヤノン株式会社 電子モジュールの製造方法
CN109563653A (zh) * 2016-08-04 2019-04-02 株式会社村田制作所 电子功能构件、使用了该电子功能构件的织物制品以及电子功能构件的制造方法
JP6548151B2 (ja) * 2016-10-11 2019-07-24 株式会社村田製作所 圧電振動子及びその製造方法
WO2018198508A1 (ja) * 2017-04-27 2018-11-01 株式会社村田製作所 弾性波装置、および、それを用いた高周波フロントエンド回路、通信装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5459368A (en) 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
JP3432951B2 (ja) * 1995-04-25 2003-08-04 キンセキ株式会社 圧電振動子
JP3194849B2 (ja) 1995-05-30 2001-08-06 日本無線株式会社 弾性表面波デバイス製造方法
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JPH09102497A (ja) 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09232904A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd Ｓａｗフィルタ用セラミックパッケージ
JP3239231B2 (ja) * 1996-04-11 2001-12-17 日本特殊陶業株式会社 パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JPH1098352A (ja) 1996-09-24 1998-04-14 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JPH10173468A (ja) 1996-12-11 1998-06-26 Nec Corp 弾性表面波装置
JPH10247700A (ja) 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Also Published As

Publication number Publication date
CN1269638A (zh) 2000-10-11
CN1156970C (zh) 2004-07-07
EP1041715B1 (en) 2007-08-15
EP1041715A2 (en) 2000-10-04
JP2000295069A (ja) 2000-10-20
US20020109224A1 (en) 2002-08-15
US6534862B2 (en) 2003-03-18
EP1041715B8 (en) 2007-10-10
EP1041715A3 (en) 2002-09-11
US6437439B1 (en) 2002-08-20
JP3726998B2 (ja) 2005-12-14
DE60035917D1 (de) 2007-09-27

Similar Documents

Publication Publication Date Title
KR20010020699A (ko) 전자 부품
US7211934B2 (en) Electronic device and method of manufacturing the same
JP2013131711A (ja) 電子部品
US7132310B2 (en) Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and SAW device
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP2006229632A (ja) 弾性表面波デバイス
US6718604B1 (en) Mounting method for electronic device elements
JP3339450B2 (ja) 表面波装置の製造方法
JP2009130665A (ja) 圧電発振器
JP2003283289A (ja) 弾性表面波装置
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
KR100287816B1 (ko) 1-포트형탄성표면파장치
JP2001102905A (ja) 弾性表面波装置
JPH11191574A (ja) 半導体装置
JP2004129193A (ja) 弾性表面波装置
JP2000353934A (ja) 弾性表面波装置
JP4085549B2 (ja) 圧電デバイス及びその製造方法
JP3638431B2 (ja) 弾性表面波装置
JP2007281597A (ja) 圧電デバイス及びその製造方法
JP3678106B2 (ja) 圧電デバイス及びその製造方法
JP2000252787A (ja) 弾性表面波装置および弾性表面波装置用の外囲器
JP2002324864A (ja) 電子部品装置
JPH10335964A (ja) 弾性表面波装置
JPH0574853A (ja) 半導体装置の接続構造
JP2004304722A (ja) 弾性表面波装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030620

Effective date: 20050428