JP3678106B2 - 圧電デバイス及びその製造方法 - Google Patents
圧電デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP3678106B2 JP3678106B2 JP2000070668A JP2000070668A JP3678106B2 JP 3678106 B2 JP3678106 B2 JP 3678106B2 JP 2000070668 A JP2000070668 A JP 2000070668A JP 2000070668 A JP2000070668 A JP 2000070668A JP 3678106 B2 JP3678106 B2 JP 3678106B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- chip
- resin adhesive
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Wire Bonding (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＨＤＤ（ハード・ディスク・ドライブ）、モバイルコンピュータ、あるいはＩＣカード等の小型の情報機器や、携帯電話や自動車電話等の移動体通信機器において装置の小型薄型化がめざましく、それらに用いられる圧電発振器や電圧制御発振器（ＶＣＸＯ）や温度補償発振器（ＴＣＸＯ）やＳＡＷ発振器、あるいはリアルタイムクロックモジュール等の圧電デバイスも小型薄型化が要求されている。又、それとともに、装置の回路基板に両面実装が可能な表面実装タイプの圧電デバイスが求められている。
【０００３】
そこで、従来の圧電デバイスの一例を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた図６（ａ）、６（ｂ）の構造図で示される水晶発振器を用いて説明する。
【０００４】
図６（ａ）、６（ｂ）の従来の水晶発振器の構成において、発振回路を有するＩＣチップ１０１は、セラミック絶縁基板で形成されたベース１０２の底面に導電性接着剤等により接着固定され、Ａｕワイヤーボンディング線１０３により、ベース１０２の底面外周部にＷ（タングステン）あるいはＭｏ（モリブデン）等の金属でメタライズされ、Ｎｉ＋Ａｕメッキされた入出力用電極１０４等に電気的に接続されている。
【０００５】
又、矩形タイプのＡＴカット水晶振動子１０５が、ベース１０２のマウント部１０６に導電性接着剤等で電気的に接続され固定されている。そして、Ｎ2（窒素）雰囲気あるいは真空雰囲気に内部を保ち、ベース１０２の最上部のシールリング１０７と、金属製のリッド１０８とをシーム溶接により接合し気密に封止している。
【０００６】
【発明が解決しようとする課題】
以上に示す従来の水晶発振器は、ＩＣチップ１０１の周囲にＡｕワイヤーボンディング線１０３を配線するエリアが必要であること。又、パッケージの厚み方向でも、Ａｕワイヤーボンディング線１０３のループ高さの確保や、Ａｕワイヤーボンディング線１０３とＡＴカット水晶振動子１０５との隙間の確保が必要であること等、この構成が水晶発振器を小型薄型にするための制約となっている。
【０００７】
本発明の目的は、以上の従来技術の課題を解決するためになされたものであり、その目的とするところは小型薄型サイズで厚み１ｍｍ以下の水晶発振器等の圧電デバイスを安価に提供することである。
【０００８】
【課題を解決するための手段】
本発明の圧電デバイスは、半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスにおいて、
樹脂接着剤が前記半導体集積回路の裏面に塗布されており、前記樹脂接着剤が前記圧電振動子の先端を保持していることを特徴とする。
また、本発明の圧電デバイスの製造方法は、半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスの製造方法において、
前記パッケージに樹脂接着剤を塗布する工程と、
バンプの接合部に応力緩和作用を有する導電性接着剤を付着させる工程と、
前記パッケージに前記半導体集積回路を接合する工程と、
前記半導体集積回路の裏面に前記樹脂接着剤を塗布する工程と、
前記半導体集積回路の裏面に塗布された前記樹脂接着剤により前記圧電振動子の先端が保持されるよう前記圧電振動子をマウントする工程と、
前記パッケージに金属製のリッドを気密封止する工程とからなることを特徴とする。
【００１３】
【発明の実施の形態】
本発明の圧電デバイスの実施の一形態を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた、水晶発振器を例として図面に基づいて説明する。
【００１４】
（実施例１）
図１は、本発明に係わる表面実装タイプの水晶発振器の構造図である。
【００１５】
図１（ａ）の平面図及び図１（ｂ）の正面図に示すように、少なくとも３層からなるセラミック絶縁基板と、Ｆｅ−Ｎｉ合金等で枠状に型抜きされたシールリングとで形成されたベース１の第１層に、半導体集積回路（ＩＣチップ：以下ＩＣチップと記す）２と接続するための電極パターン３が、Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金属配線材料で印刷等によりメタライズされている。そしてその上にＮｉメッキ及びＡｕメッキ等が施されている。
【００１６】
又、ＩＣチップ２の電極パッドにはＡｕ等の金属のバンプ４が形成され、フリップチップボンディング工法により、導電性接着剤５を用いてベース１に形成された電極パターン３と接合されている。このフリップチップボンディング工法には、種々の加工法があるが、本発明で用いている工法は接合部に導電性の接着剤を用い、適当な加圧と温度を印加して接合する加工方法である。
【００１７】
又、ＡＴカット水晶振動子６はその支持部７を、ベース１の第２層に設けられたマウント部８に導電性接着剤９で接続固定されている。
【００１８】
更に、金属製のリッド（蓋）１１をベース１のＦｅ−Ｎｉ合金等で枠状に型抜きされたシールリング１２に位置合わせして固定し、シーム溶接により気密に封止している。
【００１９】
以上により、小型薄型の表面実装パッケージの水晶発振器１３が完成する。
【００２０】
次に、ＩＣチップ２にＡｕ等で形成されたバンプ４を形成するバンプ形成プロセスと、ＩＣチップ２をベース１に形成された電極パターン３に接合する、フリップチップボンディングのプロセスについて詳細に説明する。
【００２１】
例えば、図２及び図３に示すように４インチ〜６インチのウェハー状態のＩＣチップ２の各パッド１４に、その線径がΦ２５〜３５μｍ程度のＡｕボンディング細線を用いて超音波バンプボンディングにより、複数のバンプ４を形成する。
【００２２】
又、ウェハー状態で複数個（数千個程度）のＩＣチップ２にバンプ形成加工を行うため、このバンプ形成加工の温度は低いことが望ましく、本実施例では１８０℃前後の温度でバンプ加工を行っている。この温度については、接合強度及び共晶の程度の評価実験により１８０℃〜２３０℃程度の範囲が適当である。
【００２３】
又、バンプ４の２段目の先端部についてはその平坦度を良くするために、図４に示すようにバンプ４の先端部を潰してレベリングを施した形状を用いてもよい。
【００２４】
次に、以上の形状でバンプ４が形成されたＩＣチップ２を、ベース１にフリップチップボンディングするプロセスについて詳細に説明する。
【００２５】
図５のフリップチップボンディングの接合拡大図に示すように、ウェハー上のＩＣチップ２が角錐コレット等のノズルによりピックアップされ、反転して、接合用のノズルに受け渡しされる。そして、バンプ４の先端に応力緩和作用の高い導電性接着剤５を適量付着させて、フリップチップボンディング装置に設けられた画像認識等のシステムにより、ＩＣチップ２がアライメントされて精度良くベース１のマウントエリアにチップマウントされる。
【００２６】
ここで本実施例で用いている導電性接着剤５は、シリコン系の銀ペーストである。シリコン系の導電性接着剤５は、耐熱性が良く高温に放置しても特性の劣化が少なく非常に安定している。またバンプ４の接合界面に働く応力を緩和する作用が高く、エポキシ系等の他の導電性接着剤に比較して信頼性の高い接合を得ることができる。
【００２７】
また、それと同時にＩＣチップ２がチップマウントされる前に、ベース１のマウントエリアのほぼ中央に、絶縁性の樹脂接着剤１５を塗布している。この樹脂接着剤１５も応力緩和作用の高い樹脂のものが好ましい。また、樹脂接着剤１５の塗布量は、ＩＣチップ２の表面積の１／４〜１／３程度が好ましい。
【００２８】
更に、図１（ｂ）に示すようにＩＣチップ２がベース１にフリップチップボンディングされた後、ＩＣチップ２の裏面の縁部１６に先に用いた樹脂接着剤１５を適量塗布する。
【００２９】
ここで、ＩＣチップ２がベース１の電極パターン３上に接しフリップチップボンディング装置がその負荷を検出すると、１バンプ当たり１００ｇｒ前後の荷重を印可する。又、この接合には適度の熱も必要であり、ベース１にはあらかじめ１５０℃〜２００℃前後の熱が加えられている。
【００３０】
又、フリップチップボンディング装置にはＩＣチップ２の高さ方向を検出するセンサーが設けられており、その高さ方向のデータを管理しながらバンプ４の高さを均一な状態で加工することが可能である。
【００３１】
次に、ＡＴカット水晶振動子６をベース１にマウントするプロセスについて説明する。
【００３２】
図１に示すように、ＡＴカット水晶振動子６はベース１の第２層に設けられた、マウント部８のマウント用電極に導電性接着剤９により接続固定される。その時ＡＴカット水晶振動子６の先端部が、縁部１６に用いた樹脂接着剤１５により保持される。
【００３３】
そして、導電性接着剤５及び９等の硬化を含めてＩＣチップ２及びＡＴカット水晶振動子６を内蔵したパッケージ全体を高温でアニール処理する。これは導電性接着剤５及び９や樹脂接着剤１５やベース１等からのアウトガスを除去する効果もあり、一般的には２００℃〜３００℃の高温下で１〜２時間の処理が行われる。
【００３４】
この熱処理により、バンプ４部のＡｕ−Ａｌ共晶反応や、Ａｕ−Ａｕ固相接合の反応が進み、バンプ４の接合強度等の接合特性が変化する。本実施例では、このようなフリップチップボンディング以降の熱履歴を踏まえて、バンプ４の形成条件やフリップチップボンディング条件等を決定している。
【００３５】
更に、金属製のリッド１１をベース１のＦｅ−Ｎｉ合金等で枠状に型抜きされたシールリング１２に位置合わせして固定し、シーム溶接により気密に封止している。
【００３６】
以上、セラミック及び金属といった信頼性が高く、かつ安価な構成部品を用いることにより、横２〜３．２ｍｍ、幅２〜２．５ｍｍ、厚さ０．７〜１．０ｍｍという小型薄型の高信頼性の圧電発振器が安価に提供できる。
【００３７】
以上、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた、水晶発振器を例に述べてきたが、本発明はそれに限定されることなく、例えば電圧制御水晶発振器（ＶＣＸＯ）や温度補償水晶発振器（ＴＣＸＯ）やＳＡＷ発振器、あるいはリアルタイムクロックモジュール等の半導体集積回路を内蔵した圧電デバイス全てに適用できる。更に、水晶振動子チップやＳＡＷチップをパッケージにフリップチップボンディングにより実装する圧電デバイスにも同様に適用できる。
【００３８】
【発明の効果】
本発明によれば、半導体集積回路は樹脂接着剤で配線基板に接合され、電極パターンとバンプの接合部に応力緩和作用を有する導電性接着剤を用いた構造をとることにより、接合部に加わる応力が非常に少なくなり、また半導体集積回路の特定のバンプへ応力が集中することがなくなり、バンプと電極パターンとの接合部が熱応力等によりオープンしてしまうというような、接合不良のない構造的に優れた圧電発振器を提供できるという効果を有する。
【００３９】
また、本発明によれば、樹脂接着剤が半導体集積回路の裏面に塗布されており、この樹脂接着剤で圧電振動子の先端を保持することにより、圧電振動子と半導体集積回路との電気的、物理的な接触を避けることができる。これにより安定した発振特性が得られという効果を有する。また樹脂接着剤で圧電振動子の先端部を保持することにより、圧電振動子に加わる振動、落下等による衝撃等を緩和する作用も働き、更に安定した発振特性が得られという効果を有する。
【図面の簡単な説明】
【図１】本発明の圧電デバイスの構造図。
（ａ）は、平面図。
（ｂ）は、正面図。
【図２】本発明の圧電デバイスのバンプ形成図。
【図３】本発明の圧電デバイスのバンプ形状図。
【図４】本発明の圧電デバイスの他のバンプ形状図。
【図５】本発明の圧電デバイスの半導体集積回路と電極パターンの接合部拡大図。
【図６】従来の圧電デバイスの構造図。
（ａ）は、平面図。
（ｂ）は、正面図。
【符号の説明】
１ ベース
２ ＩＣチップ
３ 電極パターン
４ バンプ
５ 導電性接着剤
６ ＡＴカット水晶振動子
７ 支持部
８ マウント部
９ 導電性接着剤
１１ リッド
１２ シールリング
１３ 水晶発振器
１４ パッド
１５ 樹脂接着剤
１６ 縁部
１０１ ＩＣチップ
１０２ ベース
１０３ Ａｕワイヤーボンディング線
１０４ 入出力用電極
１０５ ＡＴカット水晶振動子
１０６ マウント部
１０７ シールリング
１０８ リッド
【発明の属する技術分野】
本発明は、半導体集積回路と圧電振動子とをパッケージに内蔵した圧電デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＨＤＤ（ハード・ディスク・ドライブ）、モバイルコンピュータ、あるいはＩＣカード等の小型の情報機器や、携帯電話や自動車電話等の移動体通信機器において装置の小型薄型化がめざましく、それらに用いられる圧電発振器や電圧制御発振器（ＶＣＸＯ）や温度補償発振器（ＴＣＸＯ）やＳＡＷ発振器、あるいはリアルタイムクロックモジュール等の圧電デバイスも小型薄型化が要求されている。又、それとともに、装置の回路基板に両面実装が可能な表面実装タイプの圧電デバイスが求められている。
【０００３】
そこで、従来の圧電デバイスの一例を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた図６（ａ）、６（ｂ）の構造図で示される水晶発振器を用いて説明する。
【０００４】
図６（ａ）、６（ｂ）の従来の水晶発振器の構成において、発振回路を有するＩＣチップ１０１は、セラミック絶縁基板で形成されたベース１０２の底面に導電性接着剤等により接着固定され、Ａｕワイヤーボンディング線１０３により、ベース１０２の底面外周部にＷ（タングステン）あるいはＭｏ（モリブデン）等の金属でメタライズされ、Ｎｉ＋Ａｕメッキされた入出力用電極１０４等に電気的に接続されている。
【０００５】
又、矩形タイプのＡＴカット水晶振動子１０５が、ベース１０２のマウント部１０６に導電性接着剤等で電気的に接続され固定されている。そして、Ｎ2（窒素）雰囲気あるいは真空雰囲気に内部を保ち、ベース１０２の最上部のシールリング１０７と、金属製のリッド１０８とをシーム溶接により接合し気密に封止している。
【０００６】
【発明が解決しようとする課題】
以上に示す従来の水晶発振器は、ＩＣチップ１０１の周囲にＡｕワイヤーボンディング線１０３を配線するエリアが必要であること。又、パッケージの厚み方向でも、Ａｕワイヤーボンディング線１０３のループ高さの確保や、Ａｕワイヤーボンディング線１０３とＡＴカット水晶振動子１０５との隙間の確保が必要であること等、この構成が水晶発振器を小型薄型にするための制約となっている。
【０００７】
本発明の目的は、以上の従来技術の課題を解決するためになされたものであり、その目的とするところは小型薄型サイズで厚み１ｍｍ以下の水晶発振器等の圧電デバイスを安価に提供することである。
【０００８】
【課題を解決するための手段】
本発明の圧電デバイスは、半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスにおいて、
樹脂接着剤が前記半導体集積回路の裏面に塗布されており、前記樹脂接着剤が前記圧電振動子の先端を保持していることを特徴とする。
また、本発明の圧電デバイスの製造方法は、半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスの製造方法において、
前記パッケージに樹脂接着剤を塗布する工程と、
バンプの接合部に応力緩和作用を有する導電性接着剤を付着させる工程と、
前記パッケージに前記半導体集積回路を接合する工程と、
前記半導体集積回路の裏面に前記樹脂接着剤を塗布する工程と、
前記半導体集積回路の裏面に塗布された前記樹脂接着剤により前記圧電振動子の先端が保持されるよう前記圧電振動子をマウントする工程と、
前記パッケージに金属製のリッドを気密封止する工程とからなることを特徴とする。
【００１３】
【発明の実施の形態】
本発明の圧電デバイスの実施の一形態を、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた、水晶発振器を例として図面に基づいて説明する。
【００１４】
（実施例１）
図１は、本発明に係わる表面実装タイプの水晶発振器の構造図である。
【００１５】
図１（ａ）の平面図及び図１（ｂ）の正面図に示すように、少なくとも３層からなるセラミック絶縁基板と、Ｆｅ−Ｎｉ合金等で枠状に型抜きされたシールリングとで形成されたベース１の第１層に、半導体集積回路（ＩＣチップ：以下ＩＣチップと記す）２と接続するための電極パターン３が、Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金属配線材料で印刷等によりメタライズされている。そしてその上にＮｉメッキ及びＡｕメッキ等が施されている。
【００１６】
又、ＩＣチップ２の電極パッドにはＡｕ等の金属のバンプ４が形成され、フリップチップボンディング工法により、導電性接着剤５を用いてベース１に形成された電極パターン３と接合されている。このフリップチップボンディング工法には、種々の加工法があるが、本発明で用いている工法は接合部に導電性の接着剤を用い、適当な加圧と温度を印加して接合する加工方法である。
【００１７】
又、ＡＴカット水晶振動子６はその支持部７を、ベース１の第２層に設けられたマウント部８に導電性接着剤９で接続固定されている。
【００１８】
更に、金属製のリッド（蓋）１１をベース１のＦｅ−Ｎｉ合金等で枠状に型抜きされたシールリング１２に位置合わせして固定し、シーム溶接により気密に封止している。
【００１９】
以上により、小型薄型の表面実装パッケージの水晶発振器１３が完成する。
【００２０】
次に、ＩＣチップ２にＡｕ等で形成されたバンプ４を形成するバンプ形成プロセスと、ＩＣチップ２をベース１に形成された電極パターン３に接合する、フリップチップボンディングのプロセスについて詳細に説明する。
【００２１】
例えば、図２及び図３に示すように４インチ〜６インチのウェハー状態のＩＣチップ２の各パッド１４に、その線径がΦ２５〜３５μｍ程度のＡｕボンディング細線を用いて超音波バンプボンディングにより、複数のバンプ４を形成する。
【００２２】
又、ウェハー状態で複数個（数千個程度）のＩＣチップ２にバンプ形成加工を行うため、このバンプ形成加工の温度は低いことが望ましく、本実施例では１８０℃前後の温度でバンプ加工を行っている。この温度については、接合強度及び共晶の程度の評価実験により１８０℃〜２３０℃程度の範囲が適当である。
【００２３】
又、バンプ４の２段目の先端部についてはその平坦度を良くするために、図４に示すようにバンプ４の先端部を潰してレベリングを施した形状を用いてもよい。
【００２４】
次に、以上の形状でバンプ４が形成されたＩＣチップ２を、ベース１にフリップチップボンディングするプロセスについて詳細に説明する。
【００２５】
図５のフリップチップボンディングの接合拡大図に示すように、ウェハー上のＩＣチップ２が角錐コレット等のノズルによりピックアップされ、反転して、接合用のノズルに受け渡しされる。そして、バンプ４の先端に応力緩和作用の高い導電性接着剤５を適量付着させて、フリップチップボンディング装置に設けられた画像認識等のシステムにより、ＩＣチップ２がアライメントされて精度良くベース１のマウントエリアにチップマウントされる。
【００２６】
ここで本実施例で用いている導電性接着剤５は、シリコン系の銀ペーストである。シリコン系の導電性接着剤５は、耐熱性が良く高温に放置しても特性の劣化が少なく非常に安定している。またバンプ４の接合界面に働く応力を緩和する作用が高く、エポキシ系等の他の導電性接着剤に比較して信頼性の高い接合を得ることができる。
【００２７】
また、それと同時にＩＣチップ２がチップマウントされる前に、ベース１のマウントエリアのほぼ中央に、絶縁性の樹脂接着剤１５を塗布している。この樹脂接着剤１５も応力緩和作用の高い樹脂のものが好ましい。また、樹脂接着剤１５の塗布量は、ＩＣチップ２の表面積の１／４〜１／３程度が好ましい。
【００２８】
更に、図１（ｂ）に示すようにＩＣチップ２がベース１にフリップチップボンディングされた後、ＩＣチップ２の裏面の縁部１６に先に用いた樹脂接着剤１５を適量塗布する。
【００２９】
ここで、ＩＣチップ２がベース１の電極パターン３上に接しフリップチップボンディング装置がその負荷を検出すると、１バンプ当たり１００ｇｒ前後の荷重を印可する。又、この接合には適度の熱も必要であり、ベース１にはあらかじめ１５０℃〜２００℃前後の熱が加えられている。
【００３０】
又、フリップチップボンディング装置にはＩＣチップ２の高さ方向を検出するセンサーが設けられており、その高さ方向のデータを管理しながらバンプ４の高さを均一な状態で加工することが可能である。
【００３１】
次に、ＡＴカット水晶振動子６をベース１にマウントするプロセスについて説明する。
【００３２】
図１に示すように、ＡＴカット水晶振動子６はベース１の第２層に設けられた、マウント部８のマウント用電極に導電性接着剤９により接続固定される。その時ＡＴカット水晶振動子６の先端部が、縁部１６に用いた樹脂接着剤１５により保持される。
【００３３】
そして、導電性接着剤５及び９等の硬化を含めてＩＣチップ２及びＡＴカット水晶振動子６を内蔵したパッケージ全体を高温でアニール処理する。これは導電性接着剤５及び９や樹脂接着剤１５やベース１等からのアウトガスを除去する効果もあり、一般的には２００℃〜３００℃の高温下で１〜２時間の処理が行われる。
【００３４】
この熱処理により、バンプ４部のＡｕ−Ａｌ共晶反応や、Ａｕ−Ａｕ固相接合の反応が進み、バンプ４の接合強度等の接合特性が変化する。本実施例では、このようなフリップチップボンディング以降の熱履歴を踏まえて、バンプ４の形成条件やフリップチップボンディング条件等を決定している。
【００３５】
更に、金属製のリッド１１をベース１のＦｅ−Ｎｉ合金等で枠状に型抜きされたシールリング１２に位置合わせして固定し、シーム溶接により気密に封止している。
【００３６】
以上、セラミック及び金属といった信頼性が高く、かつ安価な構成部品を用いることにより、横２〜３．２ｍｍ、幅２〜２．５ｍｍ、厚さ０．７〜１．０ｍｍという小型薄型の高信頼性の圧電発振器が安価に提供できる。
【００３７】
以上、発振回路を有するワンチップの半導体集積回路と、圧電振動子にＡＴカット水晶振動子とを用いた、水晶発振器を例に述べてきたが、本発明はそれに限定されることなく、例えば電圧制御水晶発振器（ＶＣＸＯ）や温度補償水晶発振器（ＴＣＸＯ）やＳＡＷ発振器、あるいはリアルタイムクロックモジュール等の半導体集積回路を内蔵した圧電デバイス全てに適用できる。更に、水晶振動子チップやＳＡＷチップをパッケージにフリップチップボンディングにより実装する圧電デバイスにも同様に適用できる。
【００３８】
【発明の効果】
本発明によれば、半導体集積回路は樹脂接着剤で配線基板に接合され、電極パターンとバンプの接合部に応力緩和作用を有する導電性接着剤を用いた構造をとることにより、接合部に加わる応力が非常に少なくなり、また半導体集積回路の特定のバンプへ応力が集中することがなくなり、バンプと電極パターンとの接合部が熱応力等によりオープンしてしまうというような、接合不良のない構造的に優れた圧電発振器を提供できるという効果を有する。
【００３９】
また、本発明によれば、樹脂接着剤が半導体集積回路の裏面に塗布されており、この樹脂接着剤で圧電振動子の先端を保持することにより、圧電振動子と半導体集積回路との電気的、物理的な接触を避けることができる。これにより安定した発振特性が得られという効果を有する。また樹脂接着剤で圧電振動子の先端部を保持することにより、圧電振動子に加わる振動、落下等による衝撃等を緩和する作用も働き、更に安定した発振特性が得られという効果を有する。
【図面の簡単な説明】
【図１】本発明の圧電デバイスの構造図。
（ａ）は、平面図。
（ｂ）は、正面図。
【図２】本発明の圧電デバイスのバンプ形成図。
【図３】本発明の圧電デバイスのバンプ形状図。
【図４】本発明の圧電デバイスの他のバンプ形状図。
【図５】本発明の圧電デバイスの半導体集積回路と電極パターンの接合部拡大図。
【図６】従来の圧電デバイスの構造図。
（ａ）は、平面図。
（ｂ）は、正面図。
【符号の説明】
１ ベース
２ ＩＣチップ
３ 電極パターン
４ バンプ
５ 導電性接着剤
６ ＡＴカット水晶振動子
７ 支持部
８ マウント部
９ 導電性接着剤
１１ リッド
１２ シールリング
１３ 水晶発振器
１４ パッド
１５ 樹脂接着剤
１６ 縁部
１０１ ＩＣチップ
１０２ ベース
１０３ Ａｕワイヤーボンディング線
１０４ 入出力用電極
１０５ ＡＴカット水晶振動子
１０６ マウント部
１０７ シールリング
１０８ リッド
Claims (2)
- 半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスにおいて、
樹脂接着剤が前記半導体集積回路の裏面に塗布されており、前記樹脂接着剤が前記圧電振動子の先端を保持していることを特徴とする圧電デバイス。 - 半導体集積回路と圧電振動子とを配線基板で形成されたパッケージに内蔵した圧電デバイスの製造方法において、
前記パッケージに樹脂接着剤を塗布する工程と、
バンプの接合部に応力緩和作用を有する導電性接着剤を付着させる工程と、
前記パッケージに前記半導体集積回路を接合する工程と、
前記半導体集積回路の裏面に前記樹脂接着剤を塗布する工程と、
前記半導体集積回路の裏面に塗布された前記樹脂接着剤により前記圧電振動子の先端が保持されるよう前記圧電振動子をマウントする工程と、
前記パッケージに金属製のリッドを気密封止する工程とからなることを特徴とする圧電デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070668A JP3678106B2 (ja) | 2000-03-14 | 2000-03-14 | 圧電デバイス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070668A JP3678106B2 (ja) | 2000-03-14 | 2000-03-14 | 圧電デバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267363A JP2001267363A (ja) | 2001-09-28 |
| JP3678106B2 true JP3678106B2 (ja) | 2005-08-03 |
Family
ID=18589370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000070668A Expired - Fee Related JP3678106B2 (ja) | 2000-03-14 | 2000-03-14 | 圧電デバイス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678106B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6525550B2 (ja) * | 2014-10-28 | 2019-06-05 | 京セラ株式会社 | 水晶振動子 |
-
2000
- 2000-03-14 JP JP2000070668A patent/JP3678106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267363A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678148B2 (ja) | 圧電デバイス | |
| JP2002261582A (ja) | 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール | |
| JP2006279872A (ja) | 圧電振動子及びその製造方法並びにその圧電振動子を用いた圧電発振器の製造方法 | |
| JP2004129223A (ja) | 圧電部品およびその製造方法 | |
| JP2010050778A (ja) | 圧電デバイス | |
| JP2007096945A (ja) | 水晶振動デバイスおよび水晶振動デバイスの製造方法 | |
| US7876168B2 (en) | Piezoelectric oscillator and method for manufacturing the same | |
| JP3539315B2 (ja) | 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 | |
| US20230208388A1 (en) | Vibrator device and method for manufacturing vibrator device | |
| JP2001274653A (ja) | 圧電デバイス | |
| JP4085549B2 (ja) | 圧電デバイス及びその製造方法 | |
| JP3678106B2 (ja) | 圧電デバイス及びその製造方法 | |
| JP2008259004A (ja) | 圧電デバイスおよびその製造方法 | |
| JP3760622B2 (ja) | 圧電デバイス | |
| JP2013143607A (ja) | 表面実装用水晶発振器 | |
| JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
| JP2004289478A (ja) | 圧電振動片の接合構造および圧電デバイスとその製造方法ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器 | |
| JP2018056303A (ja) | バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法 | |
| WO2022024880A1 (ja) | 圧電デバイス | |
| JP2004147221A (ja) | 圧電発振器 | |
| JP4055521B2 (ja) | 部品搭載構造 | |
| JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
| JPH11112268A (ja) | 圧電デバイス及びその製造方法 | |
| JPH11330893A (ja) | 圧電デバイス及びその製造方法 | |
| JP2008042603A (ja) | 圧電デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |