JP2018056303A - バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法 - Google Patents

Abstract

【課題】アルミパッドに接合された金バンプを有するバンプ端子について、その接合強度を向上させる。
【解決手段】図１［Ａ］に示すように、バンプ端子１０は、半導体チップ６０上に設けられたアルミパッド１１と、アルミパッド１１に接合された金バンプ１２と、アルミパッド１１と金バンプ１２との界面にあって厚みｔが１μｍ以上かつ６μｍ以下である合金層１３と、を備えたものである。そして、図１［Ｂ］に示すように、例えば圧電デバイスの構成部品である素子搭載部材４０の金パッド４３などに金バンプ１２が接合されることにより、半導体チップ６０がバンプ端子１０を介して素子搭載部材４０に搭載される。
【選択図】図１

Description

本発明は、半導体チップ上に設けられるバンプ端子（突起状接続端子）、及びこれを内蔵した圧電デバイス、並びにそれらの製造方法に関する。

図５は従来のバンプ端子を示す断面図であり、図５［Ａ］は半導体チップ搭載前の状態であり、図５［Ｂ］は半導体チップ搭載後の状態である。以下、この図面に基づき説明する。

図５［Ａ］に示すように、従来のバンプ端子９０は、半導体チップ９３上に設けられたアルミパッド９１と、アルミパッド９１に接合された金バンプ９２と、を備えたものである。そして、図５［Ｂ］に示すように、金バンプ９２が他の部材９４の金パッド９５などに接合されることにより、半導体チップ９３がバンプ端子９０を介して他の部材９４に搭載される。

特開２０１６−０５４３７６号公報 特開２０１４−１７５７９１号公報

半導体チップ９３上に設けられる電極には、一般にアルミパッド９１が用いられる。そして、金バンプ９２は、一方がアルミパッド９１に接合され、他方が他の部材９４の金パッド９５などに接合される。金バンプ９２と金パッド９５とは、高い接合強度を容易に実現できる。しかし、金バンプ９２とアルミパッド９１とは、必ずしも高い接合強度を実現できるとは限らなかった。例えば、半導体チップ搭載後のシェアテストにおける通常の破断面は、金バンプ９２と金パッド９５との界面ではなく、金バンプ９２とアルミパッド９１との界面である。

また、そのようなバンプ端子９０を内蔵した圧電デバイス（例えば特許文献１、２参照）の信頼性は、バンプ端子９０の信頼性に大きく影響される。

そこで、本発明の目的は、アルミパッドに接合された金バンプを有するバンプ端子について、その接合強度を向上させることにある。

本発明に係るバンプ端子は、
半導体チップ上に設けられたアルミパッドと、
このアルミパッドに接合された金バンプと、
前記アルミパッドと前記金バンプとの界面に生じた合金層と、
を備え、
前記合金層の厚みが１μｍ以上かつ６μｍ以下である。

本発明に係るバンプ端子の製造方法は、
本発明に係るバンプ端子を製造する方法であって、
前記アルミパッドに前記金バンプを接合するバンプ形成工程と、
このバンプ形成工程の後に、前記アルミパッド及び前記金バンプを２８０±１０℃かつ３０±１０分の条件で加熱することにより前記合金層を形成する熱処理工程と、
を含む。

本発明に係る圧電デバイスは本発明に係るバンプ端子を内蔵したものであり、本発明に係る圧電デバイスの製造方法は本発明に係る圧電デバイスを製造する方法である。

本発明によれば、半導体チップ上に設けられたアルミパッドと、アルミパッドに接合された金バンプとを備えたバンプ端子において、アルミパッドと金バンプとの界面に、厚みが１μｍ以上かつ６μｍ以下である合金層を更に備えたことにより、接合強度を向上できる。

実施形態１のバンプ端子を示す断面図であり、図１［Ａ］は半導体チップ搭載前の状態であり、図１［Ｂ］は半導体チップ搭載後の状態である。 実施形態２の圧電デバイスを示す分解斜視図である。 図２におけるIII−III線断面図である。 実施形態２の圧電デバイスの製造方法を示すフロー図である。 従来のバンプ端子を示す断面図であり、 図５［Ａ］は半導体チップ搭載前の状態であり、図５［Ｂ］は半導体チップ搭載後の状態である。

以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。以下、本発明に係るバンプ端子及びその製造方法の一実施形態を実施形態１とし、本発明に係る圧電デバイス及びその製造方法の一実施形態を実施形態２とする。

最初に、実施形態１のバンプ端子について説明する。図１は実施形態１のバンプ端子を示す断面図であり、図１［Ａ］は半導体チップ搭載前の状態であり、図１［Ｂ］は半導体チップ搭載後の状態である。以下、これらの図面に基づき説明する。なお、バンプ端子は、実際はもう少し複雑な形状をしているが、図面では簡潔に示している。

図１［Ａ］に示すように、本実施形態１のバンプ端子１０は、半導体チップ６０上に設けられたアルミパッド１１と、アルミパッド１１に接合された金バンプ１２と、アルミパッド１１と金バンプ１２との界面にあって厚みｔが１μｍ以上かつ６μｍ以下である合金層１３と、を備えたものである。そして、図１［Ｂ］に示すように、例えば圧電デバイスの構成部品である素子搭載部材４０の金パッド４３などに金バンプ１２が接合されることにより、半導体チップ６０がバンプ端子１０を介して素子搭載部材４０に搭載される。

半導体チップ６０には、ＦＣ（Flip Chip）の他にＢＧＡ（Ball Grid Array）なども含まれる。アルミパッド１１は、アルミニウム又はアルミニウム合金からなる。金バンプ１２は、金又は金合金からなる。一つの合金層１３の厚みｔは、どの位置でも同じ値になるわけではなく、位置に応じて異なる値をとる。合金層１３の厚みｔである「１μｍ以上かつ６μｍ以下」とは、一つの合金層１３の最大値及び最小値がこの範囲に入ればよいことを意味する。

本実施形態１におけるアルミパッド１１は、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕと表記され、２．０２μｍの厚みのものを使用した。つまり、アルミパッド１１は、アルミニウム（９９ｗｔ％）と銅（１ｗｔ％）との合金からなる表面層と、チタンと窒化チタンとが交互に複数層形成された下地層と、から構成されている。また、図１［Ｂ］に示す寸法例は、金バンプ１２の最大直径ａが約９０μｍ、金バンプ１２（合金層１３を含む）の高さｂが約４５μｍ、正方形の金パッド４３における一辺の長さｃが約８０μｍである。

次に、バンプ端子１０の製造方法について説明する。

本実施形態１の製造方法は、アルミパッド１１に金バンプ１２を接合するバンプ形成工程と、このバンプ形成工程の後に、アルミパッド１１及び金バンプ１２を２８０±１０℃かつ３０±１０分の条件で加熱することにより合金層１３を形成する熱処理工程と、を含む。この熱処理工程は、図１［Ａ］に示すように半導体チップ搭載前に実施してもよいし、図１［Ｂ］に示すように半導体チップ搭載後に実施してもよい。

バンプ形成工程は、例えば、金又は金合金からなるワイヤの先端を放電によって溶融して金バンプ１２を形成し、その金バンプ１２をアルミパッド１１に熱及び超音波を併用して押圧することにより、金バンプ１２をアルミパッド１１に接合する一般的な工程である。熱処理工程は、例えば、合金層１３が形成される前のバンプ端子１０を有する半導体チップ６０を窒素又は真空雰囲気の恒温槽内に収容し、２８０±１０℃かつ３０±１０分の条件で加熱することにより、合金層１３を形成する工程である。

次に、バンプ端子１０及びその製造方法の作用及び効果について説明する。

図１［Ｂ］に示す半導体チップ６０の搭載後に、半導体チップ６０を引き剥がすシェアテストを実施し、そのときのシェア強度を測定した。このとき、本実施形態１における熱処理工程を省略した点を除き、本実施形態１と同じ条件で製造したバンプ端子を、比較例のバンプ端子とした。この比較例のバンプ端子のシェア強度は、２６９．３ｇｆであった。これに対して、本実施形態１のバンプ端子１０のシェア強度は、３１２．９ｇｆとなり、比較例よりも４３．６ｇｆ強くなった。なお、これらの測定値は、それぞれ複数個のサンプルの平均値である。

熱処理工程の加熱条件は、温度２８０±１０℃と時間３０±１０分との両方を満たす必要がある。温度範囲及び時間範囲のどちらか一方の下限値を下回ると、合金層１３の厚みｔは１μｍ未満となり、シェア強度も不十分となった。温度範囲及び時間範囲のどちらか一方の上限値を上回ると、合金層１３の厚みｔは６μｍを越えてしまい、合金層１３と金バンプ１２との界面で破断が生じてシェア強度も不十分となった。なお、シェアテストにおける通常の破断面は、アルミパッド１１と合金層１３との界面である。

以上のとおり、本実施形態１によれば、半導体チップ６０上に設けられたアルミパッド１１と、アルミパッド１１に接合された金バンプ１２とを備えたバンプ端子１０において、アルミパッド１１と金バンプ１２との界面に、厚みｔが１μｍ以上かつ６μｍ以下である合金層１３を更に備えたことにより、接合強度を向上できる。

次に、実施形態２の圧電デバイスについて説明する。図２は実施形態２の圧電デバイスを示す分解斜視図である。図３は、図２におけるIII−III線断面図である。以下、図１［Ｂ］、図２及び図３に基づき説明する。なお、バンプ端子１０の詳細構造は図１［Ｂ」、はんだペースト７８ａは図２、金パッド４３、アンダーフィル６１及びはんだ７８は図３にそれぞれ示す。また、図２及び図３において、複数の同じ構成要素については、一つの構成要素にのみ符号を付す。

本実施形態２の圧電デバイス２０は、実施形態１のバンプ端子１０を内蔵した圧電デバイスであって、表裏関係にある内面４１及び外面４２と内面４１に搭載された圧電素子３０とを有する素子搭載部材４０と、素子搭載部材４０とともに圧電素子３０を封止する蓋部材５０と、素子搭載部材４０の外面４２に設けられ、圧電素子３０に導通する金パッド４３（図３）と、金パッド４３にバンプ端子１０が接合された状態で、素子搭載部材４０に搭載された半導体チップ６０と、を基本的に備えている。

また、圧電デバイス２０は、表裏関係にある第一主面７１及び第二主面７２と第一主面７１及び第二主面７２を貫通する開口部７３とを有するプリント配線板７０を、更に備えている。そして、素子搭載部材４０は、その外面４２をプリント配線板７０の第一主面７１に向けた状態で、開口部７３を覆うようにプリント配線板７０に実装されている。半導体チップ６０は、プリント配線板７０の開口部７３内に配置された状態で、素子搭載部材４０に搭載されている。

続いて、圧電デバイス２０の構成をより詳しく説明する。

本実施形態１の圧電デバイス２０は、圧電素子３０、素子搭載部材４０、蓋部材５０、半導体チップ６０及びプリント配線板７０を備えた水晶発振器（Crystal Oscillator）である。なお、圧電デバイス２０は、電圧制御型水晶発振器（ＶＣＸＯ：Voltage Controlled Crystal Oscillator）や、温度補償型水晶発振器（ＴＣＸＯ：Temperature Compensated Crystal Oscillator）や、恒温槽付水晶発振器（ＯＣＸＯ：Oven Controlled Crystal Oscillator）であってもよい。

圧電素子３０は、圧電片３１と、圧電片３１の一端にまで引き出された二つの電極３２と、を有する。素子搭載部材４０は、圧電素子３０を搭載する。蓋部材５０は、圧電素子３０を収容する凹部空間２１を、素子搭載部材４０とともに形成する。二つの素子用パッド４４は、素子搭載部材４０上に設けられ、二つの電極３２にそれぞれ導電性接着剤４５を介して電気的及び機械的に接続することにより、圧電素子３０を片持ち梁状に固定する。つまり、圧電デバイス２０は、圧電素子３０及び半導体チップ６０が素子搭載部材４０に搭載された状態で、素子搭載部材４０と蓋部材５０とがガラス封止材やろう材（どちらも図示せず）などによって接合され、圧電素子３０が凹部空間２１内に気密封止された構造を有する。

圧電片３１は、例えばＡＴカット板の水晶片からなる。圧電片３１の平面形状は、長方形である。二つの電極３２は、互いに絶縁されており、それぞれ励振電極、引き出し電極、パッド電極などに分けられ、圧電片３１の一方の主面から側面を跨いで他方の主面まで延びている。なお、圧電素子３０は、厚みすべり振動素子であるが、それに代えて音叉型屈曲振動素子や輪郭すべり振動素子などを用いることもできる。

素子搭載部材４０は、表裏の関係にある内面４１及び外面４２と、内面４１側に設けられた凹部空間２１及び二つの素子用パッド４４と、外面４２側に設けられた六つの金パッド４３及び四つの外部接続端子４８と、を有する。素子用パッド４４と金パッド４３と外部接続端子４８とは電気的に導通している。また、素子搭載部材４０は、例えば積層セラミックス及び金属枠などからなり、基板部４６と枠部４７とを有する。枠部４７は、基板部４６の内面４１側の周縁に沿って環状に設けられている。換言すると、素子搭載部材４０は、凹部空間２１の底面となる内面４１側に素子用パッド４４が設けられ、内面４１の反対側となる外面４２側に金パッド４３及び外部接続端子４８が設けられている。

素子用パッド４４は、例えばタングステン等のメタライズに金メッキ等を施した導体からなり、圧電素子３０の電極３２に対向する位置に設けられ、導電性接着剤４５によって電極３２に電気的に接続される。外面４２の四隅の突端面には、それぞれ外部接続端子４８が設けられている。外部接続端子４８には、例えば、周波数制御端子、接地端子、出力端子、電源電圧端子などがある。なお、素子用パッド４４、金パッド４３及び外部接続端子４８は、図示しない内部配線によって相互にかつ電気的に接続されている。

導電性接着剤４５は、例えば銀ペーストなどからなり、硬化前は流動性を有する。詳しく言えば、導電性接着剤４５は、シリコーン樹脂等のバインダの中に導電フィラとして導電性粉末を含有するものである。

蓋部材５０は、素子搭載部材４０の枠部４７上端に重ねられ、凹部空間２１を密閉する。また、蓋部材５０は、例えばコバール（Kovar）などの金属からなり、長方形の平板となっている。つまり、蓋部材５０は、素子搭載部材４０へ封止材などにより接合され、気密封止された凹部空間２１を形成する。凹部空間２１は、本実施形態２では素子搭載部材４０側に形成しているが、蓋部材５０側に形成してもよい。

半導体チップ６０は、ＩＣ（Integrated Circuit）からなる発振回路及び温度補償回路等を内蔵し、素子搭載部材４０の六つの金パッド４３に六つのバンプ端子１０を介して電気的に接続されることにより、素子搭載部材４０の外面４２側に搭載される。図３に示すように、半導体チップ６０と素子搭載部材４０との間には、接合されたバンプ端子１０及び金パッド４３を保護するアンダーフィル６１が充填されている。アンダーフィル６１は、例えば熱硬化性樹脂（例えばエポキシ樹脂）からなり、その樹脂よりも熱膨張係数が低いフィラ（例えばＳｉＯ₂）を含んでいてもよい。

プリント配線板７０は、例えば、一般的なプリント配線板と同様の構成である。つまり、プリント配線板７０は、第一主面７１、第二主面７２及び開口部７３の他に、絶縁基板７４、四本の配線パターン７５、四つのデバイス用パッド７６、四つ外部接続端子７７等を有している。

絶縁基板７４は、例えばガラスエポキシ樹脂からなり、一方の面が第一主面７１であり、他方の面が第二主面７２であり、中央に開口部７３が穿設されている。絶縁基板７４には、配線パターン７５、デバイス用パッド７６及び外部接続端子７７が導体パターンによって形成されている。つまり、第一主面７１の開口部７３の周囲にデバイス用パッド７６が設けられ、第二主面７２の四隅に外部接続端子７７が設けられている。配線パターン７５は、第一主面７１及び絶縁基板７４の側面に設けられ、デバイス用パッド７６と外部接続端子７７とを電気的に接続している。なお、配線パターン７５の表面は、図示しない絶縁膜で覆われている。

図３に示すように、素子搭載部材４０の外部接続端子４８は、はんだ７８を介してデバイス用パッド７６に電気的に接続されている。はんだ７８は、図２に示すはんだペースト７８ａが溶融後に固化したものである。

プリント配線板７０の四つ外部接続端子７７を介して、圧電デバイス２０は他のプリント配線板（図示せず）に実装される。このとき、素子搭載部材４０とプリント配線板７０との組み合わせによって、圧電デバイス２０のパッケージを構成できる。そのため、プリント配線板７０の変更又は交換によって、外部接続端子７７の配置及び大きさを容易に変更できる。また、開口部７３に半導体チップ６０が収容されるので、圧電デバイス２０が小型になる。なお、プリント配線板７０の代わりに、外面側にも凹部空間を有する断面Ｈ字形の素子搭載部材を用いてもよい。

次に、圧電デバイス２０の製造方法について説明する。図４は圧電デバイス２０の製造方法を示すフロー図である。以下、図１乃至図４に基づき説明する。

本実施形態２の製造方法は、実施形態１の製造方法を含んでおり、具体的には次の工程を基本的に含む圧電デバイス２０の製造方法である。
（１）アルミパッド１１に金バンプ１２を接合するバンプ形成工程（図４ステップ１０１）。
（２）バンプ形成工程（図４ステップ１０１）の後に、金パッド４３に金バンプ１２を接合することにより、素子搭載部材４０に半導体チップ６０を搭載する半導体チップ搭載工程（図４ステップ１０２）。
（３）半導体チップ搭載工程（図４ステップ１０２）の後に、アルミパッド１１及び金バンプ１２を２８０±１０℃かつ３０±１０分の条件で加熱することにより合金層１３を形成する熱処理工程（図４ステップ１０３）。

また、本実施形態２の製造方法は、更に次の工程も含む。
（４）熱処理工程（図４ステップ１０３）の後に、素子搭載部材４０の外面４２をプリント配線板７０の第一主面７１に向けて半導体チップ６０を開口部７３内に入れた状態で、プリント配線板７０に素子搭載部材４０を実装する素子搭載部材実装工程（図４ステップ１０４）。

次に、本実施形態２の製造方法の各工程について説明する。

＜バンプ形成工程（図４ステップ１０１）＞
ここでは、半導体チップ６０が多数形成された半導体ウェーハと、バンプボンダと呼ばれる市販の装置とを用いる。例えば、実施形態１のバンプ形成工程と同様に、金又は金合金からなるワイヤの先端を放電によって溶融して金バンプ１２を形成し、その金バンプ１２をアルミパッド１１に熱及び超音波を併用して押圧することにより、金バンプ１２をアルミパッド１１に接合する。その後、半導体ウェーハをダイシングすることにより、個々の半導体チップ６０に分割する。

＜半導体チップ搭載工程（図４ステップ１０２）＞
半導体チップ搭載工程（図４ステップ１０２）の前に、素子用パッド４４に導電性接着剤４５を介して圧電素子３０を固定し、素子搭載部材４０及び蓋部材５０によって圧電素子３０を封止しておく。半導体チップ搭載工程（図４ステップ１０２）では、バンプ端子１０の金バンプ１２を素子搭載部材４０の金パッド４３に熱及び超音波を併用して押圧することにより、金バンプ１２を金パッド４３に接合する。これにより、素子搭載部材４０に半導体チップ６０が搭載される。

＜熱処理工程（図４ステップ１０３）＞
例えば、実施形態１の熱処理工程と同様に、合金層１３が形成される前のバンプ端子１０を有する半導体チップ６０、すなわち半導体チップ６０が搭載された素子搭載部材４０を、窒素又は真空雰囲気の恒温槽内に収容し、２８０±１０℃かつ３０±１０分の条件で加熱することにより、合金層１３を形成する。この熱処理工程は、バンプ形成工程（図４ステップ１０１）の後かつ半導体チップ搭載工程（図４ステップ１０２）の前に実施してもよい。

＜素子搭載部材実装工程（図４ステップ１０４）＞
ここでは、複数枚のプリント配線板７０に分割可能な一枚の大きなプリント配線板を用いる。まず、プリント配線板７０のデバイス用パッド７６の上に、印刷によってはんだペースト７８ａを塗布する。続いて、素子搭載部材４０の外部接続端子４８とはんだペースト７８ａとが接触するように、素子搭載部材４０をプリント配線板７０の上に載置する。この状態で、はんだペースト７８ａをリフロー（例えば２４０℃かつ１０秒）することにより、プリント配線板７０にはんだ７８を介して素子搭載部材４０が実装される。その後、半導体チップ６０と素子搭載部材４０との間に、ディスペンサを用いて開口部７３からアンダーフィル６１を充填する。最後に、一枚の大きなプリント配線板をダイシングすることにより、素子搭載部材４０が実装された個々のプリント配線板７０に分割する。

以上のように、本実施形態２の製造方法は、半導体チップ搭載工程（図４ステップ１０２）及び熱処理工程（図４ステップ１０３）の両方を経た後に、素子搭載部材４０をプリント配線板７０にはんだリフローによって実装する素子搭載部材実装工程（図４ステップ１０４）を更に含んでいる。この場合、はんだリフローの加熱温度（２４０℃）は、熱処理工程における加熱温度（２８０±１０℃）よりも低い。

次に、圧電デバイス２０及びその製造方法の作用及び効果について説明する。

本実施形態２によれば、接合強度の高いバンプ端子１０を圧電デバイス２０に内蔵させたことにより、圧電デバイス２０の機械的強度及び電気的特性が改善されるので、圧電デバイス２０の信頼性を向上できる。

また、素子搭載部材４０をプリント配線板７０にはんだリフローによって実装する素子搭載部材実装工程（図４ステップ１０４）を更に含み、そのはんだリフローの加熱温度が熱処理工程における加熱温度よりも低い場合は、はんだリフローの加熱温度が低くても確実に合金層１３を形成できる。

以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。

本発明は、前述の水晶の他に、ニオブ酸リチウム、タンタル酸リチウムなどの圧電セラミックスを圧電素材として用いた圧電デバイスに利用可能である。

＜実施形態１＞
１０ バンプ端子
１１ アルミパッド
１２ 金バンプ
１３ 合金層
＜実施形態２＞
２０ 圧電デバイス
２１ 凹部空間
３０ 圧電素子
３１ 圧電片
３２ 電極
４０ 素子搭載部材
４１ 内面
４２ 外面
４３ 金パッド
４４ 素子用パッド
４５ 導電性接着剤
４６ 基板部
４７ 枠部
４８ 外部接続端子
５０ 蓋部材
６０ 半導体チップ
６１ アンダーフィル
７０ プリント配線板
７１ 第一主面
７２ 第二主面
７３ 開口部
７４ 絶縁基板
７５ 配線パターン
７６ デバイス用パッド
７７ 外部接続端子
７８ はんだ
７８ａ はんだペースト
＜従来技術＞
９０ バンプ端子
９１ アルミパッド
９２ 金バンプ
９３ 半導体チップ
９４ 他の部材
９５ 金パッド

Claims (5)

1. 半導体チップ上に設けられたアルミパッドと、
   このアルミパッドに接合された金バンプと、
   前記アルミパッドと前記金バンプとの界面に生じた合金層と、
   を備え、
   前記合金層の厚みが１μｍ以上かつ６μｍ以下である、
   バンプ端子。
2. 請求項１記載のバンプ端子を製造する方法であって、
   前記アルミパッドに前記金バンプを接合するバンプ形成工程と、
   このバンプ形成工程の後に、前記アルミパッド及び前記金バンプを２８０±１０℃かつ３０±１０分の条件で加熱することにより前記合金層を形成する熱処理工程と、
   を含むバンプ端子の製造方法。
3. 請求項１記載のバンプ端子を内蔵した圧電デバイスであって、
   表裏関係にある内面及び外面と当該内面に搭載された圧電素子とを有する素子搭載部材と、
   この素子搭載部材とともに前記圧電素子を封止する蓋部材と、
   前記素子搭載部材の前記外面に設けられ、前記圧電素子に導通する金パッドと、
   前記金パッドに前記バンプ端子が接合された状態で、前記素子搭載部材に搭載された前記半導体チップと、
   を備えた圧電デバイス。
4. 請求項３記載の圧電デバイスを製造する方法であって、
   前記アルミパッドに前記金バンプを接合するバンプ形成工程と、
   このバンプ形成工程の後に、前記金パッドに前記金バンプを接合することにより、前記素子搭載部材に前記半導体チップを搭載する半導体チップ搭載工程と、
   前記バンプ形成工程又は前記半導体チップ搭載工程の後に、前記アルミパッド及び前記金バンプを２８０±１０℃かつ３０±１０分の条件で加熱することにより前記合金層を形成する熱処理工程と、
   を含む圧電デバイスの製造方法。
5. 請求項４記載の圧電デバイスの製造方法であって、
   前記半導体チップ搭載工程及び前記熱処理工程の両方を経た後に、前記素子搭載部材をプリント配線板にはんだリフローによって実装する素子搭載部材実装工程を更に含み、
   前記はんだリフローの加熱温度は前記熱処理工程における加熱温度よりも低い、
   圧電デバイスの製造方法。

Images