JP7290487B2 - 圧電デバイス及び電子機器 - Google Patents

Description

本開示は、例えばＩＣ（Integrated Circuit）などの半導体素子を搭載する素子搭載部材を備えた例えば温度補償型水晶発振器（以下「ＴＣＸＯ（Temperature Compensated Crystal Oscillator）」という。）などの圧電デバイス、及びこの圧電デバイスを備えた電子機器に関する。

フリップチップ（以下「ＦＣ（Flip Chip）」という。）の一例として、回路形成面にはんだバンプを設けたＩＣチップがある。ＦＣ実装は、ＦＣの回路形成面を基板の電極パッドに向けて、はんだバンプを介してＦＣを基板に実装する方法である。このＦＣ実装は、電子部品の実装密度を高めるために、プリント配線板の他、圧電デバイスなどにも用いられる（例えば特許文献１、２）。

特開２００３－１６８６９５号公報 特開２０１５－０９５７１７号公報

ＩＣチップに形成されたはんだバンプは、はんだが固化する際に表面張力によって半球状になったものである。一方、基板の電極パッドは、はんだバンプの外形を囲むような正方形になっている。そのため、はんだバンプが溶融して電極パッドに接合したとき、はんだバンプは電極パッド全体に濡れ広がってほぼ正方形になる。

もしも、はんだバンプが電極パッドに接合しなかったときは、はんだバンプは円形のままになる。この場合は、はんだバンプと電極パッドとの電気的接続が不安定になるため、不良品扱いとなる。したがって、実装後のはんだバンプの形状をＸ線で平面視することにより、はんだバンプの接合状態の良否を判定することができる。すなわち、実装後のはんだバンプの平面形状が、正方形ならば良品、円形ならば不良品である。

しかしながら、コンピュータソフトウェアによって、実装後のはんだバンプの接合状態について良否を自動的に判定することは難しかった。なぜなら、一般的なパターン認識のアルゴリズムでは、縦横比を用いるため、縦横比がともに１：１になる正方形と円形とを区別できないからである。

本開示に係る圧電デバイスは、表裏関係にある第一面及び第二面を有する基板部を含む素子搭載部材と、前記第一面側に位置する圧電素子と、前記第二面側に位置する半導体素子と、備え、前記半導体素子は、平面視して長軸及び短軸からなる略楕円形の端子電極と、前記端子電極上のはんだバンプと、を有し、前記素子搭載部材は、前記第二面に位置する金属パターンを更に含み、前記金属パターンは、平面視して略正方形であるとともに前記はんだバンプが接合される素子搭載領域と、前記素子搭載領域に電気的に繋がる引き回し領域と、を有する。本開示に係る電子機器は、本開示に係る圧電デバイスを備える。

本開示に係る素子搭載部材によれば、実装後のはんだバンプの接合状態について縦横比の違いに基づく良否判定を自動化できる。

実施形態１の素子搭載部材を示し、図１［Ａ］は裏側から見た平面図、図１［Ｂ］は図１［Ａ］におけるＩｂ部拡大図、図１［Ｃ］は図１［Ｂ］に対応する比較例の部分拡大図である。 図１［Ｂ］におけるII－II線断面図である。 実施形態１の圧電デバイスを示す分解斜視図である。 図３におけるIV－IV線断面図である。 図５［Ａ］は電子機器の第一例を示す正面図であり、図５［Ｂ］は電子機器の第二例を示す正面図である。 図６［Ａ］は実施形態２の素子搭載部材における金属パターンを示す平面図、図６［Ｂ］は実施形態２の素子搭載部材における金属パターンの変形例を示す平面図、図６［Ｃ］は実施形態１の素子搭載部材における金属パターンの変形例を示す平面図である。 図７［Ａ］は実施形態３の圧電デバイスにおける半導体素子の一部を示す平面図、図７［Ｂ］は図７［Ａ］の半導体素子の一部を示す側面図、図７［Ｃ］は実施形態３の圧電デバイスにおける金属パターンを示す平面図である。 比較例、実施形態１及び実施形態３における良否判定を概説するための図表である。

以下、添付図面を参照しながら、本開示を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いることにより、重複説明を省略する。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。

＜実施形態１＞
図１［Ａ］、図１［Ｂ］、図３及び図４に示すように、本実施形態１の素子搭載部材２０は、表裏関係にある第一面２１及び第二面２２を有する基板部２５と、第二面２２に位置する金属パターン６０と、を備えている。金属パターン６０は、平面視して縦の寸法と横の寸法とが異なる形状であるとともに半導体素子５０のはんだバンプ５５が接合されるＩＣ用パッド６１と、ＩＣ用パッド(素子搭載領域)６１に電気的に繋がる配線パターン(引き回し領域)６２と、を有する。ＩＣ用パッド６１及び配線パターン６２は、特許請求の範囲における「素子搭載領域」及び「引き回し領域」の一例である。

ＩＣ用パッド６１の形状は、平面視して長辺６１１及び短辺６１２からなる略矩形としてもよい。このとき、長辺６１１の寸法をａ１、短辺６１２の寸法をｂ１としたとき、次式（１）の関係が成り立つ、としてもよい。
１．２５≦ａ１／ｂ１＜２ ・・・（１）

「略矩形」は、例えば四隅が丸みを帯びた矩形なども含む。ＩＣ用パッド６１の形状は、略矩形に限らず、例えば略楕円形などとしてもよい。ＩＣ用パッド６１、横方向が長辺６１１かつ縦方向が短辺６１２（すなわち横長）となっているが、縦方向が長辺６１１かつ横方向が短辺６１２（すなわち縦長）としてもよい（図６［Ｃ］）。

金属パターン６０はＩＣ用パッド６１と配線パターン６２との境界に位置するとともに表面が金属酸化物からなる溝部６３を更に有し、配線パターン６２は長辺６１１よりも小さい幅６２１で長辺６１１から引き出されている（又は短辺６１２よりも小さい幅６２１で短辺６１２から引き出されている（図６［Ｃ］））、としてもよい。

図３及び図４に示すように、本実施形態１の圧電デバイス１０は、本実施形態１の素子搭載部材２０と、第一面２１側に位置する圧電素子４０と、第二面２２側に位置する半導体素子５０と、を備える。

次に、本実施形態１の素子搭載部材２０及び圧電デバイス１０の構成について、更に詳しく説明する。

素子搭載部材２０は、パッケージとも呼ばれ、半導体素子５０及び圧電素子４０を搭載する。蓋部材３０は、素子搭載部材２０上に設けられる。凹部空間１１は、素子搭載部材２０に形成され、圧電素子４０を収容する。凹部空間１２は、素子搭載部材２０に形成され、半導体素子５０を収容する。

素子搭載部材２０は、圧電素子４０を搭載する第一面２１及び半導体素子５０を搭載する第二面２２を有する基板部２５の他にも、基板部２５の第一面２１の周縁に設けられた枠部２６ａと、基板部２５の第二面２２の周縁に設けられた枠部２６ｂとを備える。基板部２５と枠部２６ａとによって凹部空間１１が形成され、基板部２５と枠部２６ｂとによって凹部空間１２が形成される。第二面２２と半導体素子５０との隙間１３は、アンダーフィル樹脂（図示せず）で満たされる。

素子搭載部材２０における基板部２５及び枠部２６ａ，２６ｂは、例えば複数のグリーンシートが積層及び焼成された積層セラミックス板からなる。枠部２６ａは、基板部２５の第一面２１側の周縁に沿って環状に設けられている。枠部２６ｂは、基板部２５の第二面２２側の周縁に沿って環状に設けられている。内部配線２８（一部のみ図示）は、例えばグリーンシートに印刷された導体パターンやビアホール導体からなる。凹部空間１１の第一面２１には圧電素子用パッド２３が設けられ、凹部空間１２の第二面２２にはＩＣ用パッド６１が設けられている。ＩＣ用パッド６１は、長辺６１１が素子搭載部材２０の長手方向に平行（すなわち図１［Ａ］において横長）になっているが、長辺６１１が素子搭載部材２０の短手方向に平行（すなわち図１［Ａ］において縦長）としてもよい。

基板部２５の第一面２１には、圧電素子用パッド２３が設けられる。圧電素子用パッド２３は、圧電素子４０の電極４４に対向する位置に設けられ、導電性接合材２７によって電極４４に電気的に接続される。導電性接合材２７は、例えば銀ペーストなどの導電性接着剤であり、硬化前は流動性を有する。枠部２６ｂの四隅の突端面には、それぞれ外部接続端子２９が設けられている。外部接続端子２９には、例えば、周波数制御端子、接地端子、出力端子、電源電圧端子などがある。なお、圧電素子用パッド２３、ＩＣ用パッド６１及び外部接続端子２９は、内部配線２８（一部のみ図示）によって相互にかつ電気的に接続されている。なお、枠部２６ｂは、基板部２５と一体ではなく、例えばガラスエポキシ樹脂からなる別基板としてもよい。その場合は、基板部２５の下面の四隅と枠部２６ｂの上面の四隅にパッドを設け、それらを導電性接合材で電気的かつ機械的に接合する。

図２に示すように、金属パターン６０の断面は例えば三層構造からなる。その三層構造は、下層６０１がモリブデン（Ｍｏ）、中層６０２がニッケル（Ｎｉ）、上層６０３が金（Ａｕ）である。溝部６３は、金属パターン６０にレーザ光を照射して、中層６０２のニッケルと上層６０３の金を除去することにより設けられる。このとき、図２において溝部６３の両端には突起６３１，６３２が形成される。突起６３１，６３２は、中層６０２のニッケルがレーザ光照射時の熱によって空気と反応した金属酸化物からなるので、溶融したはんだバンプ５５がＩＣ用パッド６１から配線パターン６２へ広がることを抑える。金属酸化物ははんだ濡れ性が悪いからである。

図４に示すように、半導体素子５０は、表側にはんだバンプ５５付きの電子回路面５２を有し、裏側に裏面５１を有する。半導体素子５０は、ＦＣと呼ばれるＩＣチップであり、平面視して略円形の端子電極５６と、端子電極５６上の接続端子としてのはんだバンプ５５を有する。電子回路面５２は、一般的なＩＣ製造技術によって、シリコンからなる半導体基板５３の一方の面に電子回路が形成されたものである。電子回路面５２には、圧電素子４０に接続される発振回路と、圧電素子４０の周波数温度特性を補償する温度補償回路とが形成されている。なお、半導体素子５０は、ＩＣに限らず、例えばダイオード、トランジスタ、サーミスタ、光素子又は各種のセンサとしてもよい。半導体基板５３は、シリコンに限らず、化合物半導体からなるものとしてもよい。

はんだバンプ５５は、ＩＣ用パッド６１に電気的に接続される。つまり、はんだバンプ５５とＩＣ用パッド６１とは、同じ数だけ設けられている。例えば、電子回路面５２の端子電極５６にクリームはんだを印刷し、それをリフロー炉で加熱し溶かすことにより、半球状のはんだバンプ５５が得られる。はんだバンプ５５及びＩＣ用パッド６１の個数は、それぞれ本実施形態１では六個であるが、四個でも、八個でも、何個でもよい。はんだバンプ５５の具体例を述べれば、直径が８０～１００μｍ程度、高さが６０～１００μｍ程度、材質がＳｎ－Ａｇ－Ｃｕ系である。

図３は、圧電素子４０及び半導体素子５０を素子搭載部材２０に搭載する前の状態を示している。ただし、図３では、凹部空間１２及びＩＣ用パッド６１が隠れているので図示されていない。圧電デバイス１０は、表裏関係にある第一面２１及び第二面２２を有する素子搭載部材２０と、第一面２１側に位置する圧電素子４０と、圧電素子４０の発振回路を有するとともに第二面２２側に位置する半導体素子５０と、を備えている。このように、圧電デバイス１０は、圧電素子４０と、圧電素子４０に電気的に接続された半導体素子５０とを備え、所定の発振周波数からなる出力信号を生成する。

換言すると、圧電デバイス１０は、凹部空間１２を有する素子搭載部材２０と、素子搭載部材２０に搭載された圧電素子４０と、凹部空間１２の第二面２２に電子回路面５２が接続するようにＦＣ実装された半導体素子５０と、を備えている。圧電デバイス１０は、凹部空間１１、蓋部材３０などを、更に備えたＴＣＸＯである。

圧電デバイス１０は、圧電素子４０が素子搭載部材２０に搭載された状態で、素子搭載部材２０と蓋部材３０とがシーム溶接などによって接合されることにより、圧電素子４０が凹部空間１１内に気密封止された構造となっている。つまり、枠部２６ａの上端に金属枠（図示せず）を設け、その金属枠と蓋部材３０とに電流を流すことにより、ジュール熱を発生させてこれらを溶接する。

圧電素子４０は、表裏関係にある上面４１及び下面４２を有する水晶片４３と、水晶片４３の上面４１から下面４２まで延設された電極４４と、を備えた水晶振動素子である。水晶片４３は例えばＡＴカット板からなる。電極４４は、互いに絶縁された二つからなり、それぞれ励振電極、引き出し電極、パッド電極などに分けられ、上面４１から側面を跨いで下面４２まで延びている。なお、圧電素子４０は、水晶に限らず、セラミックスなどからなるものとしてもよい。

蓋部材３０は、例えばコバール（Kovar）などの金属からなり、略矩形の平板となっている。また、蓋部材３０は、素子搭載部材２０に電気溶接などにより接合され、凹部空間１１を気密封止する。凹部空間１１は、本実施形態１では素子搭載部材２０側に形成しているが、蓋部材３０側に形成してもよい。

圧電デバイス１０の製造方法には、次の工程が含まれる。
(1)基板２５の第二面２２に半導体素子５０をＦＣ実装するＦＣ実装工程。
(2)素子搭載部材２０に圧電素子４０を搭載する工程。
(3)蓋部材３０を素子搭載部材２０に接合する工程。

ＦＣ実装工程では、凹部空間１２の第二面２２に半導体素子５０の電子回路面５２を向け、フラックスを塗布したはんだバンプ５５をＩＣ用パッド６１に接触させた状態で、リフロー炉で加熱することによって、ＩＣ用パッド６１にはんだバンプ５５を接合する。

次に、本実施形態１の素子搭載部材２０及び圧電デバイス１０について、作用及び効果を説明する。

まず、図１［Ｃ］に示す比較例について説明する。比較例は、ＩＣ用パッド７１、配線パターン７２及び溝部７３の平面形状を除き、実施形態１と同じ構成である。実装前のはんだバンプ５５は、はんだが固化する際に表面張力によって半球状になったものである。一方、ＩＣ用パッド７１は、はんだバンプ５５の外形を囲むような正方形になっている。そのため、はんだバンプ５５が溶融してＩＣ用パッド７１に接合したとき、はんだバンプ５５はＩＣ用パッド７１全体に濡れ広がってほぼ正方形になる

もしも、はんだバンプ５５がＩＣ用パッド７１に接合しなかったときは、はんだバンプ５５は円形のままになる。この場合は、はんだバンプ５５とＩＣ用パッド７１との電気的接続が不安定になるため、不良品扱いとなる。したがって、実装後のはんだバンプ５５の形状をＸ線で平面視することにより、はんだバンプ５５の接合状態の良否を判定することができる。すなわち、実装後のはんだバンプ５５の平面形状が、正方形ならば良品、円形ならば不良品である。

しかしながら、比較例では、コンピュータソフトウェアによって、実装後のはんだバンプ５５の接合状態について良否を自動的に判定することは難しかった。なぜなら、一般的なパターン認識のアルゴリズムでは、縦横比を用いるため、縦横比がともに１：１になる正方形と円形とを区別できないからである。なお、比較例において、ＩＣ用パッド７１の第一辺７１１の寸法ａ２と第二辺７１２の寸法ｂ２とは等しい（ａ２＝ｂ２）。

これに対し、図１［Ｂ］に示すように、本実施形態１では、ＩＣ用パッド６１の長辺６１１の寸法ａ１は短辺６１２の寸法ｂ１よりも大きい（ａ１＞ｂ１）。そのため、はんだバンプ５５がＩＣ用パッド６１に接合したときははんだバンプ５５は矩形（良品）になり、はんだバンプ５５がＩＣ用パッド６１に接合しなかったときははんだバンプ５５は円形（不良品）のままになる。したがって、実装後のはんだバンプ５５の接合状態について、縦横比の違いに基づく良否判定を自動化できる。なぜなら、一般的なコンピュータソフトウェアでは、実装後のはんだバンプ５５の平面形状を主に縦横比の違いに基づき認識するので、矩形と円形とを容易に区別できるからである。

長辺６１１の寸法をａ１、短辺６１２の寸法をｂ１としたとき、１．２５≦ａ１／ｂ１＜２の関係が成り立つ場合は、隣接するＩＣ用パッド６１又は配線パターン６２との接触を回避しつつ、実装後のはんだバンプ５５の接合状態について縦横比の違いに基づく良否判定を自動化できる。１．２５＞ａ１／ｂ１ではＩＣ用パッド６１の縦横比が正方形に近くなり、ａ１／ｂ１≧２ではＩＣ用パッド６１が細長くなって隣接するＩＣ用パッド６１、配線パターン６２又は他のパターン６４に接触しやすくなる。

配線パターン６２の幅６２１の寸法ｃ１がＩＣ用パッド６１の長辺６１１又は短辺６１２よりも小さい場合（ｃ１＜ｂ１＜ａ１）は、その分、溝部６３の長さ６３３を短くできる。そのため、万が一、溝部６３を伝わってはんだが流れたとしても、溝部６３の長さ６３３が短かいので、電気的短絡を抑制できる。なお、図１［Ｃ］に示す比較例では、配線パターン７２の幅７２１の寸法ｃ２がＩＣ用パッド７１の第一辺７１１及び第二辺７１２に等しい（ｃ２＝ｂ２＝ａ２）ので、その分、溝部７３の長さ７３３が長くなっている。そのため、溝部７３を伝わってはんだが流れると、そのはんだが隣接する溝部７３、ＩＣ用パッド７１又は配線パターン７２に接触して、電気的短絡を生じやすい。

本実施形態１の圧電デバイス１０によれば、素子搭載部材２０を備えたことにより、実装後のはんだバンプ５５の接合状態について良否を容易かつ正確に判定できるので、良否判定の自動化を実現でき、良否判定に要する費用及び時間を削減できる。

ここで、ＩＣ用パッド６１，７１の寸法の一例を述べる。ＩＣ用パッド６１の長辺６１１の寸法ａ１は２３０μｍ、短辺６１２の寸法ｂ１は１３０μｍである。ＩＣ用パッド７１の第一辺７１１の寸法ａ２及び第二辺７１２の寸法ｂ２は、ともに１６０μｍである。また、はんだバンプ５５の直径は１００μｍである。

次に、実施形態１の圧電デバイスを備えた電子機器について説明する。

図５［Ａ］及び図５［Ｂ］に示すように、電子機器８１，８２はそれぞれ実施形態１の圧電デバイス１０を備えている。図５［Ａ］に例示した電子機器８１はスマートフォンであり、図５［Ｂ］に例示した電子機器８２はパーソナルコンピュータである。

圧電デバイス１０は、はんだ付け、Ａｕバンプ又は導電性接着剤などによってプリント基板に外部接続端子２９の底面が固定されることによって、電子機器８１，８２を構成するプリント基板の表面に実装される。そして、圧電デバイス１０は、スマートフォン又はパーソナルコンピュータの他、例えば、時計、ゲーム機、通信機、又はカーナビゲーションシステム等の車載機器などの種々の電子機器で発振源として用いられる。

電子機器８１，８２によれば、圧電デバイス１０を備えたことにより、高信頼性の動作を実現できる。圧電デバイス１０は、高精度の良否判定がなされているからである。

＜実施形態２＞
図６［Ａ］に示すように、本実施形態２の素子搭載部材は次の特徴を有する。ＩＣ用パッド７４の形状は、平面視して長辺７４１及び短辺７４２からなる略矩形である。金属パターン７０は、一定の幅７２１で延びる末端において溝部７３を境界にしてＩＣ用パッド７４と配線パターン７２とに分けられている。金属パターン７０は、溝部７３の位置を除き、比較例（図１［Ｃ］）における金属パターンをそのまま使用している。本実施形態２の素子搭載部材によれば、既存の素子搭載部材において溝部７３の位置を変えるだけで、実装後のはんだバンプ５５の接合状態について良否判定を自動化できる。

図６［Ｂ］は、本実施形態２の素子搭載部材の変形例を示す。ＩＣ用パッド７５の形状は、平面視して長辺７５１及び短辺７５２からなる略矩形である。金属パターン７０は、一定の幅７２１で延びる末端において溝部７３，７６を境界にしてＩＣ用パッド７５と配線パターン７２とに分けられている。金属パターン７０は、溝部７６を除き、比較例（図１［Ｃ］）における金属パターンをそのまま使用している。本実施形態２の素子搭載部材によれば、既存の素子搭載部材において溝部７６を加えるだけで、実装後のはんだバンプ５５の接合状態について良否判定を自動化できる。

本実施形態２及びその変形例の素子搭載部材のその他の構成、作用及び効果は、実施形態１の素子搭載部材のそれらと同様である。

＜実施形態３＞
図７［Ａ］［Ｂ］［Ｃ］に示すように、本実施形態３の圧電デバイスは、次の特徴を有する。半導体素子５０ａは、平面視して長軸５０１及び短軸５０２からなる略楕円形の端子電極５６ａと、端子電極５６ａ上のはんだバンプ５５ａと、を有する。金属パターン７０は、平面視して略正方形であるとともにはんだバンプ５５ａが接合される素子搭載領域７１と、素子搭載領域７１に電気的に繋がる引き回し領域７２と、を有する。

半導体素子５０ａは、端子電極５６ａ及びはんだバンプ５５ａの平面形状が異なる点を除き、実施形態１における半導体素子５０（図３及び図４）と同じ構成である。金属パターン７０は、比較例（図１［Ｃ］）と同じである。端子電極５６ａの平面形状を略楕円形するには、例えば、端子電極５６ａ形成時のフォトマスクのパターンを変更すればよい。端子電極５６ａの平面形状を略楕円形にすると、端子電極５６ａ全面にはんだが濡れ広がることにより、はんだバンプ５５ａの平面形状も略楕円形になる。

図７［Ｃ］に示すように、本実施形態３では、端子電極５６ａの長軸５０１の寸法ａ３は短軸５０２の寸法ｂ３よりも大きい（ａ３＞ｂ３）。そのため、はんだバンプ５５ａがＩＣ用パッド７１に接合したときははんだバンプ５５ａは正方形（良品）になり、はんだバンプ５５ａがＩＣ用パッド７１に接合しなかったときははんだバンプ５５ａは楕円形（不良品）のままになる。したがって、実装後のはんだバンプ５５ａの接合状態について、縦横比の違いに基づく良否判定を自動化できる。なぜなら、一般的なコンピュータソフトウェアでは、実装後のはんだバンプ５５ａの平面形状を主に縦横比の違いに基づき認識するので、矩正方形と楕円形とを容易に区別できるからである。

このように、本実施形態３の圧電デバイスによれば、半導体素子５０ａの端子電極５６ａの平面形状を略楕円形にすることにより、既存の素子搭載部材をそのまま用いても、実装後のはんだバンプ５５の接合状態についての良否判定を自動化できる。本実施形態３の圧電デバイスのその他の構成、作用及び効果は、実施形態１の圧電デバイスのそれらと同様である。

ここで、図８に基づき、比較例、実施形態１及び実施形態３における良否判定について概説する。

比較例（図１［Ｃ］）では、良品のＸ線画像は正方形であり、縦横比ａ２／ｂ２＝１である。不良品のＸ線画像は円形であり、縦横比ａ０／ｂ０＝１である。よって、縦横比の違いに基づき良否を判定することは、不可能である。なお、はんだバンプ５５の平面形状は円形であり、縦寸法をａ０、横寸法をｂ０とする。

実施形態１（図１［Ｂ］）では、良品のＸ線画像は矩形であり、縦横比ａ１／ｂ１＞１である。不良品のＸ線画像は円形であり、縦横比ａ０／ｂ０＝１である。よって、縦横比の違いに基づき良否を判定することは、容易である。

実施形態３（図７［Ｃ］）では、良品のＸ線画像は正方形であり、縦横比ａ２／ｂ２＝１である。不良品のＸ線画像は楕円形であり、縦横比ａ３／ｂ３＞１である。よって、縦横比の違いに基づき良否を判定することは、容易である。

＜その他＞
以上、上記各実施形態を参照して本開示を説明したが、本開示は上記各実施形態に限定されるものではない。本開示の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本開示には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。

１０ 圧電デバイス
１１，１２ 凹部空間
１３ 隙間
２０ 素子搭載部材
２１ 第一面
２２ 第二面
２３ 圧電素子用パッド
２５ 基板部
２６ａ，２６ｂ 枠部
２７ 導電性接合材
２８ 内部配線
２９ 外部接続端子
６０，７０ 金属パターン
６０１ 下層
６０２ 中層
６０３ 上層
６１，７１，７４，７５ ＩＣ用パッド（素子搭載領域）
６１１，７４１，７５１ 長辺
６１２，７４２，７５２ 短辺
７１１ 第一辺
７１２ 第二辺
６２，７２ 配線パターン（引き回し領域）
６２１，７２１ 幅
６３，７３，７６ 溝部
６３１，６３２ 突起
６３３，７３３ 長さ
６４ 他のパターン
３０ 蓋部材
４０ 圧電素子
４１ 上面
４２ 下面
４３ 水晶片
４４ 電極
５０，５０ａ 半導体素子
５０１ 長軸
５０２ 短軸
５１ 裏面
５２ 電子回路面
５３ 半導体基板
５５，５５ａ はんだバンプ
５６，５６ａ 端子電極
８１，８２ 電子機器

Claims (2)

1. 表裏関係にある第一面及び第二面を有する基板部を含む素子搭載部材と、
   前記第一面側に位置する圧電素子と、
   前記第二面側に位置する半導体素子と、備え、
   前記半導体素子は、平面視して長軸及び短軸からなる略楕円形の端子電極と、前記端子電極上のはんだバンプと、を有し、
   前記素子搭載部材は、前記第二面に位置する金属パターンを更に含み、
   前記金属パターンは、平面視して略正方形であるとともに前記はんだバンプが接合される素子搭載領域と、前記素子搭載領域に電気的に繋がる引き回し領域と、を有する、
   圧電デバイス。
2. 請求項１記載の圧電デバイスを備えた電子機器。

Images