JPH0951017A - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JPH0951017A JPH0951017A JP7199568A JP19956895A JPH0951017A JP H0951017 A JPH0951017 A JP H0951017A JP 7199568 A JP7199568 A JP 7199568A JP 19956895 A JP19956895 A JP 19956895A JP H0951017 A JPH0951017 A JP H0951017A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pattern
- foot pattern
- solder
- foot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 透過像によりバンプ接続部の良否の検査がで
きるパッド及びフットパターンを提供する。 【構成】 半導体装置下面に設けられたパッド４を基板
上面に設けられたフットパターン４にバンプを介在させ
て対向させ，バンプを溶かしてパッド４とフットパター
ン３とを接続する半導体モジュールにおいて，パッド４
の一部領域が該フットパターン４の一部領域と重畳する
ことを特徴とする。
きるパッド及びフットパターンを提供する。 【構成】 半導体装置下面に設けられたパッド４を基板
上面に設けられたフットパターン４にバンプを介在させ
て対向させ，バンプを溶かしてパッド４とフットパター
ン３とを接続する半導体モジュールにおいて，パッド４
の一部領域が該フットパターン４の一部領域と重畳する
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は，はんだ等の金属を溶融
して接続するバンプを用いて，基板上に半導体装置を搭
載する半導体モジュールに関し，とくにバンプの接続状
態を透過像の観測により容易に検査することができるバ
ンプ接続用のパッド及びフットパターンに関する。
して接続するバンプを用いて，基板上に半導体装置を搭
載する半導体モジュールに関し，とくにバンプの接続状
態を透過像の観測により容易に検査することができるバ
ンプ接続用のパッド及びフットパターンに関する。
【０００２】バンプを溶かして半導体装置と基板とを接
続する半導体モジュールは，プリント配線基板上に半導
体チップのパッケージ，例えばＢＧＡ（ボール・グリッ
ド・アレイ）を搭載したモジュール，又はフエイスダウ
ンボンデングにより半導体基板上に半導体チップを搭載
したモジュール等の高集積を目的とする半導体モジュー
ルに広く利用されている。
続する半導体モジュールは，プリント配線基板上に半導
体チップのパッケージ，例えばＢＧＡ（ボール・グリッ
ド・アレイ）を搭載したモジュール，又はフエイスダウ
ンボンデングにより半導体基板上に半導体チップを搭載
したモジュール等の高集積を目的とする半導体モジュー
ルに広く利用されている。
【０００３】しかし，バンプ接続部分は外部から視認す
ることができず，かかる半導体モジュールの信頼性の評
価を困難にしている。このため，バンプ接続の良否を容
易に確認することができる半導体モジュールが必要とさ
れている。
ることができず，かかる半導体モジュールの信頼性の評
価を困難にしている。このため，バンプ接続の良否を容
易に確認することができる半導体モジュールが必要とさ
れている。
【０００４】
【従来の技術】従来の半導体モジュールでは，バンプを
溶融して接続するためのパッド及びフットパターンを，
相互に重畳する同一形状のパターンとしていた。以下，
従来の半導体モジュールの接続について説明する。
溶融して接続するためのパッド及びフットパターンを，
相互に重畳する同一形状のパターンとしていた。以下，
従来の半導体モジュールの接続について説明する。
【０００５】図２は半導体装置断面図であり，半導体モ
ジュールに組み込まれるＢＧＡの断面を表している。図
３は半導体モジュール断面図であり，基板上にＢＧＡを
搭載した半導体モジュールの一部を表している。
ジュールに組み込まれるＢＧＡの断面を表している。図
３は半導体モジュール断面図であり，基板上にＢＧＡを
搭載した半導体モジュールの一部を表している。
【０００６】図２を参照して，半導体モジュールを構成
する半導体装置２，例えばＢＧＡは，その下面にパッド
４が行列状に並べて形成され，それらの各パッド４毎に
一つのはんだボール５ａが固着される。他方，図３を参
照して，プリント配線基板１の上面には，パッド４に対
応する位置にフットパターン３が形成される。基板１上
への半導体装置２の搭載は，フットパターン３とパッド
４とをその間にはんだボール５ａを介在させて対向さ
せ，そのはんだボール５ａを加熱，溶融して対向するフ
ットパターン３とパッド４とを接続することによりなさ
れる。
する半導体装置２，例えばＢＧＡは，その下面にパッド
４が行列状に並べて形成され，それらの各パッド４毎に
一つのはんだボール５ａが固着される。他方，図３を参
照して，プリント配線基板１の上面には，パッド４に対
応する位置にフットパターン３が形成される。基板１上
への半導体装置２の搭載は，フットパターン３とパッド
４とをその間にはんだボール５ａを介在させて対向さ
せ，そのはんだボール５ａを加熱，溶融して対向するフ
ットパターン３とパッド４とを接続することによりなさ
れる。
【０００７】図４は従来例説明図であり，図４（ａ）は
はんだボールからなるバンプの接続部断面を，図４
（ｂ）は図４（ａ）の接続部分を上面から照射したＸ線
により撮像した透過像を，図４（ｃ）はエリアバンプの
接続部断面を表している。
はんだボールからなるバンプの接続部断面を，図４
（ｂ）は図４（ａ）の接続部分を上面から照射したＸ線
により撮像した透過像を，図４（ｃ）はエリアバンプの
接続部断面を表している。
【０００８】図４（ａ）及び（ｂ）を参照して，基板１
上面のフットパターン３は，通常は次の工程により形成
される。まず，基板１上面にプリント配線パターン，例
えば円形のフットパターン３及びこれに接続する配線７
からなるパターンを形成する。そのプリント配線を覆い
基板１上全面に感光性被膜６を堆積した後，フォトリソ
グラフィによりフットパターン３部分のみを表出する開
口を被膜６に開設する。この被膜６の開口内に表出した
プリント配線部分が，溶融はんだに覆われるフットパタ
ーンとなる。即ち，フットパターンの形状は，被膜６に
設けられた開口の形状と，基板１上面に設けられたプリ
ントパターンの形状により定まる。なお，一般には開口
とプリントパターンの形状は，配線７部分を除いて同一
とすることが通常である。また，半導体装置のパッド４
は，エッチング又はめっき等により形成された導電膜の
パターンから構成され，或いは導電膜パターンを覆う絶
縁層にパッドを画定する窓を開設することにより形成さ
れる。
上面のフットパターン３は，通常は次の工程により形成
される。まず，基板１上面にプリント配線パターン，例
えば円形のフットパターン３及びこれに接続する配線７
からなるパターンを形成する。そのプリント配線を覆い
基板１上全面に感光性被膜６を堆積した後，フォトリソ
グラフィによりフットパターン３部分のみを表出する開
口を被膜６に開設する。この被膜６の開口内に表出した
プリント配線部分が，溶融はんだに覆われるフットパタ
ーンとなる。即ち，フットパターンの形状は，被膜６に
設けられた開口の形状と，基板１上面に設けられたプリ
ントパターンの形状により定まる。なお，一般には開口
とプリントパターンの形状は，配線７部分を除いて同一
とすることが通常である。また，半導体装置のパッド４
は，エッチング又はめっき等により形成された導電膜の
パターンから構成され，或いは導電膜パターンを覆う絶
縁層にパッドを画定する窓を開設することにより形成さ
れる。
【０００９】バンプ接続は，パッド４とフットパターン
３との間に介在するはんだボール５を溶融して行われ
る。そのバンプ接続の良否は，溶融はんだがパッド４及
びフットパターン３表面を完全に濡らしているか否かに
より判断することができる。良好な接続の場合は，はん
だの濡れがよくパッド４及びフットパターン３の全面を
覆う。他方，パッド４及びフットパターン３の一部には
んだが濡れずはんだで覆われない領域が生じた場合は，
バンプ接続は不完全なものとなる。
３との間に介在するはんだボール５を溶融して行われ
る。そのバンプ接続の良否は，溶融はんだがパッド４及
びフットパターン３表面を完全に濡らしているか否かに
より判断することができる。良好な接続の場合は，はん
だの濡れがよくパッド４及びフットパターン３の全面を
覆う。他方，パッド４及びフットパターン３の一部には
んだが濡れずはんだで覆われない領域が生じた場合は，
バンプ接続は不完全なものとなる。
【００１０】ＢＧＡのようにバンプ接続を用いた多端子
パッケージでは，目視しても観測すべき端子が他の端子
に隠れるため，はんだの濡れ具合を視認することは難し
い。このため，バンプ接続の良否の検査は，Ｘ線透過像
によりなされるのが通常である。Ｘ線透過像では，はん
だに覆われた領域は不透明となり，はんだに濡れなかっ
た他の透明な領域から明瞭に分離できるので，はんだの
濡れ具合を容易にかつ確実に確認できる。
パッケージでは，目視しても観測すべき端子が他の端子
に隠れるため，はんだの濡れ具合を視認することは難し
い。このため，バンプ接続の良否の検査は，Ｘ線透過像
によりなされるのが通常である。Ｘ線透過像では，はん
だに覆われた領域は不透明となり，はんだに濡れなかっ
た他の透明な領域から明瞭に分離できるので，はんだの
濡れ具合を容易にかつ確実に確認できる。
【００１１】しかし，Ｘ線透過像による検査を，バンプ
接続がされた後の半導体モジュールに適用する場合，検
査の完全を期すことは以下の理由から困難であった。従
来，フットパターン３とパッド４とは同一形状，多くは
円形に製作されていた。このため，バンプ接続部分の透
過Ｘ線像は，図４（ｂ）を参照して，フットパターン３
像とパッド４像とは完全に重なり分離されない。
接続がされた後の半導体モジュールに適用する場合，検
査の完全を期すことは以下の理由から困難であった。従
来，フットパターン３とパッド４とは同一形状，多くは
円形に製作されていた。このため，バンプ接続部分の透
過Ｘ線像は，図４（ｂ）を参照して，フットパターン３
像とパッド４像とは完全に重なり分離されない。
【００１２】従って，フットパターン３又はパッド４の
何れか一方がはんだで覆われていれば，Ｘ線を遮蔽する
不透明部分の像は完全なフットパターン３又はパッド４
の形状をなし，他方がはんだで覆われていない場合であ
ってもこれを判別することが難しい。もちろん，他方が
はんだで濡れていない場合には透過像内に濃淡の陰影を
生ずるのであるが，通常ははんだで濡れた部分の陰影を
明確にするためはんだによるＸ線遮蔽効果を高くするか
ら，この陰影の濃度変化は極めて小さく，これを識別す
ることは非常に難しい。かかる事情から，はんだの濡れ
の識別は，実用的には透過像の外形から判断されてい
る。このため，Ｘ線透過像による方法では，フットパタ
ーン３及びパッド４の両方が同時にはんだに濡れない場
合のみを検出するに留まり，一方のみがはんだに濡れな
い場合を検出することができない。その結果，優れた検
査の信頼性を保障することが難しい。
何れか一方がはんだで覆われていれば，Ｘ線を遮蔽する
不透明部分の像は完全なフットパターン３又はパッド４
の形状をなし，他方がはんだで覆われていない場合であ
ってもこれを判別することが難しい。もちろん，他方が
はんだで濡れていない場合には透過像内に濃淡の陰影を
生ずるのであるが，通常ははんだで濡れた部分の陰影を
明確にするためはんだによるＸ線遮蔽効果を高くするか
ら，この陰影の濃度変化は極めて小さく，これを識別す
ることは非常に難しい。かかる事情から，はんだの濡れ
の識別は，実用的には透過像の外形から判断されてい
る。このため，Ｘ線透過像による方法では，フットパタ
ーン３及びパッド４の両方が同時にはんだに濡れない場
合のみを検出するに留まり，一方のみがはんだに濡れな
い場合を検出することができない。その結果，優れた検
査の信頼性を保障することが難しい。
【００１３】さらに，フットパターン３又はパッド４の
一方が他方より小さく，その一方の像がその他方の透過
像の中に隠れる場合は，小さな方の透過像を観察するこ
とが困難である。このため，Ｘ線透過像によっては，小
さな方のはんだの濡れ不良の検査は困難になる。
一方が他方より小さく，その一方の像がその他方の透過
像の中に隠れる場合は，小さな方の透過像を観察するこ
とが困難である。このため，Ｘ線透過像によっては，小
さな方のはんだの濡れ不良の検査は困難になる。
【００１４】また，従来のフットパターン３とパッド４
とは，大きさは異なっても相似の形状としていた。これ
では，フットパターン３及びパッド４の透過像の外形は
ともに同形となるから，フットパターン３とパッド４の
両方が共にはんだに濡れているか，又は一方のみがはん
だに濡れているのかを識別することが難しい。
とは，大きさは異なっても相似の形状としていた。これ
では，フットパターン３及びパッド４の透過像の外形は
ともに同形となるから，フットパターン３とパッド４の
両方が共にはんだに濡れているか，又は一方のみがはん
だに濡れているのかを識別することが難しい。
【００１５】かかる状況は，ＢＧＡ以外にも，バンプを
溶融して半導体装置を基板上に搭載する半導体モジュー
ルについて一般的に生じ得る。例えば，図４（ｃ）を参
照して，半導体基板１上に半導体装置２である半導体チ
ップをフエースダウンボンデングにより搭載する半導体
モジュールにおいて，フットパターン３表面にバンプ５
を島状に形成し，このバンプ５に半導体チップ（半導体
装置２）の表面に形成されたパッド４を当接したのち，
バンプ５を溶融して接続する場合に，半導体チップのパ
ッド４と半導体基板上のフットパターン３とがともに同
形であるため，上述したはんだボールによるバンプ接続
と同様の問題を生ずる。
溶融して半導体装置を基板上に搭載する半導体モジュー
ルについて一般的に生じ得る。例えば，図４（ｃ）を参
照して，半導体基板１上に半導体装置２である半導体チ
ップをフエースダウンボンデングにより搭載する半導体
モジュールにおいて，フットパターン３表面にバンプ５
を島状に形成し，このバンプ５に半導体チップ（半導体
装置２）の表面に形成されたパッド４を当接したのち，
バンプ５を溶融して接続する場合に，半導体チップのパ
ッド４と半導体基板上のフットパターン３とがともに同
形であるため，上述したはんだボールによるバンプ接続
と同様の問題を生ずる。
【００１６】
【発明が解決しようとする課題】上述したように，基板
上のフットパターンに半導体装置のパッドをバンプを溶
融して接続することで，基板上に半導体装置を搭載する
半導体モジュールにおいて，従来のパッド及びフットパ
ターンの形状を同一又は相似形とする半導体モジュール
では，透過像の外形からはんだの濡れ不良を検査するこ
とが困難であるため，バンプ接続の検査を確実にするこ
とができないという問題があった。
上のフットパターンに半導体装置のパッドをバンプを溶
融して接続することで，基板上に半導体装置を搭載する
半導体モジュールにおいて，従来のパッド及びフットパ
ターンの形状を同一又は相似形とする半導体モジュール
では，透過像の外形からはんだの濡れ不良を検査するこ
とが困難であるため，バンプ接続の検査を確実にするこ
とができないという問題があった。
【００１７】本発明は，パッドとフットパターンとを互
いに重畳しない形状とすることで，透過像の外形から，
はんだに濡れた領域がパッド及びフットパターンの何れ
であるか又は両方であるかを確実かつ容易に判断するこ
とができる半導体モジュールを提供することを目的とす
る。
いに重畳しない形状とすることで，透過像の外形から，
はんだに濡れた領域がパッド及びフットパターンの何れ
であるか又は両方であるかを確実かつ容易に判断するこ
とができる半導体モジュールを提供することを目的とす
る。
【００１８】
【課題を解決するための手段】図１は本発明の実施例平
面図であり，パッド及びフットパターンの形状を表して
いる。
面図であり，パッド及びフットパターンの形状を表して
いる。
【００１９】上記課題を解決するための本発明に係る半
導体モジュールの構成は，図１，図２及び図３を参照し
て，半導体装置２下面に設けられたパッド４と，該パッ
ド４に対向して基板１上面に設けられたフットパターン
３と，該フットパターン３と該パット４との間に介在し
該パッド４と該フットパターン３とを接続するバンプ５
とを有する半導体モジュールにおいて，該パッド４の一
部領域が該フットパターン３の一部領域と重畳すること
を特徴として構成する。
導体モジュールの構成は，図１，図２及び図３を参照し
て，半導体装置２下面に設けられたパッド４と，該パッ
ド４に対向して基板１上面に設けられたフットパターン
３と，該フットパターン３と該パット４との間に介在し
該パッド４と該フットパターン３とを接続するバンプ５
とを有する半導体モジュールにおいて，該パッド４の一
部領域が該フットパターン３の一部領域と重畳すること
を特徴として構成する。
【００２０】
【作用】本発明では，図１を参照して，バンプ接続され
るパッド４及びフットパターン３の形状を，相互に重畳
することがない領域（以下「不重畳領域」という。）を
パッド４及びフットパターン３のそれぞれが有する形状
とする。即ち，図１（ａ）を参照して，パッド４とフッ
トパターン３とは相互に重なり合う重畳領域８を有す
る。さらに，パッド４はフットパターン３と重畳しない
不重畳領域３ａを有し，かつフットパターン３はパッド
４と重畳しない不重畳領域４ａを有する。
るパッド４及びフットパターン３の形状を，相互に重畳
することがない領域（以下「不重畳領域」という。）を
パッド４及びフットパターン３のそれぞれが有する形状
とする。即ち，図１（ａ）を参照して，パッド４とフッ
トパターン３とは相互に重なり合う重畳領域８を有す
る。さらに，パッド４はフットパターン３と重畳しない
不重畳領域３ａを有し，かつフットパターン３はパッド
４と重畳しない不重畳領域４ａを有する。
【００２１】従って，パッド４及びフットパターン３が
共に完全にはんだに覆われた場合は，それらの透過像
は，重畳領域８，パッド４の不重畳領域４ａ及びフット
パターン３の不重畳領域３ａを合わせた像として観測さ
れる。他方，一方のみがはんだで覆われなかった場合，
例えばパッド４のみがはんだで覆われなかった場合は，
透過像は，重畳領域８及びフットパターン３の不重畳領
域３ａからなるパッド４の不重畳領域４ａを欠いた像と
して観測される。本発明では，パッド４及びフットパタ
ーンを，この像の欠落が容易に認識できる形状とする。
このため，パッド４及びフットパターン３が共に完全に
はんだに覆われたか，又は一方のみしかはんだに覆われ
ていないかが透過像の外形から容易に判別することがで
きる。
共に完全にはんだに覆われた場合は，それらの透過像
は，重畳領域８，パッド４の不重畳領域４ａ及びフット
パターン３の不重畳領域３ａを合わせた像として観測さ
れる。他方，一方のみがはんだで覆われなかった場合，
例えばパッド４のみがはんだで覆われなかった場合は，
透過像は，重畳領域８及びフットパターン３の不重畳領
域３ａからなるパッド４の不重畳領域４ａを欠いた像と
して観測される。本発明では，パッド４及びフットパタ
ーンを，この像の欠落が容易に認識できる形状とする。
このため，パッド４及びフットパターン３が共に完全に
はんだに覆われたか，又は一方のみしかはんだに覆われ
ていないかが透過像の外形から容易に判別することがで
きる。
【００２２】かかる重複領域８と不重複領域３ａ，４ａ
とを有するパッド４及びフットパターン３の形状は，例
えば，図１に示す形状により実現することができる。図
１（ａ）は，長円形のパッド４及びフットパターン３
を，その長軸を直交又は斜交させて配置したもので，製
造容易なパターン形状であることに加え，重畳領域が円
形に近いので溶融金属をボール状に維持し易く接続の位
置決めが精密にできるという利点がある。また，長円形
に代えて，長方形又は長方形の先端を半円とした形状と
することもできる。
とを有するパッド４及びフットパターン３の形状は，例
えば，図１に示す形状により実現することができる。図
１（ａ）は，長円形のパッド４及びフットパターン３
を，その長軸を直交又は斜交させて配置したもので，製
造容易なパターン形状であることに加え，重畳領域が円
形に近いので溶融金属をボール状に維持し易く接続の位
置決めが精密にできるという利点がある。また，長円形
に代えて，長方形又は長方形の先端を半円とした形状と
することもできる。
【００２３】図１（ｂ）は，長方形の先端を半円とした
形状のパッド４及びフットパターン３を，長軸方向にず
らして配置したものである。ずれの大きさを重畳領域８
が円形になるように配置することで，接続の位置決めを
精密にすることができる。また，パターンを長軸に平行
に列設することができるので，パターンを密に設けるこ
とができる。なお，長方形のパターンとすることもでき
る。
形状のパッド４及びフットパターン３を，長軸方向にず
らして配置したものである。ずれの大きさを重畳領域８
が円形になるように配置することで，接続の位置決めを
精密にすることができる。また，パターンを長軸に平行
に列設することができるので，パターンを密に設けるこ
とができる。なお，長方形のパターンとすることもでき
る。
【００２４】図１（ｃ）は，正方形のパッド４及びフッ
トパターン３を，相互に４５°回転して配置したもので
ある。この形状では，重複領域８が８角形と円形に近い
形状となるから精密な位置決めに便宜である。
トパターン３を，相互に４５°回転して配置したもので
ある。この形状では，重複領域８が８角形と円形に近い
形状となるから精密な位置決めに便宜である。
【００２５】図１（ｄ）は，三角形のパッド４及びフッ
トパターン３を，相互に６０°回転して配置したもので
ある。この形状は，一方のパターンの底辺から他方のパ
ターンの先端が突出しているから，透過像の外形検査が
容易である。
トパターン３を，相互に６０°回転して配置したもので
ある。この形状は，一方のパターンの底辺から他方のパ
ターンの先端が突出しているから，透過像の外形検査が
容易である。
【００２６】図１（ｅ）は，平行な３辺からなる６角形
のパッド４及びフットパターン３を，長軸を直交させて
配置したものである。この形状では，重畳領域８が８角
と円形に近くすることができる。
のパッド４及びフットパターン３を，長軸を直交させて
配置したものである。この形状では，重畳領域８が８角
と円形に近くすることができる。
【００２７】図１（ｆ）は，菱形又は平行四辺形のパッ
ド４及びフットパターン３を，一方の上辺と他方の下辺
とを合せ，それぞれ上下を反対にして配置したものであ
る。この形状では，透過像の上辺及び下辺に，パッド４
及びフットパターン３に起因する角状の突起がそれぞれ
反対側に生ずるから，その突起の有無により何れのパタ
ーンが不良であるかを容易に識別することができる。ま
た，パターンを密に配置することができる。
ド４及びフットパターン３を，一方の上辺と他方の下辺
とを合せ，それぞれ上下を反対にして配置したものであ
る。この形状では，透過像の上辺及び下辺に，パッド４
及びフットパターン３に起因する角状の突起がそれぞれ
反対側に生ずるから，その突起の有無により何れのパタ
ーンが不良であるかを容易に識別することができる。ま
た，パターンを密に配置することができる。
【００２８】図１（ｇ）は，台形のパッド４及びフット
パターン３を，それぞれ上下を反対にして配置したもの
である。この形状は，パッド４及びフットパターン３の
透過像は台形の上下が逆転しているから，何れが不良で
あるかを識別するに便宜である。
パターン３を，それぞれ上下を反対にして配置したもの
である。この形状は，パッド４及びフットパターン３の
透過像は台形の上下が逆転しているから，何れが不良で
あるかを識別するに便宜である。
【００２９】本発明は，Ｘ線透過像による検査に適用で
きる他，はんだにより陰影を生ずる放射線であれば適用
できることはいうまでもない。
きる他，はんだにより陰影を生ずる放射線であれば適用
できることはいうまでもない。
【００３０】
【実施例】本発明を，ＢＧＡを搭載する半導体モジュー
ルに適用した実施例を参照して，詳細に説明する。
ルに適用した実施例を参照して，詳細に説明する。
【００３１】本実施例に用いた半導体装置２はＢＧＡで
あり，図２を参照して，その下面に長円形のパッド４が
長軸を平行に格子状に形成され，その各パッド４毎に一
個のはんだボール５ａが融着されている。
あり，図２を参照して，その下面に長円形のパッド４が
長軸を平行に格子状に形成され，その各パッド４毎に一
個のはんだボール５ａが融着されている。
【００３２】基板１は，多層プリント配線基板であり，
その上表面には，フットパターン３と同一形状の長円形
のパターンが，図１（ａ）を参照して，長円形のパッド
４と直交する向きに形成されている。さらに，そのフッ
トパターン３と同一形状の長円形パターンに接続する配
線パターンが基板１上表面に設けられている。これらの
パターンは，例えば導電膜をエッチングして形成され
る。なお，基板表面の配線パターンを形成することな
く，スルーホールを用いて表面のパターンと内部の配線
とを接続することもできる。
その上表面には，フットパターン３と同一形状の長円形
のパターンが，図１（ａ）を参照して，長円形のパッド
４と直交する向きに形成されている。さらに，そのフッ
トパターン３と同一形状の長円形パターンに接続する配
線パターンが基板１上表面に設けられている。これらの
パターンは，例えば導電膜をエッチングして形成され
る。なお，基板表面の配線パターンを形成することな
く，スルーホールを用いて表面のパターンと内部の配線
とを接続することもできる。
【００３３】基板１の上表面には，さらに上記の長円形
パターン及び上記の配線パターンを覆う感光性のレジス
トからなる被膜６が塗布されている。このレジストに上
記長円形パターンと合わせた開口をフォトリソグラフィ
を用いて形成する。これにより，長円形のフットパター
ン３が形成される。かかるフットパターン３の形成工程
は，パターン形状を除いて通常のプリント配線の形成工
程と同じである。
パターン及び上記の配線パターンを覆う感光性のレジス
トからなる被膜６が塗布されている。このレジストに上
記長円形パターンと合わせた開口をフォトリソグラフィ
を用いて形成する。これにより，長円形のフットパター
ン３が形成される。かかるフットパターン３の形成工程
は，パターン形状を除いて通常のプリント配線の形成工
程と同じである。
【００３４】上記半導体装置２は，基板１上にフットパ
ターン３とパッド４とをはんだボール５を挟んで対向す
るように置かれる。その後加熱してはんだボール５を溶
融し，冷却固化することで，フットパターン３とパッド
４とははんだにより固着され，半導体装置２は基板１上
に固定される。
ターン３とパッド４とをはんだボール５を挟んで対向す
るように置かれる。その後加熱してはんだボール５を溶
融し，冷却固化することで，フットパターン３とパッド
４とははんだにより固着され，半導体装置２は基板１上
に固定される。
【００３５】はんだは，フットパターン３の表出面全体
を濡らし，被覆する。レジストはこのはんだに濡れる領
域を画定する機能を有する。また，パッドもその全面が
はんだにより被覆さる。
を濡らし，被覆する。レジストはこのはんだに濡れる領
域を画定する機能を有する。また，パッドもその全面が
はんだにより被覆さる。
【００３６】かかる方法により形成された半導体モジュ
ールのＸ線透過像を撮影し，その接合部分の像の外形を
観測した。この観測にかかるパッド及びフットパターン
の合成された透過像は，十字形の外形を有するもの，長
円形のもの，及び十字の腕の一つが欠落する又は一部が
欠けるものとに分類された。この結果は，十字形の外形
を有するものは，接合が完全であり，長円形のもの，及
び十字の腕の一つが欠落する又は一部が欠けるものは，
それらの透過像の欠落に対応してはんだの濡れの状態が
不良であることを示唆している。この透過像とはんだの
濡れの状態は，破壊検査により対応していることが確認
された。なお，透過像の長円の向き，透過像の欠落の位
置からはんだ付けの不良の位置を容易に確認することが
できた。
ールのＸ線透過像を撮影し，その接合部分の像の外形を
観測した。この観測にかかるパッド及びフットパターン
の合成された透過像は，十字形の外形を有するもの，長
円形のもの，及び十字の腕の一つが欠落する又は一部が
欠けるものとに分類された。この結果は，十字形の外形
を有するものは，接合が完全であり，長円形のもの，及
び十字の腕の一つが欠落する又は一部が欠けるものは，
それらの透過像の欠落に対応してはんだの濡れの状態が
不良であることを示唆している。この透過像とはんだの
濡れの状態は，破壊検査により対応していることが確認
された。なお，透過像の長円の向き，透過像の欠落の位
置からはんだ付けの不良の位置を容易に確認することが
できた。
【００３７】本実施例にかかる方法によれば，半導体モ
ジュールを非破壊で検査することができるから，半導体
モジュールの全品の出荷検査に用いることができる。ま
た，不良品の不良箇所を解析するために，非破壊で接続
部の異常の有無を検査するために適用することもでき
る。
ジュールを非破壊で検査することができるから，半導体
モジュールの全品の出荷検査に用いることができる。ま
た，不良品の不良箇所を解析するために，非破壊で接続
部の異常の有無を検査するために適用することもでき
る。
【００３８】
【発明の効果】本発明によれば，バンプ接続部の透過像
を観測することで，その透過像の外形からバンプ接続の
良否を容易かつ確実に判断することができるから，接続
の信頼性の高い半導体モジュールを提供することがで
き，電子機器の性能向上に寄与するところが大きい。
を観測することで，その透過像の外形からバンプ接続の
良否を容易かつ確実に判断することができるから，接続
の信頼性の高い半導体モジュールを提供することがで
き，電子機器の性能向上に寄与するところが大きい。
【図１】 本発明の実施例平面図
【図２】 半導体装置断面図
【図３】 半導体モジュール断面図
【図４】 従来例説明図
１ 基板 ２ 半導体装置 ３ フットパターン ３ａ，４ａ 不重畳領域 ４ パッド ５ バンプ（５ａ はんだボール） ６ 被膜 ７ 配線 ８ 重畳領域
Claims (1)
- 【請求項１】 半導体装置下面に設けられたパッドと，
該パッドに対向して基板上面に設けられたフットパター
ンと，該フットパターンと該パットとの間に介在し該パ
ッドと該フットパターンとを接続するバンプとを有する
半導体モジュールにおいて，該パッドの一部領域が該フ
ットパターンの一部領域と重畳することを特徴とする半
導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199568A JPH0951017A (ja) | 1995-08-04 | 1995-08-04 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7199568A JPH0951017A (ja) | 1995-08-04 | 1995-08-04 | 半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951017A true JPH0951017A (ja) | 1997-02-18 |
Family
ID=16410000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7199568A Pending JPH0951017A (ja) | 1995-08-04 | 1995-08-04 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951017A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002185112A (ja) * | 2000-12-13 | 2002-06-28 | Kyocera Corp | 配線基板の実装構造および半導体装置 |
| US6441316B1 (en) | 1999-08-27 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Printed-circuit board and a semiconductor module, and a manufacturing process of the semiconductor module |
| WO2008143359A1 (en) * | 2007-05-22 | 2008-11-27 | Canon Kabushiki Kaisha | Electronic circuit device |
| JP2008288297A (ja) * | 2007-05-16 | 2008-11-27 | Spansion Llc | 半導体装置及びその製造方法 |
| WO2010089963A1 (ja) * | 2009-02-06 | 2010-08-12 | 株式会社日立製作所 | 回路基板構造体 |
| KR20100125174A (ko) * | 2009-05-20 | 2010-11-30 | 파나소닉 주식회사 | 적층용 반도체 모듈 및 적층형 반도체 모듈 |
| US8716868B2 (en) | 2009-05-20 | 2014-05-06 | Panasonic Corporation | Semiconductor module for stacking and stacked semiconductor module |
| CN108495455A (zh) * | 2018-03-23 | 2018-09-04 | 武汉华星光电半导体显示技术有限公司 | 连接组件及显示装置 |
| JP2021009884A (ja) * | 2019-06-28 | 2021-01-28 | 京セラ株式会社 | 素子搭載部材、圧電デバイス及び電子機器 |
-
1995
- 1995-08-04 JP JP7199568A patent/JPH0951017A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441316B1 (en) | 1999-08-27 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Printed-circuit board and a semiconductor module, and a manufacturing process of the semiconductor module |
| JP2002185112A (ja) * | 2000-12-13 | 2002-06-28 | Kyocera Corp | 配線基板の実装構造および半導体装置 |
| JP2008288297A (ja) * | 2007-05-16 | 2008-11-27 | Spansion Llc | 半導体装置及びその製造方法 |
| WO2008143359A1 (en) * | 2007-05-22 | 2008-11-27 | Canon Kabushiki Kaisha | Electronic circuit device |
| JP2008294014A (ja) * | 2007-05-22 | 2008-12-04 | Canon Inc | 半導体装置 |
| US7906733B2 (en) | 2007-05-22 | 2011-03-15 | Canon Kabushiki Kaisha | Electronic circuit device |
| WO2010089963A1 (ja) * | 2009-02-06 | 2010-08-12 | 株式会社日立製作所 | 回路基板構造体 |
| KR20100125174A (ko) * | 2009-05-20 | 2010-11-30 | 파나소닉 주식회사 | 적층용 반도체 모듈 및 적층형 반도체 모듈 |
| JP2011003890A (ja) * | 2009-05-20 | 2011-01-06 | Panasonic Corp | 積層用半導体モジュール及び積層型半導体モジュール |
| US8716868B2 (en) | 2009-05-20 | 2014-05-06 | Panasonic Corporation | Semiconductor module for stacking and stacked semiconductor module |
| CN108495455A (zh) * | 2018-03-23 | 2018-09-04 | 武汉华星光电半导体显示技术有限公司 | 连接组件及显示装置 |
| JP2021009884A (ja) * | 2019-06-28 | 2021-01-28 | 京セラ株式会社 | 素子搭載部材、圧電デバイス及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441316B1 (en) | Printed-circuit board and a semiconductor module, and a manufacturing process of the semiconductor module | |
| JP2763020B2 (ja) | 半導体パッケージ及び半導体装置 | |
| JP3310499B2 (ja) | 半導体装置 | |
| US6720665B2 (en) | Enhanced pad design for substrate | |
| US20020125043A1 (en) | Semiconductor packaging structure, packaging board and inspection method of packaging conditions | |
| US5012502A (en) | Method for determining degree of interconnection of solder joints using X-ray inspection | |
| US9035442B2 (en) | Semiconductor module | |
| JPH0951017A (ja) | 半導体モジュール | |
| JP3613167B2 (ja) | パッド電極の接続状態の検査方法 | |
| US8233288B2 (en) | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| US8716868B2 (en) | Semiconductor module for stacking and stacked semiconductor module | |
| JP3601714B2 (ja) | 半導体装置及び配線基板 | |
| JP2692620B2 (ja) | マルチチップモジュールの実装構造 | |
| JPH11145328A (ja) | フリップチップ実装用基板及びフリップチップ実装検査方法 | |
| JP3942206B2 (ja) | 半導体装置の製造方法 | |
| TWI518869B (zh) | 積層型半導體模組 | |
| JP2007266501A (ja) | 半導体装置の実装方法及び実装基板 | |
| JPH1154562A (ja) | 半導体パッケージ | |
| JPS6364916B2 (ja) | ||
| JP3174536B2 (ja) | ハンダ付け状態の確認方法 | |
| JP2002313998A (ja) | 半導体装置 | |
| JP2509973B2 (ja) | 半導体チップの装着方法 | |
| JPH11177223A (ja) | 電子部品 | |
| JP2005235854A (ja) | グリッドアレイ型電極を有する電子部品の電極構造とその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |